JPH07135513A - 電流駆動型回路の終端制御方法および装置 - Google Patents
電流駆動型回路の終端制御方法および装置Info
- Publication number
- JPH07135513A JPH07135513A JP6172433A JP17243394A JPH07135513A JP H07135513 A JPH07135513 A JP H07135513A JP 6172433 A JP6172433 A JP 6172433A JP 17243394 A JP17243394 A JP 17243394A JP H07135513 A JPH07135513 A JP H07135513A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- termination
- drive type
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40039—Details regarding the setting of the power status of a node according to activity on the bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0298—Arrangement for terminating transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dram (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【目的】 ＥＣＬ信号およびＰＣＭＬ信号等の電流駆動
型信号を双方向で送受信する電子回路全般における電流
駆動型回路の終端制御方法および装置に関し、電流駆動
型回路の出力段のインピーダンス低下をなくし、正常な
振幅による電流駆動型信号の伝達を行わせることを目的
とする。 【構成】 電流駆動型の信号の受け渡しを双方向にて行
う３電流駆動型回路の終端制御方法であって、第１の電
流駆動型回路１から前記電流駆動型信号を送信して第２
の電流駆動型回路２で前記送信された信号を受信する場
合、該受信側における終端回路２１だけを接続し(22)、
該受信側の終端回路以外の終端回路１１を切り離す(12)
ように構成する。
型信号を双方向で送受信する電子回路全般における電流
駆動型回路の終端制御方法および装置に関し、電流駆動
型回路の出力段のインピーダンス低下をなくし、正常な
振幅による電流駆動型信号の伝達を行わせることを目的
とする。 【構成】 電流駆動型の信号の受け渡しを双方向にて行
う３電流駆動型回路の終端制御方法であって、第１の電
流駆動型回路１から前記電流駆動型信号を送信して第２
の電流駆動型回路２で前記送信された信号を受信する場
合、該受信側における終端回路２１だけを接続し(22)、
該受信側の終端回路以外の終端回路１１を切り離す(12)
ように構成する。
Description
【０００１】
【産業上の利用分野】本発明は電流駆動型回路の終端制
御方法および装置に関し、特に、ＥＣＬ(Emitter Coupl
ed Logic) 信号およびＰＣＭＬ(Pseudo Current Mode L
ogic) 信号等の電流駆動型信号を双方向で送受信する電
子回路全般における電流駆動型回路の終端制御方法およ
び装置に関する。
御方法および装置に関し、特に、ＥＣＬ(Emitter Coupl
ed Logic) 信号およびＰＣＭＬ(Pseudo Current Mode L
ogic) 信号等の電流駆動型信号を双方向で送受信する電
子回路全般における電流駆動型回路の終端制御方法およ
び装置に関する。
【０００２】近年、１つの集積回路として構成すること
のできる回路規模の増大に伴って、入出力ピンを共用し
て該入出力ピンの数を削減することが必要となってきて
いる。そして、ＥＣＬ信号を使用する回路においても二
重或いは多重終端制御を行う場合でも、正常な振幅でデ
ータ転送を行うことが要望されている。
のできる回路規模の増大に伴って、入出力ピンを共用し
て該入出力ピンの数を削減することが必要となってきて
いる。そして、ＥＣＬ信号を使用する回路においても二
重或いは多重終端制御を行う場合でも、正常な振幅でデ
ータ転送を行うことが要望されている。
【０００３】
【従来の技術】図１１は従来の電流駆動型回路における
終端部の回路例を示す図である。同図において、参照符
号ＩＣ-1, ＩＣ-2はデータの転送を行うＥＣＬ回路、Ｒ
1,Ｒ2は抵抗、Ｃ1 は容量（コンデンサ) 、ＴＣは終端
回路、そして、ＩＬはインピーダンスライン（例えば、
７５Ωのストリップラインまたは同軸ケーブル等）を示
している。
終端部の回路例を示す図である。同図において、参照符
号ＩＣ-1, ＩＣ-2はデータの転送を行うＥＣＬ回路、Ｒ
1,Ｒ2は抵抗、Ｃ1 は容量（コンデンサ) 、ＴＣは終端
回路、そして、ＩＬはインピーダンスライン（例えば、
７５Ωのストリップラインまたは同軸ケーブル等）を示
している。
【０００４】図１１に示す終端部（終端回路）ＴＣは、
インピーダンスラインＩＬとの整合を取るためのもの
で、抵抗Ｒ1,Ｒ2 および容量Ｃ1 で構成され、該終端回
路ＴＣは受信側のＥＣＬ回路ＩＣ-2に対してだけ設けら
れている。すなわち、一方（図１１中の左側）のＥＣＬ
回路ＩＣ-1からインピーダンスラインＩＬを介して他方
（図１１中の右側）のＥＣＬ回路ＩＣ-2へデータ(DATA)
を一方向に伝える場合、終端回路ＴＣはデータを受け取
る側のＥＣＬ回路ＩＣ-2に対してだけ設けられている。
ここで、終端回路ＴＣにおいて、抵抗Ｒ1 およびＲ2 は
データを受け取る側のＥＣＬ回路ＩＣ-2が接続されるイ
ンピーダンスラインＩＬと第１の電源線Ｖ EE（＝−5.2
ボルト）との間に直列に接続され、また、容量Ｃ1 は抵
抗Ｒ1 およびＲ2 の接続個所と第２の電源線Ｖcc（＝０
ボルト）との間に接続されている。
インピーダンスラインＩＬとの整合を取るためのもの
で、抵抗Ｒ1,Ｒ2 および容量Ｃ1 で構成され、該終端回
路ＴＣは受信側のＥＣＬ回路ＩＣ-2に対してだけ設けら
れている。すなわち、一方（図１１中の左側）のＥＣＬ
回路ＩＣ-1からインピーダンスラインＩＬを介して他方
（図１１中の右側）のＥＣＬ回路ＩＣ-2へデータ(DATA)
を一方向に伝える場合、終端回路ＴＣはデータを受け取
る側のＥＣＬ回路ＩＣ-2に対してだけ設けられている。
ここで、終端回路ＴＣにおいて、抵抗Ｒ1 およびＲ2 は
データを受け取る側のＥＣＬ回路ＩＣ-2が接続されるイ
ンピーダンスラインＩＬと第１の電源線Ｖ EE（＝−5.2
ボルト）との間に直列に接続され、また、容量Ｃ1 は抵
抗Ｒ1 およびＲ2 の接続個所と第２の電源線Ｖcc（＝０
ボルト）との間に接続されている。
【０００５】図１２は電流駆動型回路としてのＥＣＬ回
路の一例を示す回路図であり、具体的に、OR/NOR（オア
／ノア）ゲートの例を示すものである。同図に示される
ように、ＥＣＬ回路のOR/NORゲートは、複数のＮＰＮ型
バイポーラトランジスタＴＲ-101〜ＴＲ-107, および,
抵抗Ｒ101 〜Ｒ106 で構成されている。ここで、図１２
において、参照符号ＡおよびＢはOR/NORゲートの入力を
示し、Ｖref は基準電圧を示し、また、Ｘはオア出力、
ＸB はノア出力を示している。尚、ＥＣＬ信号の振幅と
しては、例えば、高レベル“Ｈ”が−０.8ボルト、低レ
ベル“Ｌ”が−１.8ボルトで振幅が１.0ボルトとなって
いる。そして、終端回路（ＴＣ）は、受信側の電流駆動
型回路（ＥＣＬ回路）における電流駆動型信号（ＥＣＬ
信号）のレベルを、例えば、−１.3ボルトを中心（スレ
ッショルド電圧）として、１.0ボルトの振幅を有するよ
うに規定するためのものである。また、近年、より一層
の高速化を実現するためのＰＣＭＬ(Pseudo Current Mo
de Logic) 信号も利用されるようになって来ており、該
ＰＣＭＬでは、０.4ボルトおよび０.8ボルトの２種類の
振幅があり、共にスレッショルド電圧は＋１.6ボルトお
よび＋２.0のものがある。
路の一例を示す回路図であり、具体的に、OR/NOR（オア
／ノア）ゲートの例を示すものである。同図に示される
ように、ＥＣＬ回路のOR/NORゲートは、複数のＮＰＮ型
バイポーラトランジスタＴＲ-101〜ＴＲ-107, および,
抵抗Ｒ101 〜Ｒ106 で構成されている。ここで、図１２
において、参照符号ＡおよびＢはOR/NORゲートの入力を
示し、Ｖref は基準電圧を示し、また、Ｘはオア出力、
ＸB はノア出力を示している。尚、ＥＣＬ信号の振幅と
しては、例えば、高レベル“Ｈ”が−０.8ボルト、低レ
ベル“Ｌ”が−１.8ボルトで振幅が１.0ボルトとなって
いる。そして、終端回路（ＴＣ）は、受信側の電流駆動
型回路（ＥＣＬ回路）における電流駆動型信号（ＥＣＬ
信号）のレベルを、例えば、−１.3ボルトを中心（スレ
ッショルド電圧）として、１.0ボルトの振幅を有するよ
うに規定するためのものである。また、近年、より一層
の高速化を実現するためのＰＣＭＬ(Pseudo Current Mo
de Logic) 信号も利用されるようになって来ており、該
ＰＣＭＬでは、０.4ボルトおよび０.8ボルトの２種類の
振幅があり、共にスレッショルド電圧は＋１.6ボルトお
よび＋２.0のものがある。
【０００６】図１３は関連技術としての二重終端を適用
した電流駆動型回路の回路例を示す図である。同図にお
いて、参照符号ＩＣ-1〜ＩＣ-4はデータの送受信を行う
ＥＣＬ回路、Ｒ1 〜Ｒ2 は抵抗、Ｃ1,Ｃ2 は容量、ＴＣ
-1, ＴＣ-2は終端回路、そして、ＩＬは、例えば、７５
Ωのストリップラインまたは同軸ケーブル等のインピー
ダンスライン（双方向バス）を示している。
した電流駆動型回路の回路例を示す図である。同図にお
いて、参照符号ＩＣ-1〜ＩＣ-4はデータの送受信を行う
ＥＣＬ回路、Ｒ1 〜Ｒ2 は抵抗、Ｃ1,Ｃ2 は容量、ＴＣ
-1, ＴＣ-2は終端回路、そして、ＩＬは、例えば、７５
Ωのストリップラインまたは同軸ケーブル等のインピー
ダンスライン（双方向バス）を示している。
【０００７】図１３に示す二重終端は、ＥＣＬ回路ＩＣ
-3（図１３中の右側）からインピーダンスラインＩＬを
介してＥＣＬ回路ＩＣ-1（図１３中の左側）へデータを
伝えると共に、ＥＣＬ回路ＩＣ-2（図１３中の左側）か
らインピーダンスラインＩＬを介してＥＣＬ回路ＩＣ-4
（図１３中の右側）へもデータを伝える双方向用のもの
である。ここで、終端回路ＴＣ-1, ＴＣ-2を、双方向で
データ転送を行う両方のＥＣＬ回路ＩＣ-1, ＩＣ-2のそ
れぞれに設けられている。
-3（図１３中の右側）からインピーダンスラインＩＬを
介してＥＣＬ回路ＩＣ-1（図１３中の左側）へデータを
伝えると共に、ＥＣＬ回路ＩＣ-2（図１３中の左側）か
らインピーダンスラインＩＬを介してＥＣＬ回路ＩＣ-4
（図１３中の右側）へもデータを伝える双方向用のもの
である。ここで、終端回路ＴＣ-1, ＴＣ-2を、双方向で
データ転送を行う両方のＥＣＬ回路ＩＣ-1, ＩＣ-2のそ
れぞれに設けられている。
【０００８】図１３に示す二重終端回路では、例えば、
ＥＣＬ回路ＩＣ-3（ＩＣ-2) の出力トランジスタ（出力
段）のエミッタから見たインピーダンスは、抵抗Ｒ1 〜
Ｒ4および容量Ｃ1,Ｃ2 が全て接続されているため、該
インピーダンスの値は小さくなり、エミッタ電流は大き
くなる。具体的に、図１２に示すようなOR/NORゲートが
ＥＣＬ回路ＩＣ-3であり、該OR/NORゲート（ＩＣ-3）の
出力（オア出力Ｘ）をインピーダンスラインＩＬを介し
てＥＣＬ回路ＩＣ-1に伝える場合、出力トランジスタ
（オア出力Ｘの出力段トランジスタ）ＴＲ-105のエミッ
タから見たインピーダンスが小さくなる。これにより、
該出力トランジスタＴＲ-105のベースに接続された抵抗
Ｒ105 による出力電圧の低下の影響が現出することにな
り、特に、高レベル“Ｈ”のレベルが低下してＥＣＬ信
号（ＰＣＭＬ信号）の振幅が小さくなって正確なデータ
転送を行えない場合も考えられるようになる。
ＥＣＬ回路ＩＣ-3（ＩＣ-2) の出力トランジスタ（出力
段）のエミッタから見たインピーダンスは、抵抗Ｒ1 〜
Ｒ4および容量Ｃ1,Ｃ2 が全て接続されているため、該
インピーダンスの値は小さくなり、エミッタ電流は大き
くなる。具体的に、図１２に示すようなOR/NORゲートが
ＥＣＬ回路ＩＣ-3であり、該OR/NORゲート（ＩＣ-3）の
出力（オア出力Ｘ）をインピーダンスラインＩＬを介し
てＥＣＬ回路ＩＣ-1に伝える場合、出力トランジスタ
（オア出力Ｘの出力段トランジスタ）ＴＲ-105のエミッ
タから見たインピーダンスが小さくなる。これにより、
該出力トランジスタＴＲ-105のベースに接続された抵抗
Ｒ105 による出力電圧の低下の影響が現出することにな
り、特に、高レベル“Ｈ”のレベルが低下してＥＣＬ信
号（ＰＣＭＬ信号）の振幅が小さくなって正確なデータ
転送を行えない場合も考えられるようになる。
【０００９】図１４は関連技術としての多重終端を適用
した電流駆動型回路の回路例を示す図であり、例えば、
ＥＣＬ信号出力が繋がっている複数の入力を選択して転
送するアドレス・データバスにおける多重終端（多重終
端回路）を示している。同図において、参照符号ＩＣ-1
〜ＩＣ-nはデータの送受信を行うＥＣＬ回路、Ｒ01,Ｒ0
2〜Ｒn1, Ｒn2は抵抗、Ｃ1 〜Ｃn は容量、ＩＬはイン
ピーダンスライン、そして、ＴＣ-1〜ＴＣ-nは抵抗Ｒ0
1, Ｒ02〜Ｒn1, Ｒn2および容量Ｃ1 〜Ｃn で構成され
る終端回路を示している。
した電流駆動型回路の回路例を示す図であり、例えば、
ＥＣＬ信号出力が繋がっている複数の入力を選択して転
送するアドレス・データバスにおける多重終端（多重終
端回路）を示している。同図において、参照符号ＩＣ-1
〜ＩＣ-nはデータの送受信を行うＥＣＬ回路、Ｒ01,Ｒ0
2〜Ｒn1, Ｒn2は抵抗、Ｃ1 〜Ｃn は容量、ＩＬはイン
ピーダンスライン、そして、ＴＣ-1〜ＴＣ-nは抵抗Ｒ0
1, Ｒ02〜Ｒn1, Ｒn2および容量Ｃ1 〜Ｃn で構成され
る終端回路を示している。
【００１０】図１４に示す多重終端（多重終端回路）
は、ＥＣＬ回路ＩＣ-0〜ＩＣ-nの任意の１つのＥＣＬ回
路と他の任意の１つのＥＣＬ回路との間で双方向のデー
タ転送を行うてめのもので、例えば、双方向バス（イン
ピーダンスライン）ＩＬにおける終端回路（多重終端回
路）である。図１４に示す多重終端回路では、例えば、
ＥＣＬ回路ＩＣ-0（ＩＣ-0〜ＩＣ-nの任意の１つ）の出
力段のエミッタから見たインピーダンスは、各ＥＣＬ回
路ＩＣ-0〜ＩＣ-nにそれぞれ設けられた終端回路ＴＣ-1
〜ＴＣ-nが全て双方向バスに接続されているため、すな
わち、抵抗Ｒ01, Ｒ02〜Ｒn1, Ｒn2および容量Ｃ0 〜Ｃ
n が全てインピーダンスラインＩＬに接続されているた
めに、上述した二重終端の場合よりもさらにインピーダ
ンスは小さくなり、エミッタ電流は一層大きくなる。具
体的に、図１２に示すようなOR/NORゲートがＥＣＬ回路
ＩＣ-0であり、該OR/NORゲート（ＩＣ-0）の出力（オア
出力Ｘ）をインピーダンスラインＩＬを介してＥＣＬ回
路ＩＣ-nに伝える場合、出力トランジスタ（オア出力Ｘ
の出力段トランジスタ）ＴＲ-105のエミッタから見たイ
ンピーダンスは図１３に示す二重終端の場合よりもさら
に小さくなる。これにより、該出力トランジスタＴＲ-1
05のベースに接続された抵抗Ｒ105 による出力電圧の低
下の影響が一層深刻なものとなる。
は、ＥＣＬ回路ＩＣ-0〜ＩＣ-nの任意の１つのＥＣＬ回
路と他の任意の１つのＥＣＬ回路との間で双方向のデー
タ転送を行うてめのもので、例えば、双方向バス（イン
ピーダンスライン）ＩＬにおける終端回路（多重終端回
路）である。図１４に示す多重終端回路では、例えば、
ＥＣＬ回路ＩＣ-0（ＩＣ-0〜ＩＣ-nの任意の１つ）の出
力段のエミッタから見たインピーダンスは、各ＥＣＬ回
路ＩＣ-0〜ＩＣ-nにそれぞれ設けられた終端回路ＴＣ-1
〜ＴＣ-nが全て双方向バスに接続されているため、すな
わち、抵抗Ｒ01, Ｒ02〜Ｒn1, Ｒn2および容量Ｃ0 〜Ｃ
n が全てインピーダンスラインＩＬに接続されているた
めに、上述した二重終端の場合よりもさらにインピーダ
ンスは小さくなり、エミッタ電流は一層大きくなる。具
体的に、図１２に示すようなOR/NORゲートがＥＣＬ回路
ＩＣ-0であり、該OR/NORゲート（ＩＣ-0）の出力（オア
出力Ｘ）をインピーダンスラインＩＬを介してＥＣＬ回
路ＩＣ-nに伝える場合、出力トランジスタ（オア出力Ｘ
の出力段トランジスタ）ＴＲ-105のエミッタから見たイ
ンピーダンスは図１３に示す二重終端の場合よりもさら
に小さくなる。これにより、該出力トランジスタＴＲ-1
05のベースに接続された抵抗Ｒ105 による出力電圧の低
下の影響が一層深刻なものとなる。
【００１１】
【発明が解決しようとする課題】上述した図１３に示す
二重終端回路においては、例えば、ＥＣＬ回路ＩＣ-3の
出力段のエミッタ（例えば、図１２の出力トランジスタ
ＴＲ-105のエミッタ) から見たインピーダンスが小さく
なって、エミッタ電流が大きくなる。そして、例えば、
ＥＣＬ回路ＩＣ-3の出力段のエミッタ電流が余り大きく
なると、該出力トランジスタ（ＴＲ-105）のベースから
エミッタに電流が流れ込むようになってベース電位が下
がり、その結果、特に、高レベル“Ｈ”のレベルが低下
して電流駆動型信号（ＥＣＬ信号，ＰＣＭＬ信号）の振
幅が小さくなる。この電流駆動型信号の振幅の低下は、
例えば、終端抵抗の値を通常よりも若干大きく設定する
ことで解消できる場合があるが、その最適値を選定する
ためには、計算, シミュレーションおよび実験等を行わ
なければならない。さらに、上記抵抗値を大きく設定し
過ぎると、十分なエミッタ電流が得られず電流駆動型信
号の振幅を正常な範囲に規定することが困難になる。
二重終端回路においては、例えば、ＥＣＬ回路ＩＣ-3の
出力段のエミッタ（例えば、図１２の出力トランジスタ
ＴＲ-105のエミッタ) から見たインピーダンスが小さく
なって、エミッタ電流が大きくなる。そして、例えば、
ＥＣＬ回路ＩＣ-3の出力段のエミッタ電流が余り大きく
なると、該出力トランジスタ（ＴＲ-105）のベースから
エミッタに電流が流れ込むようになってベース電位が下
がり、その結果、特に、高レベル“Ｈ”のレベルが低下
して電流駆動型信号（ＥＣＬ信号，ＰＣＭＬ信号）の振
幅が小さくなる。この電流駆動型信号の振幅の低下は、
例えば、終端抵抗の値を通常よりも若干大きく設定する
ことで解消できる場合があるが、その最適値を選定する
ためには、計算, シミュレーションおよび実験等を行わ
なければならない。さらに、上記抵抗値を大きく設定し
過ぎると、十分なエミッタ電流が得られず電流駆動型信
号の振幅を正常な範囲に規定することが困難になる。
【００１２】同様に、上述した図１４に示す多重終端回
路においては、例えば、ＥＣＬ回路ＩＣ-0の出力段のエ
ミッタ（例えば、図１２の出力トランジスタＴＲ-105の
エミッタ) から見たインピーダンスは、図１３に示す二
重終端の場合よりもさらに一層小さくなり、エミッタ電
流はさらに大きなものとなる。このような場合、終端抵
抗値の変更だけでは対処できないこともあり、出力イン
ピーダンスの低下に伴うエミッタ電流の増加によって、
電流駆動型信号（ＥＣＬ信号，ＰＣＭＬ信号）の振幅の
低下だけでなく、最悪の場合には該ＥＣＬ回路の出力段
にダメージを与える恐れもある。
路においては、例えば、ＥＣＬ回路ＩＣ-0の出力段のエ
ミッタ（例えば、図１２の出力トランジスタＴＲ-105の
エミッタ) から見たインピーダンスは、図１３に示す二
重終端の場合よりもさらに一層小さくなり、エミッタ電
流はさらに大きなものとなる。このような場合、終端抵
抗値の変更だけでは対処できないこともあり、出力イン
ピーダンスの低下に伴うエミッタ電流の増加によって、
電流駆動型信号（ＥＣＬ信号，ＰＣＭＬ信号）の振幅の
低下だけでなく、最悪の場合には該ＥＣＬ回路の出力段
にダメージを与える恐れもある。
【００１３】本発明は、上述した従来の電流駆動型回路
の終端制御技術が有する課題に鑑み、双方向の送受信を
行う際に、簡単な終端切替え制御を行うことによって、
電流駆動型回路の出力段のインピーダンス低下をなく
し、正常な振幅による電流駆動型信号の伝達を行わせる
ことを目的とする。
の終端制御技術が有する課題に鑑み、双方向の送受信を
行う際に、簡単な終端切替え制御を行うことによって、
電流駆動型回路の出力段のインピーダンス低下をなく
し、正常な振幅による電流駆動型信号の伝達を行わせる
ことを目的とする。
【００１４】
【課題を解決するための手段】図１は本発明に係る電流
駆動型回路の終端制御装置の原理構成を示すブロック図
である。本発明によれば、電流駆動型の信号の受け渡し
を双方向にて行う３電流駆動型回路の終端制御方法であ
って、第１の電流駆動型回路１から前記電流駆動型信号
を送信して第２の電流駆動型回路２で前記送信された信
号を受信する場合、該受信側における終端回路２１だけ
を接続し(22)、該受信側の終端回路以外の終端回路１１
を切り離す(12)ようにしたことを特徴とする電流駆動型
回路の終端制御方法が提供される。
駆動型回路の終端制御装置の原理構成を示すブロック図
である。本発明によれば、電流駆動型の信号の受け渡し
を双方向にて行う３電流駆動型回路の終端制御方法であ
って、第１の電流駆動型回路１から前記電流駆動型信号
を送信して第２の電流駆動型回路２で前記送信された信
号を受信する場合、該受信側における終端回路２１だけ
を接続し(22)、該受信側の終端回路以外の終端回路１１
を切り離す(12)ようにしたことを特徴とする電流駆動型
回路の終端制御方法が提供される。
【００１５】
【作用】本発明の電流駆動型回路の終端制御方法によれ
ば、第１の電流駆動型回路１から電流駆動型信号を送信
して第２の電流駆動型回路２で送信された信号を受信す
る場合、スイッチ手段２２をオン制御して受信側におけ
る終端回路２１だけを接続し、且つ、スイッチ手段１２
をオフ制御して受信側の終端回路以外の終端回路１１を
切り離すようになっている。
ば、第１の電流駆動型回路１から電流駆動型信号を送信
して第２の電流駆動型回路２で送信された信号を受信す
る場合、スイッチ手段２２をオン制御して受信側におけ
る終端回路２１だけを接続し、且つ、スイッチ手段１２
をオフ制御して受信側の終端回路以外の終端回路１１を
切り離すようになっている。
【００１６】すなわち、受信側の第２の電流駆動型回路
２ではスイッチ手段２２により終端回路２１が接続さ
れ、送信側の第１の電流駆動型回路１ではスイッチ手段
１２により終端回路１１が切り離されるようになってい
る。これにより、電流駆動型回路の終端制御方法によれ
ば、簡単な終端切替え制御を行うことによって、電流駆
動型回路の出力段のインピーダンス低下をなくし、正常
な振幅による電流駆動型信号の伝達を行わせることがで
きる。
２ではスイッチ手段２２により終端回路２１が接続さ
れ、送信側の第１の電流駆動型回路１ではスイッチ手段
１２により終端回路１１が切り離されるようになってい
る。これにより、電流駆動型回路の終端制御方法によれ
ば、簡単な終端切替え制御を行うことによって、電流駆
動型回路の出力段のインピーダンス低下をなくし、正常
な振幅による電流駆動型信号の伝達を行わせることがで
きる。
【００１７】
【実施例】以下、図面を参照して本発明に係る電流駆動
型回路の終端制御装置の実施例を説明する。図２は本発
明の電流駆動型回路の終端制御装置の一実施例を示す回
路図である。同図において、参照符号ＩＣ-1〜ＩＣ-4は
データの送受信を行うＥＣＬ回路，ＩＣ-5' はバッファ
アンプ，ＩＣ-6' はインバータ，そして，Ｒ0 〜Ｒ14は
抵抗を示している。また、参照符号Ｃ1,Ｃ2 は容量（コ
ンデンサ），ＩＬはインピーダンスライン（例えば、７
５Ω), NAND1およびNAND2 はナンドゲート, そして,Ｄ
1,Ｄ2 はダイオードを示している。
型回路の終端制御装置の実施例を説明する。図２は本発
明の電流駆動型回路の終端制御装置の一実施例を示す回
路図である。同図において、参照符号ＩＣ-1〜ＩＣ-4は
データの送受信を行うＥＣＬ回路，ＩＣ-5' はバッファ
アンプ，ＩＣ-6' はインバータ，そして，Ｒ0 〜Ｒ14は
抵抗を示している。また、参照符号Ｃ1,Ｃ2 は容量（コ
ンデンサ），ＩＬはインピーダンスライン（例えば、７
５Ω), NAND1およびNAND2 はナンドゲート, そして,Ｄ
1,Ｄ2 はダイオードを示している。
【００１８】図２に示す終端回路（二重終端装置）は、
ＥＣＬ回路ＩＣ-3（図２中の右側）からインピーダンス
ラインＩＬを介してＥＣＬ回路ＩＣ-1（図２中の左側）
へデータを伝えると共に、ＥＣＬ回路ＩＣ-2（図２中の
左側）からインピーダンスラインＩＬを介してＥＣＬ回
路ＩＣ-4（図２中の右側）へもデータを伝える双方向用
のものである。
ＥＣＬ回路ＩＣ-3（図２中の右側）からインピーダンス
ラインＩＬを介してＥＣＬ回路ＩＣ-1（図２中の左側）
へデータを伝えると共に、ＥＣＬ回路ＩＣ-2（図２中の
左側）からインピーダンスラインＩＬを介してＥＣＬ回
路ＩＣ-4（図２中の右側）へもデータを伝える双方向用
のものである。
【００１９】図２に示す二重終端装置では、例えば、Ｅ
ＣＬ回路ＩＣ-2からインピーダンスラインＩＬを介して
ＥＣＬ回路ＩＣ-4へデータを転送する場合には、終端切
り替え信号ＳＳにより、最終終端部であるブロックＢＬ
-2（ＥＣＬ回路ＩＣ-4, ＩＣ-3：図２中の右側）だけを
終端し、該最終終端部以外の終端部であるブロックＢＬ
-1（ＥＣＬ回路ＩＣ-1, ＩＣ-2：図２中の左側）では終
端を切り離すようになっている。ここで、終端切替え信
号ＳＳは直流の信号であるため、容量による交流のイン
ピーダンス・マッチングを取る必要はなく、抵抗Ｒ12,
Ｒ14を設けるだけでよい。尚、本実施例において、終端
切替え信号ＳＳは、ＥＣＬ回路ＩＣ-2およびＩＣ-3へ供
給するデータを制御するイネーブル信号をそのまま使用
するようになっている。すなわち、イネーブル信号（終
端切替え信号ＳＳ）が高レベル“Ｈ”のときには、ナン
ドゲートNAND1 に供給されるデータ信号がそのまま反転
して出力され、また、ナンドゲートNAND2 に供給される
データ信号は出力されない（ナンドゲートNAND2 の出力
が低レベル“Ｌ”に固定）ようになっている。一方、イ
ネーブル信号が低レベル“Ｌ”のときには、ナンドゲー
トNAND1 に供給されるデータ信号は出力されず（ナンド
ゲートNAND1 の出力が低レベル“Ｌ”に固定）、また、
ナンドゲートNAND1 に供給されるデータ信号はそのまま
反転して出力されるようになっている。
ＣＬ回路ＩＣ-2からインピーダンスラインＩＬを介して
ＥＣＬ回路ＩＣ-4へデータを転送する場合には、終端切
り替え信号ＳＳにより、最終終端部であるブロックＢＬ
-2（ＥＣＬ回路ＩＣ-4, ＩＣ-3：図２中の右側）だけを
終端し、該最終終端部以外の終端部であるブロックＢＬ
-1（ＥＣＬ回路ＩＣ-1, ＩＣ-2：図２中の左側）では終
端を切り離すようになっている。ここで、終端切替え信
号ＳＳは直流の信号であるため、容量による交流のイン
ピーダンス・マッチングを取る必要はなく、抵抗Ｒ12,
Ｒ14を設けるだけでよい。尚、本実施例において、終端
切替え信号ＳＳは、ＥＣＬ回路ＩＣ-2およびＩＣ-3へ供
給するデータを制御するイネーブル信号をそのまま使用
するようになっている。すなわち、イネーブル信号（終
端切替え信号ＳＳ）が高レベル“Ｈ”のときには、ナン
ドゲートNAND1 に供給されるデータ信号がそのまま反転
して出力され、また、ナンドゲートNAND2 に供給される
データ信号は出力されない（ナンドゲートNAND2 の出力
が低レベル“Ｌ”に固定）ようになっている。一方、イ
ネーブル信号が低レベル“Ｌ”のときには、ナンドゲー
トNAND1 に供給されるデータ信号は出力されず（ナンド
ゲートNAND1 の出力が低レベル“Ｌ”に固定）、また、
ナンドゲートNAND1 に供給されるデータ信号はそのまま
反転して出力されるようになっている。
【００２０】具体的に、例えば、ＥＣＬ回路ＩＣ-2から
インピーダンスラインＩＬを介してＥＣＬ回路ＩＣ-4へ
データを転送する場合、終端切替え信号ＳＳを高レベル
“Ｈ”とする。これにより、ＰＮＰ型バイポーラトラン
ジスタＴＲ-1のベースには、バッファＩＣ-5' および抵
抗Ｒ6 を介して−0.８Ｖが印加されるが、トランジスタ
ＴＲ-1はベース・エミッタ間電圧ＶBEの電圧降下分を考
慮するとダイオードＤ-1に電流を流せるだけの電圧（約
0.７Ｖ）を印加することができない。そして、トランジ
スタＴＲ-1はエミッタからベースに対して電流が流れず
オフ状態となる。さらに、抵抗Ｒ3,Ｒ5 にも電流が流れ
ないため、ＮＰＮ型バイポーラトランジスタＴＲ-2のベ
ースには、−5.２Ｖ（ＶEE) が見えるので、該トランジ
スタＴＲ-2もオフ状態となる。その結果、ブロックＢＬ
-1（ＥＣＬ回路ＩＣ-1, ＩＣ-2）では、抵抗Ｒ1,Ｒ2 お
よび容量Ｃ1 で構成される終端回路ＴＣ-1が切り離され
る。このとき、ＥＣＬ回路ＩＣ-2の入力（ナンドゲート
NAND1 の出力）には、該ナンドゲートNAND1 に供給され
るデータが反転されて供給され、該ＥＣＬ回路ＩＣ-2か
らインピーダンスラインＩＬを介してＥＣＬ回路ＩＣ-4
へデータが転送されることになる。
インピーダンスラインＩＬを介してＥＣＬ回路ＩＣ-4へ
データを転送する場合、終端切替え信号ＳＳを高レベル
“Ｈ”とする。これにより、ＰＮＰ型バイポーラトラン
ジスタＴＲ-1のベースには、バッファＩＣ-5' および抵
抗Ｒ6 を介して−0.８Ｖが印加されるが、トランジスタ
ＴＲ-1はベース・エミッタ間電圧ＶBEの電圧降下分を考
慮するとダイオードＤ-1に電流を流せるだけの電圧（約
0.７Ｖ）を印加することができない。そして、トランジ
スタＴＲ-1はエミッタからベースに対して電流が流れず
オフ状態となる。さらに、抵抗Ｒ3,Ｒ5 にも電流が流れ
ないため、ＮＰＮ型バイポーラトランジスタＴＲ-2のベ
ースには、−5.２Ｖ（ＶEE) が見えるので、該トランジ
スタＴＲ-2もオフ状態となる。その結果、ブロックＢＬ
-1（ＥＣＬ回路ＩＣ-1, ＩＣ-2）では、抵抗Ｒ1,Ｒ2 お
よび容量Ｃ1 で構成される終端回路ＴＣ-1が切り離され
る。このとき、ＥＣＬ回路ＩＣ-2の入力（ナンドゲート
NAND1 の出力）には、該ナンドゲートNAND1 に供給され
るデータが反転されて供給され、該ＥＣＬ回路ＩＣ-2か
らインピーダンスラインＩＬを介してＥＣＬ回路ＩＣ-4
へデータが転送されることになる。
【００２１】一方、ブロックＢＬ-2（ＥＣＬ回路ＩＣ-
3, ＩＣ-4）においては、終端切替え信号ＳＳがバッフ
ァＩＣ-5',インバータＩＣ-6' および抵抗Ｒ13（Ｒ12）
を介してＰＮＰ型バイポーラトランジスタＴＲ-3のベー
スに印加される。すなわち、トランジスタＴＲ-3のベー
スには、インバータＩＣ-6' により論理が反転された終
端切替え信号ＳＳ（−1.６Ｖ）が入力される。そして、
ダイオイドＤ-2には約0.７Ｖの電圧が印加され、トラン
ジスタＴＲ-3のベース・エミッタ間電圧ＶBEにも該トラ
ンジスタＴＲ-3をオンさせるだけの電圧（約0.７Ｖ）が
加えられ、トランジスタＴＲ-3はオン状態となる。これ
により、抵抗Ｒ9,Ｒ11に電流が流れ、ＮＰＮ型バイポー
ラトランジスタＴＲ-4もオン状態となる。その結果、ブ
ロックＢＬ-2（ＥＣＬ回路ＩＣ-3, ＩＣ-4）では、抵抗
Ｒ7,Ｒ8 および容量Ｃ2 で構成される終端回路ＴＣ-2が
接続される。このとき、ＥＣＬ回路ＩＣ-3の入力（ナン
ドゲートNAND2 の出力）は、低レベル“Ｌ”に固定され
ることになる。尚、抵抗Ｒ6およびＲ13は、トランジス
タＴＲ-1およびＴＲ-3がオンした際のベースに流れる電
流を制御するためのものである。尚、ＥＣＬ信号として
は、例えば、高レベル“Ｈ”が−０.8ボルト、低レベル
“Ｌ”が−１.8ボルトで振幅が１.0ボルトとなってい
る。そして、終端回路（ＴＣ-1, ＴＣ-2）は、受信側の
電流駆動型回路（ＥＣＬ回路）における電流駆動型信号
（ＥＣＬ信号）のレベルを、例えば、−１.3ボルトを中
心（スレッショルド電圧）として、１.0ボルトの振幅を
有するように規定するためのものである。また、本発明
では、より一層の高速化を実現するためのＰＣＭＬ信号
（例えば、０.4ボルトおよび０.8ボルトの２種類の振幅
があり、スレッショルド電圧は＋１.6ボルトおよび＋
２.0の信号）を扱う回路に対しても本発明をそのまま適
用することができる。
3, ＩＣ-4）においては、終端切替え信号ＳＳがバッフ
ァＩＣ-5',インバータＩＣ-6' および抵抗Ｒ13（Ｒ12）
を介してＰＮＰ型バイポーラトランジスタＴＲ-3のベー
スに印加される。すなわち、トランジスタＴＲ-3のベー
スには、インバータＩＣ-6' により論理が反転された終
端切替え信号ＳＳ（−1.６Ｖ）が入力される。そして、
ダイオイドＤ-2には約0.７Ｖの電圧が印加され、トラン
ジスタＴＲ-3のベース・エミッタ間電圧ＶBEにも該トラ
ンジスタＴＲ-3をオンさせるだけの電圧（約0.７Ｖ）が
加えられ、トランジスタＴＲ-3はオン状態となる。これ
により、抵抗Ｒ9,Ｒ11に電流が流れ、ＮＰＮ型バイポー
ラトランジスタＴＲ-4もオン状態となる。その結果、ブ
ロックＢＬ-2（ＥＣＬ回路ＩＣ-3, ＩＣ-4）では、抵抗
Ｒ7,Ｒ8 および容量Ｃ2 で構成される終端回路ＴＣ-2が
接続される。このとき、ＥＣＬ回路ＩＣ-3の入力（ナン
ドゲートNAND2 の出力）は、低レベル“Ｌ”に固定され
ることになる。尚、抵抗Ｒ6およびＲ13は、トランジス
タＴＲ-1およびＴＲ-3がオンした際のベースに流れる電
流を制御するためのものである。尚、ＥＣＬ信号として
は、例えば、高レベル“Ｈ”が−０.8ボルト、低レベル
“Ｌ”が−１.8ボルトで振幅が１.0ボルトとなってい
る。そして、終端回路（ＴＣ-1, ＴＣ-2）は、受信側の
電流駆動型回路（ＥＣＬ回路）における電流駆動型信号
（ＥＣＬ信号）のレベルを、例えば、−１.3ボルトを中
心（スレッショルド電圧）として、１.0ボルトの振幅を
有するように規定するためのものである。また、本発明
では、より一層の高速化を実現するためのＰＣＭＬ信号
（例えば、０.4ボルトおよび０.8ボルトの２種類の振幅
があり、スレッショルド電圧は＋１.6ボルトおよび＋
２.0の信号）を扱う回路に対しても本発明をそのまま適
用することができる。
【００２２】次に、例えば、ＥＣＬ回路ＩＣ-3からイン
ピーダンスラインＩＬを介してＥＣＬ回路ＩＣ-1へデー
タを転送する場合、終端切替え信号ＳＳを低レベル
“Ｌ”とする。これにより、トランジスタＴＲ-1はオン
状態となり、トランジスタＴＲ-2もオン状態となる。そ
の結果、ブロックＢＬ-1（ＥＣＬ回路ＩＣ-1, ＩＣ-2）
では終端が接続される。このとき、ブロックＢＬ-2（Ｅ
ＣＬ回路ＩＣ-3, ＩＣ-4）では、トランジスタＴＲ-3お
よびＴＲ-4がオフ状態となって、終端回路ＴＣ-2が切り
離されることになる。
ピーダンスラインＩＬを介してＥＣＬ回路ＩＣ-1へデー
タを転送する場合、終端切替え信号ＳＳを低レベル
“Ｌ”とする。これにより、トランジスタＴＲ-1はオン
状態となり、トランジスタＴＲ-2もオン状態となる。そ
の結果、ブロックＢＬ-1（ＥＣＬ回路ＩＣ-1, ＩＣ-2）
では終端が接続される。このとき、ブロックＢＬ-2（Ｅ
ＣＬ回路ＩＣ-3, ＩＣ-4）では、トランジスタＴＲ-3お
よびＴＲ-4がオフ状態となって、終端回路ＴＣ-2が切り
離されることになる。
【００２３】上述したように、本発明の電流駆動型回路
の終端制御装置の一実施例によれば、出力される電流駆
動型信号（ＥＣＬ信号）の受信側（最終終端部） だけ
終端回路が接続され、電流駆動型信号を出力する側（最
終終端部以外）では終端回路が切り離される。これによ
って、電流駆動型回路の出力段のインピーダンス低下を
なくし、正常な振幅でデータ転送を行わせることができ
る。
の終端制御装置の一実施例によれば、出力される電流駆
動型信号（ＥＣＬ信号）の受信側（最終終端部） だけ
終端回路が接続され、電流駆動型信号を出力する側（最
終終端部以外）では終端回路が切り離される。これによ
って、電流駆動型回路の出力段のインピーダンス低下を
なくし、正常な振幅でデータ転送を行わせることができ
る。
【００２４】図３は本発明の電流駆動型回路の終端制御
装置の他の実施例を示す回路図である。図３に示す終端
制御装置は、図２に示す二重終端回路を双方向でデータ
転送を行う複数対のＥＣＬ回路ＩＣ-11,ＩＣ-21;ＩＣ-1
2,ＩＣ-22;…; ＩＣ-1n,ＩＣ-2n に適用したものであ
る。すなわち、図３に示す終端制御装置は、複数対のＥ
ＣＬ回路ＩＣ-12,ＩＣ-22;…; ＩＣ-1n,ＩＣ-2n に対し
て、それぞれの終端にＰＮＰ型バイポーラトランジスタ
ＴＲ-12,ＴＲ-22;ＴＲ-13,ＴＲ-23;…; ＴＲ-1n,ＴＲ-2
n を設け、各終端制御部（ＢＬ-1およびＢＬ-2に対応）
により終端回路ＴＣ-11,ＴＣ-21;ＴＣ-12,ＴＣ-22;…;
ＴＣ-1n,ＴＣ-2n の接続を制御するようになっている。
ここで、ＥＣＬ回路ＩＣ-11 およびＩＣ-21 の終端回路
ＴＣ-11 およびＴＣ-21 は、終端制御部ＢＬ-1およびＢ
Ｌ-2により直接制御されるようになっている。そして、
各一方のＥＣＬ回路ＩＣ-12,ＩＣ-13,…, ＩＣ-1n の終
端を制御するトランジスタＴＲ-12,ＴＲ-13,…, ＴＲ-1
n のベースには、第１の制御信号（ＣＳＡ）が供給さ
れ、また、各他方のＥＣＬ回路ＩＣ-22,ＩＣ-23,…, Ｉ
Ｃ-2n の終端を制御するトランジスタＴＲ-22,ＴＲ-23,
…, ＴＲ-2n のベースには、第２の制御信号（ＣＳＢ）
が供給されている。
装置の他の実施例を示す回路図である。図３に示す終端
制御装置は、図２に示す二重終端回路を双方向でデータ
転送を行う複数対のＥＣＬ回路ＩＣ-11,ＩＣ-21;ＩＣ-1
2,ＩＣ-22;…; ＩＣ-1n,ＩＣ-2n に適用したものであ
る。すなわち、図３に示す終端制御装置は、複数対のＥ
ＣＬ回路ＩＣ-12,ＩＣ-22;…; ＩＣ-1n,ＩＣ-2n に対し
て、それぞれの終端にＰＮＰ型バイポーラトランジスタ
ＴＲ-12,ＴＲ-22;ＴＲ-13,ＴＲ-23;…; ＴＲ-1n,ＴＲ-2
n を設け、各終端制御部（ＢＬ-1およびＢＬ-2に対応）
により終端回路ＴＣ-11,ＴＣ-21;ＴＣ-12,ＴＣ-22;…;
ＴＣ-1n,ＴＣ-2n の接続を制御するようになっている。
ここで、ＥＣＬ回路ＩＣ-11 およびＩＣ-21 の終端回路
ＴＣ-11 およびＴＣ-21 は、終端制御部ＢＬ-1およびＢ
Ｌ-2により直接制御されるようになっている。そして、
各一方のＥＣＬ回路ＩＣ-12,ＩＣ-13,…, ＩＣ-1n の終
端を制御するトランジスタＴＲ-12,ＴＲ-13,…, ＴＲ-1
n のベースには、第１の制御信号（ＣＳＡ）が供給さ
れ、また、各他方のＥＣＬ回路ＩＣ-22,ＩＣ-23,…, Ｉ
Ｃ-2n の終端を制御するトランジスタＴＲ-22,ＴＲ-23,
…, ＴＲ-2n のベースには、第２の制御信号（ＣＳＢ）
が供給されている。
【００２５】ここで、第１の制御信号ＣＳＡは、図２の
二重終端回路における抵抗Ｒ2 とトランジスタＴＲ-2の
コレクタとの接続個所から取り出され、また、第２の制
御信号ＣＳＢは、図２の二重終端回路における抵抗Ｒ8
とトランジスタＴＲ-4のコレクタとの接続個所から取り
出されるようになっている。これにより、例えば、図２
の二重終端回路におけるＮＰＮ型バイポーラトランジス
タＴＲ-2がオフ状態となって終端回路ＴＣ-11 が切り離
される場合（終端切替え信号ＳＳが高レベル“Ｈ”のと
き）、第１の制御信号ＣＳＡは高レベル“Ｈ”となって
図３におけるＰＮＰ型バイポーラトランジスタＴＲ-12,
ＴＲ-13,…, ＴＲ-1n もオフ状態となってそれぞれ終端
回路ＴＣ-12,ＴＣ-13,…, ＴＣ-1n も切り離される。
二重終端回路における抵抗Ｒ2 とトランジスタＴＲ-2の
コレクタとの接続個所から取り出され、また、第２の制
御信号ＣＳＢは、図２の二重終端回路における抵抗Ｒ8
とトランジスタＴＲ-4のコレクタとの接続個所から取り
出されるようになっている。これにより、例えば、図２
の二重終端回路におけるＮＰＮ型バイポーラトランジス
タＴＲ-2がオフ状態となって終端回路ＴＣ-11 が切り離
される場合（終端切替え信号ＳＳが高レベル“Ｈ”のと
き）、第１の制御信号ＣＳＡは高レベル“Ｈ”となって
図３におけるＰＮＰ型バイポーラトランジスタＴＲ-12,
ＴＲ-13,…, ＴＲ-1n もオフ状態となってそれぞれ終端
回路ＴＣ-12,ＴＣ-13,…, ＴＣ-1n も切り離される。
【００２６】同様に、図２の二重終端回路におけるＮＰ
Ｎ型バイポーラトランジスタＴＲ-4がオフ状態となって
終端回路ＴＣ-21 が切り離される場合（終端切替え信号
ＳＳが低レベル“Ｌ”のとき）、第２の制御信号ＣＳＢ
は高レベル“Ｈ”となって図３におけるＰＮＰ型バイポ
ーラトランジスタＴＲ-22,ＴＲ-23,…, ＴＲ-2n もオフ
状態となってそれぞれ終端回路ＴＣ-22,ＴＣ-23,…, Ｔ
Ｃ-2n も切り離される。これにより、図２に示す二重終
端回路を、図３に示すような双方向でデータ転送を行う
複数対のＥＣＬ回路ＩＣ-11,ＩＣ-21;ＩＣ-12,ＩＣ-22;
…; ＩＣ-1n,ＩＣ-2n に適用することができる。尚、第
１および第２の制御信号ＣＳＡ並びにＣＳＢ、および、
ＰＮＰ型バイポーラトランジスタＴＲ-12,ＴＲ-22;ＴＲ
-13,ＴＲ-23;…; ＴＲ-1n,ＴＲ-2n の構成は、他に様々
な変形が可能であるのはいうまでもない。
Ｎ型バイポーラトランジスタＴＲ-4がオフ状態となって
終端回路ＴＣ-21 が切り離される場合（終端切替え信号
ＳＳが低レベル“Ｌ”のとき）、第２の制御信号ＣＳＢ
は高レベル“Ｈ”となって図３におけるＰＮＰ型バイポ
ーラトランジスタＴＲ-22,ＴＲ-23,…, ＴＲ-2n もオフ
状態となってそれぞれ終端回路ＴＣ-22,ＴＣ-23,…, Ｔ
Ｃ-2n も切り離される。これにより、図２に示す二重終
端回路を、図３に示すような双方向でデータ転送を行う
複数対のＥＣＬ回路ＩＣ-11,ＩＣ-21;ＩＣ-12,ＩＣ-22;
…; ＩＣ-1n,ＩＣ-2n に適用することができる。尚、第
１および第２の制御信号ＣＳＡ並びにＣＳＢ、および、
ＰＮＰ型バイポーラトランジスタＴＲ-12,ＴＲ-22;ＴＲ
-13,ＴＲ-23;…; ＴＲ-1n,ＴＲ-2n の構成は、他に様々
な変形が可能であるのはいうまでもない。
【００２７】図４は本発明の電流駆動型回路の終端制御
装置のさらに他の実施例を示す回路図であり、ＥＣＬ信
号バスにおける多重終端切替え制御を示すものである。
本実施例は、例えば、アドレス／データバスのように、
１つのＥＣＬ出力に複数の入力が繋がる双方向データ転
送において、データを受信する入力部だけ終端回路を接
続するような終端制御信号Ｓ#M,S#1〜Ｓ#nを生成するこ
とにより、最初もしくは途中での終端を切り離し、デー
タを受信する入力部で正常な振幅を得るようにすること
がができる。ここで、例えば、ＥＣＬ信号バス（ＩＬ）
は、データＤ#1〜Ｄ#nを転送するための双方向のバス
で、該双方向バスＩＬは各ブロックBLOCK-M, BLOCK-1〜
BLOCK-n における全てのＥＣＬ回路ＩＣ-M, ＩＣ-1〜Ｉ
Ｃ-nに接続されている。
装置のさらに他の実施例を示す回路図であり、ＥＣＬ信
号バスにおける多重終端切替え制御を示すものである。
本実施例は、例えば、アドレス／データバスのように、
１つのＥＣＬ出力に複数の入力が繋がる双方向データ転
送において、データを受信する入力部だけ終端回路を接
続するような終端制御信号Ｓ#M,S#1〜Ｓ#nを生成するこ
とにより、最初もしくは途中での終端を切り離し、デー
タを受信する入力部で正常な振幅を得るようにすること
がができる。ここで、例えば、ＥＣＬ信号バス（ＩＬ）
は、データＤ#1〜Ｄ#nを転送するための双方向のバス
で、該双方向バスＩＬは各ブロックBLOCK-M, BLOCK-1〜
BLOCK-n における全てのＥＣＬ回路ＩＣ-M, ＩＣ-1〜Ｉ
Ｃ-nに接続されている。
【００２８】ここで、例えば、１つのブロックBLOCK-M
(図４中の左側のブロック）がＭＰＵ(Micro Processing
Unit) を備え、該ブロックBLOCK-M が他のブロックBLO
CK-1〜BLOCK-n(図３中の右側のブロック）の各メモリに
対してリード・ライトを行う場合、ＷＥ（ライト・イネ
ーブル),ＲＥ（リード・イネーブル）信号を用いて各ブ
ロックの制御信号Ｓ#1〜Ｓ#nを生成して終端回路ＴＣ-1
〜ＴＣ-nの接続を制御するようになっている。
(図４中の左側のブロック）がＭＰＵ(Micro Processing
Unit) を備え、該ブロックBLOCK-M が他のブロックBLO
CK-1〜BLOCK-n(図３中の右側のブロック）の各メモリに
対してリード・ライトを行う場合、ＷＥ（ライト・イネ
ーブル),ＲＥ（リード・イネーブル）信号を用いて各ブ
ロックの制御信号Ｓ#1〜Ｓ#nを生成して終端回路ＴＣ-1
〜ＴＣ-nの接続を制御するようになっている。
【００２９】図５は図４に示す終端制御装置における制
御信号を生成する回路の一例を示す図であり、ブロック
BLOCK-M およびブロック BLOCK-1〜BLOCK-n の各メモリ
を制御する制御信号Ｓ#MおよびＳ#1〜Ｓ#nを生成する回
路を示している。ここで、各ブロックへの終端制御信号
Ｓ#M, Ｓ#1〜Ｓ#nは、全てＭＰＵを有するブロックBLOC
K-M で生成されるようになっている。
御信号を生成する回路の一例を示す図であり、ブロック
BLOCK-M およびブロック BLOCK-1〜BLOCK-n の各メモリ
を制御する制御信号Ｓ#MおよびＳ#1〜Ｓ#nを生成する回
路を示している。ここで、各ブロックへの終端制御信号
Ｓ#M, Ｓ#1〜Ｓ#nは、全てＭＰＵを有するブロックBLOC
K-M で生成されるようになっている。
【００３０】図６および図７は図４に示す終端制御装置
の動作を説明するためのタイミングチャートであり、図
６はブロックBLOCK-M から見たリードサイクルを示し、
図７はブロックBLOCK-M から見たライトサイクルを示し
ている。尚、図６および図７において、参照符号ＣＳ
は、チップセレクト信号を示す。図６および図７におい
て、各ブロックのデータ取り込みがＲＥ信号またはＷＥ
信号の立ち上がりとすると、データはそのトリガより暫
くの間、そのまま維持しておく必要がある。後述するよ
うに、図５の回路では、フリップ・フロップＩＣ-40 に
より１ビットシフトさせて使用するようになっている。
尚、必要に応じて、確定期間ｔ-2を１ビット以上として
もよい。但し、読み出しサイクルおよび書き込みサイク
ルのアクセス処理の周期を考慮しなければならない。
の動作を説明するためのタイミングチャートであり、図
６はブロックBLOCK-M から見たリードサイクルを示し、
図７はブロックBLOCK-M から見たライトサイクルを示し
ている。尚、図６および図７において、参照符号ＣＳ
は、チップセレクト信号を示す。図６および図７におい
て、各ブロックのデータ取り込みがＲＥ信号またはＷＥ
信号の立ち上がりとすると、データはそのトリガより暫
くの間、そのまま維持しておく必要がある。後述するよ
うに、図５の回路では、フリップ・フロップＩＣ-40 に
より１ビットシフトさせて使用するようになっている。
尚、必要に応じて、確定期間ｔ-2を１ビット以上として
もよい。但し、読み出しサイクルおよび書き込みサイク
ルのアクセス処理の周期を考慮しなければならない。
【００３１】ブロックBLOCK-M から見たリードサイクル
では、ブロックBLOCK-M 以外のブロック BLOCK-1〜BLOC
K-n の何れかからブロックBLOCK-M にデータが入力され
るが、この場合には、該ブロックBLOCK-M の終端回路Ｔ
Ｃ-M(TC-M1〜TCML) を接続し、且つ、他のブロック BLO
CK-1〜BLOCK-n の終端回路ＴＣ-1〜ＴＣ-nを切り離すよ
うな終端制御信号Ｓ#M, Ｓ#1〜Ｓ#nが生成される。具体
的には、これら終端制御信号の生成には、図５に示され
るように、フリップ・フロップ（ＩＣ-40)によりＲＥ信
号（リード・イネーブル信号）をシフトした信号を用い
る。すなわち、ＲＥ信号は、ローアクティブの信号で、
フリップ・フロップＩＣ-40 により１ビットシフトさせ
て使用するようになっている。ここで、データの終端制
御信号のためにＲＥ信号を１ビットシフトするのは、Ｍ
ＰＵ側の保持時間（ホールドタイム）を稼ぐためであ
り、該保持時間が零の場合には、ＲＥ信号をシフトする
必要はない。また、ブロック BLOCK-1〜BLOCK-n の内、
どのブロックにリードを行うかを選択しているのがＢＣ
Ｄ10進デコーダ（負論理）ＩＣ-30 である。尚、図５に
おいては、各信号線、例えば、ＷＥ信号やＲＥ信号、或
いは、ＥＣＬ回路ＩＣ-10 からＥＣＬ回路ＩＣ-20 に供
給されるアドレス信号線等にも、それぞれ終端回路が接
続されている。
では、ブロックBLOCK-M 以外のブロック BLOCK-1〜BLOC
K-n の何れかからブロックBLOCK-M にデータが入力され
るが、この場合には、該ブロックBLOCK-M の終端回路Ｔ
Ｃ-M(TC-M1〜TCML) を接続し、且つ、他のブロック BLO
CK-1〜BLOCK-n の終端回路ＴＣ-1〜ＴＣ-nを切り離すよ
うな終端制御信号Ｓ#M, Ｓ#1〜Ｓ#nが生成される。具体
的には、これら終端制御信号の生成には、図５に示され
るように、フリップ・フロップ（ＩＣ-40)によりＲＥ信
号（リード・イネーブル信号）をシフトした信号を用い
る。すなわち、ＲＥ信号は、ローアクティブの信号で、
フリップ・フロップＩＣ-40 により１ビットシフトさせ
て使用するようになっている。ここで、データの終端制
御信号のためにＲＥ信号を１ビットシフトするのは、Ｍ
ＰＵ側の保持時間（ホールドタイム）を稼ぐためであ
り、該保持時間が零の場合には、ＲＥ信号をシフトする
必要はない。また、ブロック BLOCK-1〜BLOCK-n の内、
どのブロックにリードを行うかを選択しているのがＢＣ
Ｄ10進デコーダ（負論理）ＩＣ-30 である。尚、図５に
おいては、各信号線、例えば、ＷＥ信号やＲＥ信号、或
いは、ＥＣＬ回路ＩＣ-10 からＥＣＬ回路ＩＣ-20 に供
給されるアドレス信号線等にも、それぞれ終端回路が接
続されている。
【００３２】図４および図５に示されるように、アドレ
スバスの中のブロック選択信号からアクセスするブロッ
クをデコーダＩＣ-30 でデコード（負論理）し、ＷＥ信
号（ライト・イネーブル信号）との論理和を取る論理回
路（オアゲート回路）ＩＣ-60 を介して、アドレス／デ
ータの終端制御を行う終端制御信号Ｓ#1〜Ｓ#nが生成さ
れる。ここで、終端制御信号Ｓ#1〜Ｓ#nは、全て低レベ
ル“Ｌ”の信号とされ、これにより、ブロック BLOCK-1
〜BLOCK-n の全ての終端回路ＴＣ-1〜ＴＣ-nは切り離さ
れることになる。また、リードするブロックBLOCK-M の
終端制御信号Ｓ#1は、低レベル“Ｌ”とされ、これによ
り、データバスはデータが転送されるブロックBLOCK-M
においてのみ終端回路ＴＣ-mが接続される。すなわち、
ＥＣＬ信号の最終終端部（ブロックBLOCK-M)だけ終端さ
れ、その他のブロック(BLOCK-1〜BLOCK-n:最終終端部以
外の終端部）では終端が切り離されることになる。ま
た、アクセスされるブロック側のＭＰＵもしくはメモリ
の保持時間を考慮して、フリップ・フロップＩＣ-50 に
より終端制御信号Ｓ#Mを、期間ｔ-1から１ビットシフト
（ｔ-2) させて、低レベル“Ｌ”となる期間を（ｔ-1）
＋（ｔ-2）とするようになっている。
スバスの中のブロック選択信号からアクセスするブロッ
クをデコーダＩＣ-30 でデコード（負論理）し、ＷＥ信
号（ライト・イネーブル信号）との論理和を取る論理回
路（オアゲート回路）ＩＣ-60 を介して、アドレス／デ
ータの終端制御を行う終端制御信号Ｓ#1〜Ｓ#nが生成さ
れる。ここで、終端制御信号Ｓ#1〜Ｓ#nは、全て低レベ
ル“Ｌ”の信号とされ、これにより、ブロック BLOCK-1
〜BLOCK-n の全ての終端回路ＴＣ-1〜ＴＣ-nは切り離さ
れることになる。また、リードするブロックBLOCK-M の
終端制御信号Ｓ#1は、低レベル“Ｌ”とされ、これによ
り、データバスはデータが転送されるブロックBLOCK-M
においてのみ終端回路ＴＣ-mが接続される。すなわち、
ＥＣＬ信号の最終終端部（ブロックBLOCK-M)だけ終端さ
れ、その他のブロック(BLOCK-1〜BLOCK-n:最終終端部以
外の終端部）では終端が切り離されることになる。ま
た、アクセスされるブロック側のＭＰＵもしくはメモリ
の保持時間を考慮して、フリップ・フロップＩＣ-50 に
より終端制御信号Ｓ#Mを、期間ｔ-1から１ビットシフト
（ｔ-2) させて、低レベル“Ｌ”となる期間を（ｔ-1）
＋（ｔ-2）とするようになっている。
【００３３】次に、ブロックBLOCK-M から見たライトサ
イクルでは、ブロックBLOCK-M 側からブロックBLOCK-M
以外のブロックBLOCK-1 〜BLOCK-n の何れかのブロック
にデータが出力されるが、この場合には、ブロックBLOC
K-M の終端を切り離し、データが供給されるブロックBL
OCK-1 〜BLOCK-n の何れかのブロックのみの終端を接続
することになる。すなわち、ブロックBLOCK-M の終端制
御部に供給される終端制御信号Ｓ#Mは高レベル“Ｈ”の
信号とされ、ブロックBLOCK-1 〜BLOCK-n の内ＣＳ信号
（チップセレクト信号）により選択された所定のブロッ
クに供給される終端制御信号だけが低レベル“Ｌ”の信
号とされ、これにより、データが転送されるブロックの
終端回路のみが接続されることになる。ここで、ＷＥ信
号はライトサイクが実行されている間、低レベル“Ｌ”
である必要がある（ＭＰＵによっては、若干異なる場合
がある）。また、アクセスされるブロック側のＭＰＵも
しくはメモリの保持時間を考慮して、フリップ・フロッ
プＩＣ-50 により終端制御信号Ｓ#Mを、期間ｔ-1から１
ビットシフト（ｔ-2) させて、低レベル“Ｌ”となる期
間を（ｔ-1）＋（ｔ-2）とするようになっている。尚、
アドレスバスに関しては、リードサイクルおよびライト
サイクル共に、ブロックBLOCK-M 側から転送されるの
で、最終入力になるブロックにおいて、固定的に終端回
路を接続してもよい。
イクルでは、ブロックBLOCK-M 側からブロックBLOCK-M
以外のブロックBLOCK-1 〜BLOCK-n の何れかのブロック
にデータが出力されるが、この場合には、ブロックBLOC
K-M の終端を切り離し、データが供給されるブロックBL
OCK-1 〜BLOCK-n の何れかのブロックのみの終端を接続
することになる。すなわち、ブロックBLOCK-M の終端制
御部に供給される終端制御信号Ｓ#Mは高レベル“Ｈ”の
信号とされ、ブロックBLOCK-1 〜BLOCK-n の内ＣＳ信号
（チップセレクト信号）により選択された所定のブロッ
クに供給される終端制御信号だけが低レベル“Ｌ”の信
号とされ、これにより、データが転送されるブロックの
終端回路のみが接続されることになる。ここで、ＷＥ信
号はライトサイクが実行されている間、低レベル“Ｌ”
である必要がある（ＭＰＵによっては、若干異なる場合
がある）。また、アクセスされるブロック側のＭＰＵも
しくはメモリの保持時間を考慮して、フリップ・フロッ
プＩＣ-50 により終端制御信号Ｓ#Mを、期間ｔ-1から１
ビットシフト（ｔ-2) させて、低レベル“Ｌ”となる期
間を（ｔ-1）＋（ｔ-2）とするようになっている。尚、
アドレスバスに関しては、リードサイクルおよびライト
サイクル共に、ブロックBLOCK-M 側から転送されるの
で、最終入力になるブロックにおいて、固定的に終端回
路を接続してもよい。
【００３４】図８は図２に示す終端制御装置の変形例を
示す図である。同図から明らかなように、本変形例で
は、終端部を切り替える信号（終端制御信号）として
は、上述したＥＣＬ信号だけでなく、ＴＴＬ信号を使用
することができる。すなわち、例えば、ＴＴＬ信号の高
レベル“Ｈ”（＝５Ｖ）は、バッファＩＣ-300を介し
て、抵抗Ｒ6'およびＲ7'による電圧降下分でＥＣＬ信号
レベルにシフトしてＰＮＰ型バイポーラトランジスタＴ
Ｒ-1のベースに印加されるようになっている。これによ
り、ＴＴＬ信号でも終端制御部を制御することができる
ことになる。
示す図である。同図から明らかなように、本変形例で
は、終端部を切り替える信号（終端制御信号）として
は、上述したＥＣＬ信号だけでなく、ＴＴＬ信号を使用
することができる。すなわち、例えば、ＴＴＬ信号の高
レベル“Ｈ”（＝５Ｖ）は、バッファＩＣ-300を介し
て、抵抗Ｒ6'およびＲ7'による電圧降下分でＥＣＬ信号
レベルにシフトしてＰＮＰ型バイポーラトランジスタＴ
Ｒ-1のベースに印加されるようになっている。これによ
り、ＴＴＬ信号でも終端制御部を制御することができる
ことになる。
【００３５】以上のように、上記各実施例によれば、Ｅ
ＣＬ信号でのデータの遣り取りを双方向にて行う場合、
送信側および受信側での終端を制御することにより、出
力されたＥＣＬ信号を受信する回路（最終終端部）のみ
終端回路を接続し、他の回路では終端回路を切り離すこ
とによって、ＥＣＬ信号の複数終端における出力レベル
の変動を防止して、正常な振幅でデータ転送を行うこと
ができる。また、終端部をバスに関して共用化すること
ができるため、回路規模の削減を図ることができる。さ
らに、終端制御信号としては、ＥＣＬレベルの信号だけ
でなく、ＴＴＬレベルの信号も使用することができ、様
々な信号を終端制御信号として使用することができる。
ＣＬ信号でのデータの遣り取りを双方向にて行う場合、
送信側および受信側での終端を制御することにより、出
力されたＥＣＬ信号を受信する回路（最終終端部）のみ
終端回路を接続し、他の回路では終端回路を切り離すこ
とによって、ＥＣＬ信号の複数終端における出力レベル
の変動を防止して、正常な振幅でデータ転送を行うこと
ができる。また、終端部をバスに関して共用化すること
ができるため、回路規模の削減を図ることができる。さ
らに、終端制御信号としては、ＥＣＬレベルの信号だけ
でなく、ＴＴＬレベルの信号も使用することができ、様
々な信号を終端制御信号として使用することができる。
【００３６】図９は本発明の電流駆動型回路の終端制御
装置の他の形態の一実施例を示す回路図である。図９に
示されるように、本実施例では、双方向のバス（インピ
ーダンスライン）ＩＬの両端に設けたブロック BLOCK-1
およびBLOCK-4 に対してだけ終端回路ＴＣ-10,ＴＣ-40
と終端制御部ＢＬ-10,ＢＬ-40 とを設けるようになって
いる。そして、各ブロック BLOCK-1〜BLOCK-4 には、電
流駆動型の信号（ＥＣＬ信号）の受け渡しの方向を識別
する信号識別回路ＳＤ-1〜ＳＤ-4を設けるようになって
いる。すなわち、双方向バスＩＬに対して、ブロック B
LOCK-1とBLOCK-4 との間に一するブロックBLOCK-2,BLOC
K-3 には、ＥＣＬ回路ＩＣ-2, ＩＣ-3および信号識別回
路ＳＤ-2, ＳＤ-3が設けられ、終端回路および終端制御
部を省略するようになっている。
装置の他の形態の一実施例を示す回路図である。図９に
示されるように、本実施例では、双方向のバス（インピ
ーダンスライン）ＩＬの両端に設けたブロック BLOCK-1
およびBLOCK-4 に対してだけ終端回路ＴＣ-10,ＴＣ-40
と終端制御部ＢＬ-10,ＢＬ-40 とを設けるようになって
いる。そして、各ブロック BLOCK-1〜BLOCK-4 には、電
流駆動型の信号（ＥＣＬ信号）の受け渡しの方向を識別
する信号識別回路ＳＤ-1〜ＳＤ-4を設けるようになって
いる。すなわち、双方向バスＩＬに対して、ブロック B
LOCK-1とBLOCK-4 との間に一するブロックBLOCK-2,BLOC
K-3 には、ＥＣＬ回路ＩＣ-2, ＩＣ-3および信号識別回
路ＳＤ-2, ＳＤ-3が設けられ、終端回路および終端制御
部を省略するようになっている。
【００３７】そして、転送されるデータ（電流駆動型信
号）の方向が、ＥＣＬ回路ＩＣ-4からＩＣ-1へ向かう方
向（ブロックBLOCK-4 からBLOCK-1 へ向かう方向：第１
の方向）の場合には、ブロックBLOCK-1 における終端回
路ＴＣ-10 だけが接続され、また、転送されるデータの
方向が、ＥＣＬ回路ＩＣ-1からＩＣ-4へ向かう方向（ブ
ロックBLOCK-1 からBLOCK-4 へ向かう方向：第2 の方
向）の場合には、ブロックBLOCK-4 における終端回路Ｔ
Ｃ-40 だけが接続される。具体的に、ＥＣＬ回路ＩＣ-4
からＩＣ-3〜ＩＣ-1の何れかにデータが転送される場
合、ＥＣＬ回路ＩＣ-3からＩＣ-2またはＩＣ-1へデータ
が転送される場合、および、ＥＣＬ回路ＩＣ-2からＩＣ
-1へデータが転送される場合には、各ブロック BLOCK-1
〜BLOCK-4 に設けられた信号方向識別回路ＳＤ-1〜ＳＤ
-4は、データが第１の方向に転送されたことを識別して
ブロックBLOCK-1 の終端制御部ＢＬ-10 に制御信号を供
給し、終端回路ＴＣ-10 を接続する。一方、ＥＣＬ回路
ＩＣ-1からＩＣ-2〜ＩＣ-4の何れかにデータが転送され
る場合、ＥＣＬ回路ＩＣ-2からＩＣ-3またはＩＣ-4へデ
ータが転送される場合、および、ＥＣＬ回路ＩＣ-3から
ＩＣ-4へデータが転送される場合には、各ブロック BLO
CK-1〜BLOCK-4 に設けられた信号方向識別回路ＳＤ-1〜
ＳＤ-4は、データが第２の方向に転送されたことを識別
してブロックBLOCK-4 の終端制御部ＢＬ-40 に制御信号
を供給し、終端回路ＴＣ-40 を接続する。ここで、図９
では、４つのブロック BLOCK-1〜BLOCK-4 が描かれてい
るが、このブロック数は４つに限定されないのはいうま
でもない。
号）の方向が、ＥＣＬ回路ＩＣ-4からＩＣ-1へ向かう方
向（ブロックBLOCK-4 からBLOCK-1 へ向かう方向：第１
の方向）の場合には、ブロックBLOCK-1 における終端回
路ＴＣ-10 だけが接続され、また、転送されるデータの
方向が、ＥＣＬ回路ＩＣ-1からＩＣ-4へ向かう方向（ブ
ロックBLOCK-1 からBLOCK-4 へ向かう方向：第2 の方
向）の場合には、ブロックBLOCK-4 における終端回路Ｔ
Ｃ-40 だけが接続される。具体的に、ＥＣＬ回路ＩＣ-4
からＩＣ-3〜ＩＣ-1の何れかにデータが転送される場
合、ＥＣＬ回路ＩＣ-3からＩＣ-2またはＩＣ-1へデータ
が転送される場合、および、ＥＣＬ回路ＩＣ-2からＩＣ
-1へデータが転送される場合には、各ブロック BLOCK-1
〜BLOCK-4 に設けられた信号方向識別回路ＳＤ-1〜ＳＤ
-4は、データが第１の方向に転送されたことを識別して
ブロックBLOCK-1 の終端制御部ＢＬ-10 に制御信号を供
給し、終端回路ＴＣ-10 を接続する。一方、ＥＣＬ回路
ＩＣ-1からＩＣ-2〜ＩＣ-4の何れかにデータが転送され
る場合、ＥＣＬ回路ＩＣ-2からＩＣ-3またはＩＣ-4へデ
ータが転送される場合、および、ＥＣＬ回路ＩＣ-3から
ＩＣ-4へデータが転送される場合には、各ブロック BLO
CK-1〜BLOCK-4 に設けられた信号方向識別回路ＳＤ-1〜
ＳＤ-4は、データが第２の方向に転送されたことを識別
してブロックBLOCK-4 の終端制御部ＢＬ-40 に制御信号
を供給し、終端回路ＴＣ-40 を接続する。ここで、図９
では、４つのブロック BLOCK-1〜BLOCK-4 が描かれてい
るが、このブロック数は４つに限定されないのはいうま
でもない。
【００３８】このように、図９に示す電流駆動型回路の
終端制御装置では、例えば、図４の終端制御装置に比較
して、終端回路（ＴＣ）および終端制御回路（ＢＬ）を
全てのブロックに設ける必要がなく、また、該終端制御
回路を制御するための信号線を削減することが可能とな
る。図１０は図９の電流駆動型回路の終端制御装置の変
形例を示す回路図である。図１０に示す変形例では、図
９と同様に、双方向バスＩＬの両端に設けたブロック B
LOCK-1およびBLOCK-4 に対してだけ終端回路ＴＣ-10,Ｔ
Ｃ-40 と終端制御部ＢＬ-10,ＢＬ-40 とを設けるように
なっている。
終端制御装置では、例えば、図４の終端制御装置に比較
して、終端回路（ＴＣ）および終端制御回路（ＢＬ）を
全てのブロックに設ける必要がなく、また、該終端制御
回路を制御するための信号線を削減することが可能とな
る。図１０は図９の電流駆動型回路の終端制御装置の変
形例を示す回路図である。図１０に示す変形例では、図
９と同様に、双方向バスＩＬの両端に設けたブロック B
LOCK-1およびBLOCK-4 に対してだけ終端回路ＴＣ-10,Ｔ
Ｃ-40 と終端制御部ＢＬ-10,ＢＬ-40 とを設けるように
なっている。
【００３９】本変形例では、各ブロック BLOCK-1〜BLOC
K-4 に設けられた入出力回路（Ｉ／Ｏ回路）ＩＯ-1〜Ｉ
Ｏ-4を介してＭＰＵ10から転送されるデータ（電流駆動
型信号）の方向が供給されるようになっている。具体的
に、ＥＣＬ回路ＩＣ-4からＩＣ-3〜ＩＣ-1の何れかにデ
ータが転送される場合、ＥＣＬ回路ＩＣ-3からＩＣ-2ま
たはＩＣ-1へデータが転送される場合、および、ＥＣＬ
回路ＩＣ-2からＩＣ-1へデータが転送される場合には、
ＭＰＵ10から終端制御部ＢＬ-10 に制御信号が供給され
て終端回路ＴＣ-10 を接続する。一方、ＥＣＬ回路ＩＣ
-1からＩＣ-2〜ＩＣ-4の何れかにデータが転送される場
合、ＥＣＬ回路ＩＣ-2からＩＣ-3またはＩＣ-4へデータ
が転送される場合、および、ＥＣＬ回路ＩＣ-3からＩＣ
-4へデータが転送される場合には、ＭＰＵ10から終端制
御部ＢＬ-10 に制御信号が供給されて終端回路ＴＣ-10
を接続する。
K-4 に設けられた入出力回路（Ｉ／Ｏ回路）ＩＯ-1〜Ｉ
Ｏ-4を介してＭＰＵ10から転送されるデータ（電流駆動
型信号）の方向が供給されるようになっている。具体的
に、ＥＣＬ回路ＩＣ-4からＩＣ-3〜ＩＣ-1の何れかにデ
ータが転送される場合、ＥＣＬ回路ＩＣ-3からＩＣ-2ま
たはＩＣ-1へデータが転送される場合、および、ＥＣＬ
回路ＩＣ-2からＩＣ-1へデータが転送される場合には、
ＭＰＵ10から終端制御部ＢＬ-10 に制御信号が供給され
て終端回路ＴＣ-10 を接続する。一方、ＥＣＬ回路ＩＣ
-1からＩＣ-2〜ＩＣ-4の何れかにデータが転送される場
合、ＥＣＬ回路ＩＣ-2からＩＣ-3またはＩＣ-4へデータ
が転送される場合、および、ＥＣＬ回路ＩＣ-3からＩＣ
-4へデータが転送される場合には、ＭＰＵ10から終端制
御部ＢＬ-10 に制御信号が供給されて終端回路ＴＣ-10
を接続する。
【００４０】上述した図１０に示す電流駆動型回路の終
端制御装置では、例えば、図４の終端制御装置に比較し
て、終端回路（ＴＣ）および終端制御回路（ＢＬ）を全
てのブロックに設ける必要がなく、また、該終端制御回
路を制御するための信号線をも不要となり、さらに、図
９における信号方向識別回路（ＳＤ）も不要となり、よ
り一層回路を簡略化することができる。
端制御装置では、例えば、図４の終端制御装置に比較し
て、終端回路（ＴＣ）および終端制御回路（ＢＬ）を全
てのブロックに設ける必要がなく、また、該終端制御回
路を制御するための信号線をも不要となり、さらに、図
９における信号方向識別回路（ＳＤ）も不要となり、よ
り一層回路を簡略化することができる。
【００４１】
【発明の効果】以上、詳述したように、本発明の電流駆
動型回路の終端制御方法および装置によれば、双方向の
送受信を行う際に、簡単な終端切替え制御を行うことに
よって、電流駆動型回路の出力段のインピーダンス低下
をなくし、正常な振幅による電流駆動型信号の伝達を行
わせることができる。
動型回路の終端制御方法および装置によれば、双方向の
送受信を行う際に、簡単な終端切替え制御を行うことに
よって、電流駆動型回路の出力段のインピーダンス低下
をなくし、正常な振幅による電流駆動型信号の伝達を行
わせることができる。
【図１】本発明に係る電流駆動型回路の終端制御装置の
原理構成を示すブロック図である。
原理構成を示すブロック図である。
【図２】本発明の電流駆動型回路の終端制御装置の一実
施例を示す回路図である。
施例を示す回路図である。
【図３】本発明の電流駆動型回路の終端制御装置の他の
実施例を示す回路図である。
実施例を示す回路図である。
【図４】本発明の電流駆動型回路の終端制御装置のさら
に他の実施例を示す回路図である。
に他の実施例を示す回路図である。
【図５】図４に示す終端制御装置における制御信号を生
成する回路の一例を示す図である。
成する回路の一例を示す図である。
【図６】図４に示す終端制御装置の動作を説明するため
のタイミングチャート（その１）である。
のタイミングチャート（その１）である。
【図７】図４に示す終端制御装置の動作を説明するため
のタイミングチャート（その２）である。
のタイミングチャート（その２）である。
【図８】図２に示す終端制御装置の変形例を示す図であ
る。
る。
【図９】本発明の電流駆動型回路の終端制御装置の他の
形態の一実施例を示す回路図である。
形態の一実施例を示す回路図である。
【図１０】図９の電流駆動型回路の終端制御装置の変形
例を示す回路図である。
例を示す回路図である。
【図１１】従来の電流駆動型回路における終端部の回路
例を示す図である。
例を示す図である。
【図１２】関連技術としての二重終端を適用した電流駆
動型回路の回路例を示す図である。
動型回路の回路例を示す図である。
【図１３】電流駆動型回路としてのＥＣＬ回路の一例を
示す回路図である。
示す回路図である。
【図１４】関連技術としての多重終端を適用した電流駆
動型回路の回路例を示す図である。
動型回路の回路例を示す図である。
１…第１の電流駆動型回路 ２…第２の電流駆動型回路 ３…双方向バス（インピーダンスライン） 11, 21…終端回路 12, 22…スイッチ手段（終端回路接続手段，終端回路切
り離し手段） Ｃ1,Ｃ2;Ｃ；ＣM;Ｃ1 〜Ｃn …容量（コンデンサ） Ｄ1,Ｄ2 …ダイオード ＩＣ-1〜ＩＣ-4；ＩＣ-11,ＩＣ-21 〜ＩＣ-1n,ＩＣ-2n;
ＩＣ-M, ＩＣ-1〜ＩＣ-n…ＥＣＬ回路 ＩＣ-5',ＩＣ-300…バッファ ＩＣ-6',ＩＣ-M…インバータ ＩＣ-30 …ＢＣＤ１０進デコーダ ＩＣ-40,ＩＣ-50 …フリップ・フロップ Ｒ0 〜Ｒ14；Ｒ；ＲM1, ＲM2；Ｒ11, Ｒ12〜Ｒn1, Ｒn2
…抵抗 ＳＳ, Ｓ#M, Ｓ#1〜Ｓ#n…終端制御信号（終端切り替え
信号） ＴＲ-2, ＴＲ-4…ＮＰＮ型バイポーラトランジスタ ＴＲ-1, ＴＲ-3; ＴＲ-11,ＴＲ-21 〜ＴＲ-1n,ＴＲ-2n
…ＰＮＰ型バイポーラトランジスタ
り離し手段） Ｃ1,Ｃ2;Ｃ；ＣM;Ｃ1 〜Ｃn …容量（コンデンサ） Ｄ1,Ｄ2 …ダイオード ＩＣ-1〜ＩＣ-4；ＩＣ-11,ＩＣ-21 〜ＩＣ-1n,ＩＣ-2n;
ＩＣ-M, ＩＣ-1〜ＩＣ-n…ＥＣＬ回路 ＩＣ-5',ＩＣ-300…バッファ ＩＣ-6',ＩＣ-M…インバータ ＩＣ-30 …ＢＣＤ１０進デコーダ ＩＣ-40,ＩＣ-50 …フリップ・フロップ Ｒ0 〜Ｒ14；Ｒ；ＲM1, ＲM2；Ｒ11, Ｒ12〜Ｒn1, Ｒn2
…抵抗 ＳＳ, Ｓ#M, Ｓ#1〜Ｓ#n…終端制御信号（終端切り替え
信号） ＴＲ-2, ＴＲ-4…ＮＰＮ型バイポーラトランジスタ ＴＲ-1, ＴＲ-3; ＴＲ-11,ＴＲ-21 〜ＴＲ-1n,ＴＲ-2n
…ＰＮＰ型バイポーラトランジスタ
Claims (30)
- 【請求項１】 電流駆動型の信号の受け渡しを双方向に
て行う（３）電流駆動型回路の終端制御方法であって、 第１の電流駆動型回路（１）から前記電流駆動型信号を
送信して第２の電流駆動型回路（２）で前記送信された
信号を受信する場合、該受信側における終端回路(21)だ
けを接続し(22)、該受信側の終端回路以外の終端回路(1
1)を切り離す(12)ようにしたことを特徴とする電流駆動
型回路の終端制御方法。 - 【請求項２】 前記電流駆動型信号はＥＣＬ信号であ
り、且つ、前記電流駆動型回路はＥＣＬ回路であること
を特徴とする請求項１の電流駆動型回路の終端制御方
法。 - 【請求項３】 前記電流駆動型信号はＰＣＭＬ信号であ
ることを特徴とする請求項１の電流駆動型回路の終端制
御方法。 - 【請求項４】 前記終端回路の接続および切り離し制御
を、トランジスタを使用して行うようにした請求項１の
電流駆動型回路の終端制御方法。 - 【請求項５】 前記電流駆動型信号を受信する第２の電
流駆動型回路は１つであり、前記第１の電流駆動型回路
から該１つの第２の電流駆動型回路に該電流駆動型信号
を伝達する場合、当該１つの第２の電流駆動型回路にお
ける終端回路だけを接続するようにしたことを特徴とす
る請求項１の電流駆動型回路の終端制御方法。 - 【請求項６】 前記第２の電流駆動型回路における終端
回路の接続を、該第２の電流駆動型回路が有するメモリ
のリード信号もしくはライト信号をラッチしてアクティ
ブ領域を延ばした信号により制御するようにしたことを
特徴とする請求項５の電流駆動型回路の終端制御方法。 - 【請求項７】 前記電流駆動型信号を受信する第２の電
流駆動型回路は複数であり、前記第１の電流駆動型回路
から該複数の第２の電流駆動型回路に該電流駆動型信号
を伝達する場合、当該複数の第２の電流駆動型回路にお
ける各終端回路をそれぞれ接続するようにしたことを特
徴とする請求項１の電流駆動型回路の終端制御方法。 - 【請求項８】 前記複数の第２の電流駆動型回路におけ
る各終端回路を、１つの終端制御部により制御するよう
にしたことを特徴とする請求項７の電流駆動型回路の終
端制御方法。 - 【請求項９】 前記終端回路の接続を制御する終端制御
信号を、該終端回路が設けられている電流駆動型回路の
動作を制御する動作制御信号から生成するようにしたこ
とを特徴とする請求項１の電流駆動型回路の終端制御方
法。 - 【請求項１０】 前記終端制御信号を、該終端回路が設
けられている電流駆動型回路の動作を制御する動作制御
信号と同一の信号としたことを特徴とする請求項９の電
流駆動型回路の終端制御方法。 - 【請求項１１】 前記終端制御信号を、前記電流駆動型
信号とした請求項１の電流駆動型回路の終端制御方法。 - 【請求項１２】 前記終端回路の制御信号を、前記電流
駆動型信号とは異なるＴＴＬ信号とした請求項１の電流
駆動型回路の終端制御方法。 - 【請求項１３】 電流駆動型の信号の受け渡しを双方向
にて行う電流駆動型回路の終端制御方法であって、 前記電流駆動型信号を送信する電流駆動型回路から該電
流駆動型信号を受信する電流駆動型回路へ向かう方向が
第１の方向の場合、前記電流駆動型信号の受け渡しを双
方向にて行う双方向バスの一端に接続された第１の電流
駆動型回路においてのみ終端回路を接続し、且つ、他の
全ての電流駆動型回路において終端回路を切り離し、 前記電流駆動型信号を送信する電流駆動型回路から該電
流駆動型信号を受信する電流駆動型回路へ向かう方向が
第２の方向の場合、前記電流駆動型信号の受け渡しを双
方向にて行う双方向バスの他端に接続された第２の電流
駆動型回路においてのみ終端回路を接続し、且つ、他の
全ての電流駆動型回路において終端回路を切り離すよう
にしたことを特徴とする電流駆動型回路の終端制御方
法。 - 【請求項１４】 前記電流駆動型信号はＥＣＬ信号であ
り、且つ、前記電流駆動型回路はＥＣＬ回路であること
を特徴とする請求項１３の電流駆動型回路の終端制御方
法。 - 【請求項１５】 前記電流駆動型信号はＰＣＭＬ信号で
あることを特徴とする請求項１３の電流駆動型回路の終
端制御方法。 - 【請求項１６】 前記終端回路の接続および切り離し制
御を、トランジスタを使用して行うようにした請求項１
３の電流駆動型回路の終端制御方法。 - 【請求項１７】 電流駆動型の信号の受け渡しを双方向
にて行う電流駆動型回路の終端制御装置であって、 前記電流駆動型信号の受け渡しを双方向にて行う双方向
バスと、 該双方向バスに接続された複数の電流駆動型回路と、 該電流駆動型回路に設けられた複数の終端回路と、 前記電流駆動型信号を受信する電流駆動型回路だけ前記
終端回路を接続する終端回路接続手段と、 前記電流駆動型信号を出力する電流駆動型回路および該
電流駆動型信号の受け渡しに関わりない電流駆動型回路
の全てにおいて、前記終端回路を切り離す終端回路切離
手段とを具備する電流駆動型回路の終端制御装置。 - 【請求項１８】 前記電流駆動型信号はＥＣＬ信号であ
り、且つ、前記電流駆動型回路はＥＣＬ回路であること
を特徴とする請求項１７の電流駆動型回路の終端制御装
置。 - 【請求項１９】 前記電流駆動型信号はＰＣＭＬ信号で
あることを特徴とする請求項１７の電流駆動型回路の終
端制御装置。 - 【請求項２０】 前記終端回路接続手段および前記終端
回路切離手段は、それぞれトランジスタを具備している
請求項１７の電流駆動型回路の終端制御装置。 - 【請求項２１】 前記電流駆動型信号を受信する電流駆
動型回路は１つであり、前記終端回路接続手段は該１つ
の電流駆動型回路における終端回路を接続するようにし
たことを特徴とする請求項１７の電流駆動型回路の終端
制御装置。 - 【請求項２２】 前記電流駆動型信号を受信する電流駆
動型回路は複数であり、前記終端回路接続手段は該複数
の電流駆動型回路における各終端回路をそれぞれ接続す
るようにしたことを特徴とする請求項１７の電流駆動型
回路の終端制御装置。 - 【請求項２３】 前記終端回路は、抵抗手段および容量
手段を具備し、該終端回路を接続することで前記電流駆
動型信号を受信する電流駆動型回路における該電流駆動
型信号の振幅を所定の範囲に規定するようにしたことを
特徴とする請求項１７の電流駆動型回路の終端制御装
置。 - 【請求項２４】 前記抵抗手段は、第１の抵抗手段およ
び第２の抵抗手段を具備し、該第１の抵抗手段の一端は
前記双方向バスに接続され、該第１の抵抗手段の他端は
前記第２の抵抗手段の一端および前記容量手段の一端に
接続され、そして、該第２の抵抗手段の他端および該容
量手段の他端は前記終端回路接続手段または前記終端回
路切離手段を介して電源線に接続されていることを特徴
とする請求項２３の電流駆動型回路の終端制御装置。 - 【請求項２５】 電流駆動型の信号の受け渡しを双方向
にて行う電流駆動型回路の終端制御装置であって、 前記電流駆動型信号の受け渡しを双方向にて行う双方向
バスと、 該双方向バスの一端に接続された第１の電流駆動型回路
と、 該第１の電流駆動型回路に設けられた第１の終端回路
と、 前記双方向バスの他端に接続された第２の電流駆動型回
路と、 該第２の電流駆動型回路に設けられた第２の終端回路
と、 前記第１の電流駆動型回路および前記第２の電流駆動型
回路の間において、前記双方向バスに接続された複数の
第３の電流駆動型回路と、 前記電流駆動型信号を送信する電流駆動型回路から該電
流駆動型信号を受信する電流駆動型回路へ向かう方向
が，前記第１の電流駆動型回路から前記第２の電流駆動
型回路に向かう方向に一致する場合，前記第２の終端回
路を接続すると共に，前記第１の終端回路を切り離すよ
うに制御する第１の終端回路制御手段と、 前記電流駆動型信号を送信する電流駆動型回路から該電
流駆動型信号を受信する電流駆動型回路へ向かう方向
が，前記第２の電流駆動型回路から前記第１の電流駆動
型回路に向かう方向に一致する場合，前記第１の終端回
路を接続すると共に，前記第２の終端回路を切り離すよ
うに制御する第２の終端回路制御手段とを具備すること
を特徴とする電流駆動型回路の終端制御装置。 - 【請求項２６】 前記電流駆動型信号はＥＣＬ信号であ
り、且つ、前記電流駆動型回路はＥＣＬ回路であること
を特徴とする請求項２５の電流駆動型回路の終端制御装
置。 - 【請求項２７】 前記電流駆動型信号はＰＣＭＬ信号で
あることを特徴とする請求項２５の電流駆動型回路の終
端制御装置。 - 【請求項２８】 前記第１および第２の終端回路制御手
段は、それぞれトランジスタを具備している請求項２５
の電流駆動型回路の終端制御装置。 - 【請求項２９】 前記終端回路は、抵抗手段および容量
手段を具備し、該終端回路を接続することで前記電流駆
動型信号を受信する電流駆動型回路における該電流駆動
型信号の振幅を所定の範囲に規定するようにしたことを
特徴とする請求項２５の電流駆動型回路の終端制御装
置。 - 【請求項３０】 前記抵抗手段は、第１の抵抗手段およ
び第２の抵抗手段を具備し、該第１の抵抗手段の一端は
前記双方向バスに接続され、該第１の抵抗手段の他端は
前記第２の抵抗手段の一端および前記容量手段の一端に
接続され、そして、該第２の抵抗手段の他端および該容
量手段の他端は前記終端回路接続手段または前記終端回
路切離手段を介して電源線に接続されていることを特徴
とする請求項２９の電流駆動型回路の終端制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6172433A JPH07135513A (ja) | 1993-09-17 | 1994-07-25 | 電流駆動型回路の終端制御方法および装置 |
| US08/298,047 US5523703A (en) | 1993-09-17 | 1994-08-30 | Method and apparatus for controlling termination of current driven circuits |
| GB9417506A GB2282035B (en) | 1993-09-17 | 1994-08-31 | Method of and apparatus for controlling termination of current driven circuits |
| DE4433143A DE4433143C2 (de) | 1993-09-17 | 1994-09-16 | Verfahren und Vorrichtung zum Steuern des Abschlusses stromgetriebener Schaltungen |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23166193 | 1993-09-17 | ||
| JP5-231661 | 1993-09-17 | ||
| JP6172433A JPH07135513A (ja) | 1993-09-17 | 1994-07-25 | 電流駆動型回路の終端制御方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07135513A true JPH07135513A (ja) | 1995-05-23 |
Family
ID=26494788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6172433A Withdrawn JPH07135513A (ja) | 1993-09-17 | 1994-07-25 | 電流駆動型回路の終端制御方法および装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5523703A (ja) |
| JP (1) | JPH07135513A (ja) |
| DE (1) | DE4433143C2 (ja) |
| GB (1) | GB2282035B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07107020A (ja) * | 1993-10-07 | 1995-04-21 | Nec Corp | 送受信装置 |
| JP2003091703A (ja) * | 2001-09-14 | 2003-03-28 | Toshiba Corp | カード装置 |
| US6917546B2 (en) | 2001-08-24 | 2005-07-12 | Elpida Memory, Inc. | Memory device and memory system |
| US6970369B2 (en) | 2001-09-06 | 2005-11-29 | Elpida Memory, Inc. | Memory device |
| JP2009225138A (ja) * | 2008-03-17 | 2009-10-01 | Nippon Soken Inc | 受信装置 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5587824A (en) * | 1991-07-26 | 1996-12-24 | Cybex Computer Products Corporation | Open collector communications link |
| US6137524A (en) * | 1995-10-30 | 2000-10-24 | Zekko Corporation | Transmitter and receiver circuits for transmission of voice, data and video signals for extended distances |
| US6037798A (en) * | 1996-05-08 | 2000-03-14 | Telefonaktiebolaget Lm Ericsson | Line receiver circuit having termination impedances with transmission gates connected in parallel |
| DE19618527A1 (de) * | 1996-05-08 | 1998-12-24 | Ericsson Telefon Ab L M | Leitungsempfängerschaltkreis |
| US5731711A (en) * | 1996-06-26 | 1998-03-24 | Lucent Technologies Inc. | Integrated circuit chip with adaptive input-output port |
| US5781029A (en) * | 1996-09-03 | 1998-07-14 | Ast Research, Inc. | Broadband matching technique for high speed logic and high resolution video signals |
| US6014037A (en) * | 1997-03-27 | 2000-01-11 | Lucent Technologies Inc. | Method and component arrangement for enhancing signal integrity |
| US6184714B1 (en) * | 1998-02-25 | 2001-02-06 | Vanguard International Semiconductor Corporation | Multiple-bit, current mode data bus |
| DE19840086A1 (de) * | 1998-09-03 | 2000-03-09 | Philips Corp Intellectual Pty | Schaltungsanordnung zur BIAS Einstellung von Buspegeln |
| US6198307B1 (en) * | 1998-10-26 | 2001-03-06 | Rambus Inc. | Output driver circuit with well-controlled output impedance |
| GB0003707D0 (en) * | 2000-02-17 | 2000-04-05 | Univ Nottingham Trent | Serial communication system |
| US6545875B1 (en) * | 2000-05-10 | 2003-04-08 | Rambus, Inc. | Multiple channel modules and bus systems using same |
| US6424200B1 (en) * | 2000-06-12 | 2002-07-23 | Lsi Logic Corporation | Termination impedance trimming circuit |
| US6687780B1 (en) * | 2000-11-02 | 2004-02-03 | Rambus Inc. | Expandable slave device system |
| US6459277B1 (en) * | 2000-12-01 | 2002-10-01 | Koninklijke Philips Electronics N.V. | Line impedance calibration using actual impedance determination |
| DE10130156B4 (de) * | 2001-06-22 | 2013-08-08 | Qimonda Ag | Verfahren und System zur bidirektionalen Signalübertragung |
| US7200186B2 (en) * | 2002-03-14 | 2007-04-03 | Intel Corporation | Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link |
| US7170949B2 (en) | 2002-03-14 | 2007-01-30 | Intel Corporation | Methods and apparatus for signaling on a differential link |
| US20040153611A1 (en) * | 2003-02-04 | 2004-08-05 | Sujat Jamil | Methods and apparatus for detecting an address conflict |
| US7287126B2 (en) * | 2003-07-30 | 2007-10-23 | Intel Corporation | Methods and apparatus for maintaining cache coherency |
| JP2006343146A (ja) * | 2005-06-07 | 2006-12-21 | Advantest Corp | 試験装置 |
| US7439760B2 (en) | 2005-12-19 | 2008-10-21 | Rambus Inc. | Configurable on-die termination |
| US8396164B2 (en) * | 2008-03-17 | 2013-03-12 | Denso Corporation | Receiving device including impedance control circuit and semiconductor device including impedance control circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DK143627C (da) * | 1978-10-30 | 1982-02-15 | Rovsing A S | Koblingskreds til overfoering af datasignaler med stor hastighed |
| US4419592A (en) * | 1980-07-21 | 1983-12-06 | International Business Machines Corporation | Bidirection data switch sequencing circuit |
| JPS5892139A (ja) * | 1981-11-27 | 1983-06-01 | Nec Corp | Ｅｃｌ終端回路 |
| CA1241084A (en) * | 1985-06-10 | 1988-08-23 | Terry O. Wilson | Bidirectional bus arrangement for a digital communication system |
| US4713827A (en) * | 1986-11-10 | 1987-12-15 | Ncr Corporation | Terminator for a cmos transceiver device |
| US4982115A (en) * | 1989-02-02 | 1991-01-01 | Rockwell International Corporation | Digital signal direction detection circuit |
| TW198778B (ja) * | 1991-04-29 | 1993-01-21 | Philips Nv |
-
1994
- 1994-07-25 JP JP6172433A patent/JPH07135513A/ja not_active Withdrawn
- 1994-08-30 US US08/298,047 patent/US5523703A/en not_active Expired - Fee Related
- 1994-08-31 GB GB9417506A patent/GB2282035B/en not_active Expired - Fee Related
- 1994-09-16 DE DE4433143A patent/DE4433143C2/de not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07107020A (ja) * | 1993-10-07 | 1995-04-21 | Nec Corp | 送受信装置 |
| US6917546B2 (en) | 2001-08-24 | 2005-07-12 | Elpida Memory, Inc. | Memory device and memory system |
| US6970369B2 (en) | 2001-09-06 | 2005-11-29 | Elpida Memory, Inc. | Memory device |
| JP2003091703A (ja) * | 2001-09-14 | 2003-03-28 | Toshiba Corp | カード装置 |
| JP2009225138A (ja) * | 2008-03-17 | 2009-10-01 | Nippon Soken Inc | 受信装置 |
| JP4567762B2 (ja) * | 2008-03-17 | 2010-10-20 | 株式会社日本自動車部品総合研究所 | 受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2282035B (en) | 1998-02-04 |
| GB9417506D0 (en) | 1994-10-19 |
| DE4433143C2 (de) | 1996-06-05 |
| DE4433143A1 (de) | 1995-03-23 |
| GB2282035A (en) | 1995-03-22 |
| US5523703A (en) | 1996-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07135513A (ja) | 電流駆動型回路の終端制御方法および装置 | |
| KR100464467B1 (ko) | 서로다른전송률들을이용하는통신버스 | |
| US5243623A (en) | Switchable multi-mode transceiver interface device | |
| KR100356074B1 (ko) | 저 소비전력으로 2진 논리신호를 전송하는 인터페이스 회로 및 방법 | |
| US5778204A (en) | High-speed dominant mode bus for differential signals | |
| KR100272671B1 (ko) | 데이터 트랜시버 및 그것을 갖는 버스 인터페이스 | |
| US4527079A (en) | Integrated circuit device accepting inputs and providing outputs at the levels of different logic families | |
| US4703198A (en) | Bi-directional data transfer circuit that is directionally responsive to the impedance condition of an associated input/output port of a microcomputer | |
| EP0540449B1 (en) | High speed bus transceiver with fault tolerant design for hot pluggable applications | |
| EP0475711B1 (en) | System for transferring data between IC chips | |
| US6700823B1 (en) | Programmable common mode termination for input/output circuits | |
| US5740201A (en) | Dual differential and binary data transmission arrangement | |
| US5311081A (en) | Data bus using open drain drivers and differential receivers together with distributed termination impedances | |
| EP0689743B1 (en) | Bus transceiver with binary data transmission mode and ternary control transmission mode | |
| EP0289560B1 (en) | Terminator for a transceiver device | |
| JP4206731B2 (ja) | 送受信装置及びそれを備えた高速動作インタフェースシステム | |
| US20020172271A1 (en) | Transceiver | |
| US20050185665A1 (en) | Management method for a bidirectional and simultaneous exchange of digital signals and a corresponding interface for a bidirectional and simultaneous communication | |
| US6051989A (en) | Active termination of a conductor for bi-directional signal transmission | |
| US4994690A (en) | Split level bus | |
| US6229335B1 (en) | Input/output buffer capable of supporting a multiple of transmission logic buses | |
| EP1410589B1 (en) | Transmitter with active differential termination | |
| US5142168A (en) | Emitter-coupled logic balanced signal transmission circuit | |
| US20040201401A1 (en) | Bi-directional impedance matching circuit | |
| KR100529454B1 (ko) | 신호 전송 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |