JPH07107020A - 送受信装置 - Google Patents

送受信装置

Info

Publication number
JPH07107020A
JPH07107020A JP25125893A JP25125893A JPH07107020A JP H07107020 A JPH07107020 A JP H07107020A JP 25125893 A JP25125893 A JP 25125893A JP 25125893 A JP25125893 A JP 25125893A JP H07107020 A JPH07107020 A JP H07107020A
Authority
JP
Japan
Prior art keywords
transmission
transmission line
circuit
signal
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25125893A
Other languages
English (en)
Inventor
Hideaki Kobayashi
小林  秀章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25125893A priority Critical patent/JPH07107020A/ja
Publication of JPH07107020A publication Critical patent/JPH07107020A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 (修正有) 【目的】双方向伝送路に使用される送受信装置におい
て、一方の送受信装置が送信状態の場合には、他方の送
受信装置を受信終端状態に設定することにより、伝送特
性の劣化を防止する。 【構成】双方向の伝送路14の両端に相対向して接続さ
れる一対の送受信装置の入力端に所定の信号101/1
04が入力され、出力端が伝送路の一端に接続されて、
制御信号102/105を介して、送信信号を出力する
送信回路11a/11bと、入力端が伝送路の一端に接
続され、伝送路を経由して入力される信号を受けて信号
100/103を出力する受信回路10a/10bと、
伝送路の一端と終端電圧源VTTとの間に直列に挿入接続
され、制御信号を介して開閉制御されるスイッチ12a
/12bならびに終端抵抗13a/13bとを備えて構
成されており、制御信号により、一方の送受信装置が送
信状態に設定される時点においては、他方の送受信装置
は常に受信終端状態に設定される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は送受信装置に関し、特に
双方向の伝送路の両端末に配置される送受信装置に関す
る。
【0002】
【従来の技術】従来、双方向の伝送路の端末として使用
される送受信装置においては、図3に示されるように、
前記伝送路34の終端にはそれぞれ受信回路31aおよ
び31bと、送信回路32aおよび32bが接続されて
おり、これらの終端の何れか一方に終端抵抗33を接続
して使用するか、または、図4に示されるように、前記
伝送路44の終端には、上記と同様に受信回路41aお
よび41bと、送信回路42aおよび42bが接続され
ており、これらの終端の双方共に、それぞれ終端抵抗4
3aおよび43bを固定的に接続して使用しているのが
通例である。
【0003】図3に示される一方の終端のみに終端抵抗
を接続する方式の場合には、当該終端抵抗を接続する仕
方として、伝送路34の受信側終端に終端抵抗を接続す
る場合と、送信側終端に当該終端抵抗を接続する場合の
二通りの方法がある。この内、受信側に終端抵抗を接続
する場合には、図3において、紙面向って右側を受信側
として、送信側から出力された信号は、そのままの電圧
・電流で伝送路34を経由して受信側の終端抵抗33に
おいて消費される。また、送信側に終端抵抗を接続する
場合には、図3において、紙面向って右側を送信側とし
て、送信側から出力された信号は、伝送路34の特性イ
ンピーダンスと終端抵抗33の抵抗値により分割され
る。通常、伝送路34の特性インピーダンスと終端抵抗
33の抵抗値は等しい値に設定されているために、出力
信号の半分の電圧が終端抵抗33により消費され、残り
の半分の電圧が伝送路34に入力される。この場合に
は、受信側には終端抵抗が接続されていないために、受
信側に伝送されてきた信号は全て反射されて送信側に伝
送される。この時、受信側においては、入力信号の電圧
と反射信号の電圧とが加算された電圧が発生するが、入
力信号と反射信号の電圧値は等しく、また入力信号の電
圧は送信出力の半分の電圧であるために、受信側におい
ては送信出力と同じ電圧が受信される。一方、受信側に
おいて反射された信号は伝送路34を経由して送信側に
伝送され、送信側の終端抵抗33において消費される。
また、送信側においては、信号出力時においては出力信
号の半分の電圧しかないが、受信側において反射された
信号が送信側に戻ってきた時点においては送信出力信号
の電圧となる。
【0004】図4に示される両終端に終端抵抗を接続す
る方式の場合には、当該終端抵抗43aおよび43bの
抵抗値としては、伝送路44の特性インピーダンスの2
倍の抵抗値が用いられる。この方式においては、送信と
受信とが入れ替わっても終端条件は変わらない。送信側
において出力された信号は、その1/3は終端抵抗43
aにおいて消費され、残りの2/3は伝送路44を経由
して受信側に伝送される。受信側においては、伝送路4
4を経由して伝送されてきた信号の1/3が終端抵抗4
3bにおいて消費され、残りの2/3は反射されて送信
側に戻る。受信側においては、伝送路44を経由して伝
送されてきた信号電圧と反射信号電圧とが加算された電
圧が発生するために、送信電圧の10/6倍の電圧が発
生する。受信側において反射されて戻ってくる信号(送
信出力の4/9)は、その1/3が送信側の終端抵抗4
3aにおいて消費され、残りの2/3は反射されて受信
側に伝送されてゆく。従って、両端において終端抵抗を
付加する方式の場合には、完全なインピーダンス整合を
とることができない。
【0005】また、他方において、伝送路の切替可能な
終端装置については、従来、下記の各装置が提案されて
いる。
【0006】第1の提案(終端抵抗回路:特開平2−2
05112号公報)は、図5に示されるように、第1の
伝送線路51および第2の伝送線路52に対応して、2
組の接点53および第1の伝送線路51、第2の伝送線
路52の一部を含む連動スイッチ54と、接点56およ
び終端抵抗Rを含む補助スイッチ55とを備えて構成さ
れる。入力信号を遅延させずに出力させる場合には、連
動スイッチ54において接点53としてA−a側を選択
し、第1の伝送線路51は第2の伝送線路52を介して
導通状態に設定される。この場合には、補助スイッチ5
4における接点55は閉じており、不導通側の第2の伝
送線路52は、終端抵抗Rを介して接地点に終端され、
選択されて導通状態にある第1および第2の伝送線路か
らの信号の漏れ、あるいは不導通状態にある伝送線路か
らの反射による影響が除去されている。また、入力信号
を遅延させて出力させる場合には、連動スイッチ54に
おいて接点53としてB−b側を選択し、第1の伝送線
路51は線路長が長い方の第2の伝送線路52を介して
導通状態に設定される。この場合には、補助スイッチ5
4における接点55は開いており、終端抵抗Rは、第2
の伝送線路52に対してオフの状態となる。このように
して、接点の切替動作後において、不導通状態にある第
2の伝送線賂を、所定のインピーダンスに終端すること
ができる構成とすることにより、切替動作後に、不導通
状態にある第2の伝送線路側に対する信号の漏れまたは
反射に起因する信号劣化を低減させ、安定した伝送周波
数特性が得られるものとしている。
【0007】第2の提案(自動終端回路:特開昭63−
74313号公報)は、図6に示されるように、伝送路
67に対応して、出力部62およびピーク値検出回路6
3を含む出力回路61と、切り替え手段64と、スイッ
チ65と、抵抗66とを備えて構成されている。図6に
おいて、出力端が伝送路67に接続されている出力部6
2の出力信号は、分岐されてピーク値検出回路63にも
入力されるように回路形成されており、伝送路67の他
端の開放時においては、出力部62の出力端における出
力パルス信号のピーク値がピーク値検出回路63におい
て検出され、これを受けてピーク値検出回路63から出
力される検出信号により、切り替え手段64を介してス
イッチ65が「接」の状態となり、伝送路67の終端
は、自動的に抵抗66を介して接地点に抵抗終端され
る。また、伝送路67の他端に、リアクタンスを含む抵
抗を介して受信する装置が接続される状態においては、
スイッチ65は「断」の状態となり、これにより、伝送
路67の終端における、抵抗66による抵抗終端は自動
的に解除される。これにより、伝送路の他端の開放時に
おける信号電圧上昇に起因する、出力部62を含む伝送
装置において使用されているトランジスタ等の部品劣化
が防止されるものとしている。
【0008】第3の提案(終端抵抗回路:特開平3−4
9440号公報)は、図7に示されるように、伝送路L
を構成する信号線L1 およびL2 に対応して、切替スイ
ッチ52および抵抗R1 〜R6 を含む可変終端抵抗ブロ
ック51と、差動増幅器54により形成される信号検出
ブロック53と、インバータI1 およびI2 、ダイオー
ドD1 および時間設定回路56を含むタイマ・ブロック
55とを備えて構成されている。本提案においては、抵
抗R1 〜R6 により構成される伝送路Lの終端回路の終
端抵抗値は、切替スイッチ72がオンの時には、伝送路
Lに対して正規の終端抵抗値をもつように作用し、また
切替スイッチ72のオン・オフに関係なく、無信号時の
信号線L1 およびL2 に対して一定の電位が供給される
ように設定されている。伝送線路L上の信号の有無は信
号検知ブロック73において検知され、これを受けて、
タイマ・ブロック75を介して切替スイッチ72のオン
・オフが制御されている。電源投入時、または伝送路L
の無信号状態が所定時間継続される状態においては、切
替スイッチ72はオフとなって、可変終端抵抗ブロック
71の消費電力は抵抗R1 〜R3 による分のみとなり、
また伝送路L上に所定の信号が印加された場合には、切
替スイッチ72はオンとなって、終端抵抗値は伝送路L
に対して正規の値が保持される。これにより、伝送路上
の信号を検知することにより、実使用の上で伝送路の伝
達特性を損なうことなく、終端抵抗による電力消費量を
削減することができるものとしている。
【0009】第4の提案(データ伝送システム:特開昭
63−125031号公報)は、図8に示されるよう
に、伝送路85に対応して、当該伝送路85の両端には
終端抵抗82がそれぞれ接続されており、また伝送路8
5には、バス接続コネクタを介して複数のデータ伝送装
置81が接続されている。また、これらの各データ伝送
装置81に対応して、スイッチ84および終端抵抗82
の代替となる代替抵抗83が接続されている。伝送路8
5において断線等の異常事態が発生した場合には、当該
異常箇所に近接するデータ伝送装置81による制御作用
を介して対応するスイッチ84がオンとなり、終端抵抗
82が切離されて、代わりに代替抵抗83が終端抵抗と
して伝送路85に接続される。これにより、伝送路85
の異常時においても反射による波形歪の影響を最小限に
とどめることが可能となり、データ伝送システムの被害
の波及を未然に防止できるものとしている。
【0010】
【発明が解決しようとする課題】上述した従来の終端切
替装置または終端装置等が適用される伝送路について、
前述の図3および図4に示される双方向伝送路について
の動作説明は、伝送路の特性インピーダンスの乱れが無
くて内部抵抗が0Ωであり、且つ内部容量成分とリアク
タンス成分も零であり、また受信側回路の入力抵抗が無
限大であるという仮想条件下においての動作である。し
かし、実回路上においては、カード基板上において、マ
イクロストリップ・ラインにより伝送路が形成されるこ
とが多く、特性インピーダンスの乱れおよび内部抵抗・
容量・インダクタンス成分等を無視することはできなく
なっている。
【0011】この双方向伝送路の場合においては、伝送
路の終端方法としては、送信回路に終端抵抗を付加する
送信側終端と、受信回路に終端抵抗を付加する受信側終
端の二つの方法がある。前者の送信側終端の場合におい
ては、伝送路に電流を流さないために、伝送路の持つイ
ンピーダンスによる減衰がない。しかし、受信側におい
て、信号が全て反射して送信側に戻ってくるために、伝
送路のインピーダンス整合がとれていない箇所において
伝送信号波形に乱れを生じたり、または送信側において
受信側からの反射波が再反射されることがあり、信号伝
送が不可能になることがなるという欠点がある。また、
後者の受信側終端の場合においては、伝送路に電流を流
すために、伝送路の内部抵抗に応じた電力損失が発生す
るが、受信側において信号が吸収されて反射が発生しな
いために、前記送信側終端の場合に比較して、伝送路の
特性インピーダンスの乱れの影響を受け難いという利点
がある。従って、通常の伝送路の終端方法としては、こ
の受信側終端が使用されている。
【0012】しかしながら、一般に伝送路における信号
方向の切替えは、ディジタル信号の高速化に伴ない、T
TL信号からECL信号に代表される電流レベルのイン
タフェースに移行しており、パス接続を電流レベルにて
行う場合に使用されている。従って、従来の双方向伝送
路における終端方法では、信号方向により終端条件が変
わり、或はまた完全に伝送路の終端をとり得なくなると
いう欠点がある。
【0013】また、前述の第1乃至第4の提案について
は、それぞれの特徴はあるものの、これらの提案は、全
て一方向に信号を伝送する単方向伝送路に適用される各
種終端装置であり、双方向伝送路に適用される終端装置
としては機能し得ないという欠点がある。
【0014】
【課題を解決するための手段】第1の発明の送受信装置
は、双方向の伝送路の両端に、当該伝送路を挟んで相対
向して接続される一対の送受信装置として、入力端にそ
れぞれ個別に信号Si(i=1、2、3、…………、
N)が入力され、出力端が前記伝送路の一端に共通接続
されて、所定の制御信号Ci (i=1、2、3、………
…、N)を介して、それぞれ前記伝送路に対し個別に送
信信号を出力するN個の送信回路と、入力端が前記伝送
路の一端に共通接続され、前記伝送路を経由して入力さ
れる信号をそれぞれ個別に受信して出力するN個の受信
回路と、前記伝送路の一端と所定の終端電圧源との間に
接続され、前記制御信号Ci に含まれる制御信号を介し
て、前記N個の送信回路に含まれる任意の送信回路が送
信状態にある時点においては開回路状態となり、前記制
御信号Ci を介して、前記N個の送信回路が全て送信停
止状態にある時点においては、前記伝送路に対する終端
抵抗素子として機能する終端回路とを少なくとも備えて
構成される。
【0015】なお、前記終端回路は、前記制御信号Ci
により、それぞれ個別に開閉制御され、且つ相互に縦続
接続されるN個の切替回路と、前記伝送路に対する終端
抵抗素子との直列接続回路により形成してもよい。
【0016】また、第2の発明の送受送受信装置は、双
方向の伝送路の両端に、当該伝送路を挟んで相対向して
接続される一対の送受信装置として、入力端に所定の信
号が入力され、出力端が前記伝送路の一端に接続され
て、所定の制御信号を介して、前記伝送路に対し送信信
号を出力する送信回路と、入力端が前記伝送路の一端に
接続され、前記伝送路を経由して入力される信号を受信
して出力する受信回路と、前記伝送路の一端と所定の終
端電圧源との間に直列に挿入接続される、前記制御信号
を介して開閉制御される切替回路ならびに前記伝送路に
対する終端抵抗素子とを少なくとも備えて構成され、前
記制御信号による制御作用を介して、前記伝送路の一端
に接続される送受信装置が送信状態に設定される時点に
おいては、当該伝送路の他端に接続される送受信装置
は、常に受信終端状態に設定されることを特徴してい
る。
【0017】
【実施例】次に、本発明について図面を参照して説明す
る。
【0018】図1は本発明の第1の実施例が適用される
伝送路を示すブロック図である。図1に示されるよう
に、本実施例は、伝送路14に対応して、当該伝送路1
4の一方の側においては、受信回路10aと、送信回路
11aと、スイッチ12aおよび終端抵抗13aを含む
終端回路部とを備えて構成され、また当該伝送路14の
他方の側においては、受信回路10bと、送信回路11
bと、スイッチ12bおよび終端抵抗13bを含む終端
回路部とを備えて構成される。スイッチ12aおよび1
2bは、それぞれPMOSトランジスタにより形成され
ており、それぞれ送信回路11aおよび11bに対する
制御信号102および105が、対応するスイッチ12
aおよび12bのPMOSトランジスタのゲートに入力
されている。
【0019】図1において、紙面向って左側の送受信装
置が受信状態にあり、紙面向って右側の送受信装置が送
信状態にある場合には、送信回路11aの動作を制御す
る制御信号102は“L”レベルにて入力され、これに
より送信回路11aの動作は停止され、同時にスイッチ
12aのPMOSトランジスタもオンの状態となり、伝
送路14は、終端抵抗12aを介して終端電圧VTTに接
続される。他方、伝送路14の相対応する送受信装置に
おいては、送信回路11bの動作を制御する制御信号1
05は“H”レベルにて入力され、これにより送信回路
11bは動作状態に設定され、同時にスイッチ12bの
PMOSトランジスタもオフの状態となり、伝送路14
は、終端抵抗12aから切り離された状態になる。この
状態においては、信号104は送信回路11bにより伝
送路14に送信出力され、伝送路14を経由して受信回
路10aにおいて受信され、信号100が出力される。
【0020】この場合においては、外部において、伝送
路14内において、送信回路が二つ以上同時に動作する
ことがないように、所定の制御作用が行われる。この制
御方法としては、幾つかの方法があるが、ここにおいて
は、以下に、二つの例について説明する。
【0021】第1の方法は、一つの制御回路により、全
ての送受信装置における送信回路および受信回路を制御
し、伝送路全体を統括制御する方法である。なお、この
方法においては、送信方向の切替え時には、送信信号の
衝突を避けるために、伝送路の遅延時間以上の時間の
間、全ての送受信装置は受信状態に設定される。なお、
この方法は、伝送路の線路長が比較的に短かく、当該伝
送路を集中的に管理することができる場合に有効であ
る。
【0022】第2の方法としては、伝送路全体に対応す
る一つの伝送路監視装置を設けるとともに、それぞれの
送受信装置において個別に制御回路を設ける方法であ
る。伝送路に対して信号を出力したい時には、当該送受
信装置に設けられている制御回路より、前記伝送路監視
装置に対して伝送路使用要求信号が送出され、伝送路監
視装置からの伝送路使用許可信号を受けた時点から信号
出力が開始される。そして、前記送受信装置において信
号出力が終了した時点において、前記制御回路より伝送
路監視装置に対し伝送路開放信号が送出される。この場
合、伝送路監視装置においては、伝送路に二つ以上の送
信回路が存在しないように、優先順位に応じて各制御回
路からの伝送路使用要求信号が受理される。なお、この
方法は、伝送路が比較的に長い場合、または系全体が分
散処理されている場合に適用されて有効な方法である。
【0023】上記を含む方法のそれぞれの場合に応じ
て、本実施例においては、伝送路は、送信側においては
終端抵抗が自動的に切離され、また受信側においては自
動的に終端抵抗を介して終端電圧に接続されるように制
御される。従って、伝送路内における送受信装置におい
ては、受信時においては、常に受信側終端状態が正常に
維持されており、これにより信号が乱れることなく伝送
される。
【0024】図2は、本発明の第2の実施例が適用され
る伝送路を示すブロック図であり、一つの伝送路に複数
の送受信装置を接続した場合を示している。図2に示さ
れるように、本実施例は、伝送路30に対応して、当該
伝送路30の一方の側においては、受信回路20a、2
2aおよび24aを含む複数の送信回路と、送信回路2
1a、23aおよび25aを含む複数の送信回路と、ス
イッチ26a、27a、28aおよび終端抵抗29aを
含む終端回路部とを備えて構成され、また当該伝送路3
0の他方の側においては、受信回路20b、22bおよ
び24bを含む受信回路と、送信回路21b、23bお
よび25bを含む送信回路と、スイッチ26b、27
b、28bおよび終端抵抗29bを含む終端回路部とを
備えて構成される。スイッチ26a、27a、28a、
26b、27bおよび28bは、第1の実施例の場合と
同様に、それぞれPMOSトランジスタにより形成され
ている。
【0025】本実施例においては、上述のように、前記
終端回路部は、伝送路の両端に接続される送受信装置に
対して一つづつ設けられており、それぞれの送受信装置
に含まれる三つの各送受信回路により共通制御される。
例えば、紙面向って左側の送受信装置において、制御信
号202、205および208が全て“L”レベルとな
り、各送受信回路が全て受信状態になった状態において
は、スイッチ26a、27aおよび28aは全て導通状
態となり、伝送路30は、終端抵抗29aを介して終端
電圧VTTに接続される。また、制御信号202が“H”
レベルとなり、送受信回路の内の送信回路21aのみが
送信状態になった時には、当該送信回路21aに対応す
るスイッチ28aが非導通状態となり、終端抵抗29a
は伝送路30から切離される。なお、この場合には、相
対応する他方の送受信装置においては、“L”レベルの
制御信号211、214および217を介して、送信回
路21b、23bおよび25bは全て停止され、伝送路
30は終端抵抗29bを介して終端電圧VTTに接続され
て受信側終端に設定される。即ち、送受信回路内に送信
状態の送信回路が存在する場合には、それが一つであっ
ても、相手側の送受信装置においては、制御信号を介し
て送信回路が停止され、受信側終端に設定される。ま
た、場合によっては、全ての送受信回路が受信状態に設
定される場合もあるが、この場合においては、伝送路3
0の両端において、それぞれ受信側終端に設定される。
しかし、伝送路30は、それぞれ終端抵抗29aおよび
29bを介して、終端電圧VTTに接続されているため
に、伝送路30内においては終端電圧VTTと同じレベル
になるが、これにより、伝送路30がフローティング状
態になるとか、またはその他の不都合な状態になるとい
うことはない。
【0026】
【発明の効果】以上説明したように、本発明は、双方向
の伝送路に使用される送受信装置に適用されて、前記双
方向伝送路における信号方向の如何に関せず、所定の制
御信号を介して、一方の送受信装置が送信状態に設定さ
れる場合には、他方の相対応する送受信装置は必らず受
信終端状態に設定され、これにより伝送路におけるイン
ピーダンスの乱れによる信号伝送特性の劣化が未然に排
除されるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例および適用される伝送路
を含むブロック図である。
【図2】本発明の第2の実施例および適用される伝送路
を含むブロック図である。
【図3】従来例および適用される伝送路を含むブロック
図である。
【図4】他の従来例および適用される伝送路を含むブロ
ック図である。
【図5】従来の切替装置を示す回路図である。
【図6】従来の自動終端装置を示すブロック図である。
【図7】従来の終端抵抗回路を示す回路図である。
【図8】従来のデータ伝送システムを示すブロック図で
ある。
【符号の説明】
10a、10b、20a、20b、22a、22b、2
4a、24b、31a、31b、41a、41b 受
信回路 11a、11b、21a、21b、23a、23b、2
5a、25b、32a、32b、42a、42b 送
信回路 12a、12b、26a、26b、27a、27b、2
8a、28b、65、84 スイッチ 13a、13b、29a、29b、33、43a、43
b、82 終端抵抗 14、30、34、44、、67、85 伝送路 51 第1の伝送線路 52 第2の伝送線路 53、56 接点 54 連動スイッチ 55 補助スイッチ 61 出力回路 62 出力部 63 ピーク値検出回路 64 切り替え手段 66 抵抗 71 可変終端抵抗ブロック 72 切替スイッチ 73 信号検出ブロック 74 差動増幅器 75 タイマ・ブロック 76 時間設定回路 81 データ伝送装置 83 代替抵抗

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 双方向の伝送路の両端に、当該伝送路を
    挟んで相対向して接続される一対の送受信装置として、 入力端にそれぞれ個別に信号Si (i=1、2、3、…
    ………、N)が入力され、出力端が前記伝送路の一端に
    共通接続されて、所定の制御信号Ci (i=1、2、
    3、…………、N)を介して、それぞれ前記伝送路に対
    し個別に送信信号を出力するN個の送信回路と、 入力端が前記伝送路の一端に共通接続され、前記伝送路
    を経由して入力される信号をそれぞれ個別に受信して出
    力するN個の受信回路と、 前記伝送路の一端と所定の終端電圧源との間に接続さ
    れ、前記制御信号Ci に含まれる制御信号を介して、前
    記N個の送信回路に含まれる任意の送信回路が送信状態
    にある時点においては開回路状態となり、前記制御信号
    i を介して、前記N個の送信回路が全て送信停止状態
    にある時点においては、前記伝送路に対する終端抵抗素
    子として機能する終端回路と、 を少なくとも備えて構成されることを特徴とする送受信
    装置。
  2. 【請求項2】 前記終端回路が、前記制御信号Ci によ
    り、それぞれ個別に開閉制御され、且つ相互に縦続接続
    されるN個の切替回路と、前記伝送路に対する終端抵抗
    素子との直列接続回路により形成される請求項1記載の
    送受信装置。
  3. 【請求項3】 双方向の伝送路の両端に、当該伝送路を
    挟んで相対向して接続される一対の送受信装置として、 入力端に所定の信号が入力され、出力端が前記伝送路の
    一端に接続されて、所定の制御信号を介して、前記伝送
    路に対し送信信号を出力する送信回路と、 入力端が前記伝送路の一端に接続され、前記伝送路を経
    由して入力される信号を受信して出力する受信回路と、 前記伝送路の一端と所定の終端電圧源との間に直列に挿
    入接続される、前記制御信号を介して開閉制御される切
    替回路ならびに前記伝送路に対する終端抵抗素子と、 を少なくとも備えて構成され、前記制御信号による制御
    作用を介して、前記伝送路の一端に接続される送受信装
    置が送信状態に設定される時点においては、当該伝送路
    の他端に接続される送受信装置は、常に受信終端状態に
    設定されることを特徴とする送受信装置。
JP25125893A 1993-10-07 1993-10-07 送受信装置 Pending JPH07107020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25125893A JPH07107020A (ja) 1993-10-07 1993-10-07 送受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25125893A JPH07107020A (ja) 1993-10-07 1993-10-07 送受信装置

Publications (1)

Publication Number Publication Date
JPH07107020A true JPH07107020A (ja) 1995-04-21

Family

ID=17220104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25125893A Pending JPH07107020A (ja) 1993-10-07 1993-10-07 送受信装置

Country Status (1)

Country Link
JP (1) JPH07107020A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006074431A (ja) * 2004-09-02 2006-03-16 Techno Soft Systemnics:Kk ネットワークノード、ネットワークシステムおよびネットワークノードにおける終端抵抗設定方法
DE102009019440A1 (de) 2008-05-08 2009-11-12 Nippon Soken, Inc., Nishio-shi Signalübertragungsschaltung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5880935A (ja) * 1981-11-06 1983-05-16 Nec Corp インピ−ダンス切替回路
JPH07135513A (ja) * 1993-09-17 1995-05-23 Fujitsu Ltd 電流駆動型回路の終端制御方法および装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5880935A (ja) * 1981-11-06 1983-05-16 Nec Corp インピ−ダンス切替回路
JPH07135513A (ja) * 1993-09-17 1995-05-23 Fujitsu Ltd 電流駆動型回路の終端制御方法および装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006074431A (ja) * 2004-09-02 2006-03-16 Techno Soft Systemnics:Kk ネットワークノード、ネットワークシステムおよびネットワークノードにおける終端抵抗設定方法
DE102009019440A1 (de) 2008-05-08 2009-11-12 Nippon Soken, Inc., Nishio-shi Signalübertragungsschaltung
JP2009296568A (ja) * 2008-05-08 2009-12-17 Nippon Soken Inc 信号伝送回路
US8290066B2 (en) 2008-05-08 2012-10-16 Nippon Soken, Inc. Signal transmission circuit
DE102009019440B4 (de) 2008-05-08 2018-03-15 Nippon Soken, Inc. Signalübertragungsschaltung

Similar Documents

Publication Publication Date Title
US5084637A (en) Bidirectional level shifting interface circuit
US5530377A (en) Method and apparatus for active termination of a line driver/receiver
US7595661B2 (en) Low voltage differential signaling drivers including branches with series resistors
US5243623A (en) Switchable multi-mode transceiver interface device
KR100292573B1 (ko) 고속차동라인구동기
US5285477A (en) Balanced line driver for local area networks or the like
JP2851124B2 (ja) 多重伝送方式
JPH06224731A (ja) 制御インピーダンストランジスタスイッチング回路
US5821796A (en) Circuitry for providing a high impedance state when powering down a single port node
CA2069658C (en) Active intelligent termination
EP1014615B1 (en) Full duplex transmission
US4270214A (en) High impedance tap for tapped bus transmission systems
JPH0433179B2 (ja)
CA1241084A (en) Bidirectional bus arrangement for a digital communication system
EP1410589B1 (en) Transmitter with active differential termination
US4670886A (en) Receiver/driver/repeater interface
US6351136B1 (en) Passive voltage limiter
KR100373432B1 (ko) Gtl출력증폭기
US6683912B1 (en) Communication bus system
US5809077A (en) Circuit for signal-transmitting connection of data networks
US20020130680A1 (en) Method and apparatus for terminating emitter coupled logic (ECL) transceivers
JPH07107020A (ja) 送受信装置
JPH0775346B2 (ja) データバスシステム
US4788458A (en) Two wire interface circuit
US3597733A (en) Cable receiver

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19961015