JP2009225138A - 受信装置 - Google Patents

Abstract

【課題】受信側で実際に信号波形が変化する状態に応じて、波形歪みを抑制できる受信装置を提供する。
【解決手段】インピーダンス制御回路４は、受信回路側２で受信される信号の電圧，電流，電力の何れか１つ以上を検知部５により検知することで、検知対象の何れか１つ以上の変化に応じて、受信信号の反射を抑制するように（伝送線路３の特性インピーダンスＺ0に整合するように）入力インピーダンスを変化させる。
【選択図】図１

Description

本発明は、伝送線路を介して送信された信号を受信する場合に、信号の反射を抑制する機能を備えた受信装置に関する。

伝送線路を介してデジタル信号を伝送する場合、受信側においては、信号レベルが変化するタイミングで信号エネルギーの一部が反射することで、オーバーシュートやアンダーシュートのような歪みが生じる問題があり、従来、波形歪みを抑制する技術については様々な提案がされている。例えば特許文献１では、伝送路の終端回路１１において、信号の電圧レベルがロウ，ハイ間で遷移する場合に、遅延回路２０において付与される遅延時間の間、終端５のインピーダンスを一時的に低下させる技術が開示されている。

また、特許文献２には、信号を送信する側において、出力信号レベルが変化するタイミングで出力インピーダンスを連続的に変化させる技術が開示されている。また、特許文献３には、受信側においてオーバーシュートやアンダーシュートを減衰回路１１２により減衰させると共に、充／放電回路１１４によって減衰回路１１２の出力端子を、電源電圧及び接地電圧に対して充／放電させる技術が開示されている。
特開２００１−１２７８０５号公報 特開２０００−３５３９４５号公報 特開２０００−０５９４４４号公報

しかしながら、実際の通信ネットワークにおいては、信号を受信する側で波形がどのような変化を呈するかは様々に異なる。したがって、特許文献１のように所定時間だけインピーダンスを変化させたり、特許文献２のように送信側で出力インピーダンスを変化させても、受信側での波形歪みを十分に低下させることができる保証はない。また、特許文献３についても、オーバーシュートやアンダーシュートが発生した際には、減衰回路１１２や充／放電回路１１４により一律な対応を行うだけであるから、同様である。

本発明は上記事情に鑑みてなされたものであり、その目的は、受信側で実際に信号波形が変化する状態に応じて、波形歪みを抑制できる受信装置を提供することにある。

請求項１記載の受信装置によれば、インピーダンス制御手段は、受信回路側で受信される信号の電圧，電流，電力の何れか１つ以上を検知部により検知することで、検知対象の何れか１つ以上の変化に応じて、受信信号の反射を抑制するように入力インピーダンスを変化させる。したがって、受信信号が実際に変化する状態に応じて反射を抑制することができ、従来よりも反射抑制効果を向上させることができる。

請求項２記載の受信装置によれば、インピーダンス制御手段は、検知対象の何れか１つ以上が設定されたしきい値を超えた場合に入力インピーダンスを変化させるので、インピーダンスをより急峻に変化させることができる。

請求項３記載の受信装置によれば、インピーダンス制御手段は、入力インピーダンスが、伝送線路の特性インピーダンスに整合するように変化させるので、反射を効率的に抑制することができる。

請求項４記載の受信装置によれば、伝送線路が一対の信号線によって差動信号を伝送する場合、インピーダンス制御手段の少なくとも検知部を、各信号線に対応してそれぞれ配置するので、差動信号の立上り変化，立下り変化の何れのタイミングについても、反射を抑制することができる。

請求項５記載の受信装置によれば、インピーダンス制御手段に半導体スイッチング素子を備えるので、半導体スイッチング素子のスイッチング状態を制御することで、入力インピーダンスを変化させることができる。

請求項６記載の受信装置によれば、インピーダンス制御手段を、半導体スイッチング素子と直列に接続されるインピーダンス素子を備えて構成するので、半導体スイッチング素子が導通することで伝送線路にインピーダンス素子を接続して、入力インピーダンスを変化させることができる。

請求項７記載の受信装置によれば、半導体スイッチング素子をＭＯＳＦＥＴとするので、ソース−ゲート間の電圧変化に応じてＦＥＴを導通させて、入力インピーダンスを変化させることができる。

請求項８記載の受信装置によれば、ＦＥＴを、受信回路に対して並列となる経路内に配置する。その場合、ＦＥＴのソース側に、バックゲートを閾値調整用のインピーダンス素子を介して接続し、ドレイン側にゲートを、ゲートバイアス回路を介して接続する。そして、ＦＥＴのソース側，ドレイン側の何れかに、インピーダンス調整用のインピーダンス素子を接続する。このように構成すれば、受信信号の電圧が変化することで導通閾値を超えるとＦＥＴが導通して、インピーダンス素子が通電されるので、入力インピーダンスを変化させることができる。

請求項９記載の受信装置によれば、半導体スイッチング素子をバイポーラトランジスタとするので、受信信号の変化に応じてベースに電流を供給することでトランジスタを導通させて、入力インピーダンスを変化させることができる。

請求項１０記載の受信装置によれば、トランジスタを、受信回路に対して並列となる経路内に配置し、トランジスタのコレクタ側に、ベースをベースバイアス回路を介して接続し、コレクタ側，エミッタ側の何れかに、インピーダンス調整用のインピーダンス素子を接続する。このように構成すれば、受信信号の電圧が変化することでトランジスタにベース電流が流れると、トランジスタが導通してインピーダンス素子が通電されるので、入力インピーダンスを変化させることができる。

請求項１１記載の受信装置によれば、インピーダンス制御手段を、受信回路に対して並列に接続される、ダイオードを備えて構成する。したがって、受信信号の電圧が順方向閾値電圧を超えるとダイオードが導通して、そのＯＮ抵抗により入力インピーダンスを変化させることができる。

請求項１２記載の受信装置によれば、インピーダンス制御手段を、受信回路に対して並列に接続される、ダイオードとインピーダンス素子との直列回路で構成する。したがって、ダイオードが導通すればインピーダンス素子が通電されるので、ダイオードのＯＮ抵抗にインピーダンス素子が有するインピーダンス値も加えて入力インピーダンスを変化させることができる。

請求項１３記載の受信装置によれば、インピーダンス制御手段を、受信回路に対して並列に接続される、互いに逆方向に接続される２つのツェナーダイオードを備えて構成する。したがって、受信信号の電圧が、順方向閾値電圧とツェナー電圧との和を超えると、ツェナーダイオードが導通し、そのＯＮ抵抗により入力インピーダンスを変化させることができる。

請求項１４記載の受信装置によれば、インピーダンス制御手段を、受信回路に対して並列に接続される、互いに逆方向に接続される２つのツェナーダイオードとインピーダンス素子との直列回路で構成する。したがって、２つのツェナーダイオードが導通すればインピーダンス素子が通電されるので、ツェナーダイオードのＯＮ抵抗にインピーダンス素子が有するインピーダンス値も加えて入力インピーダンスを変化させることができる。

（第１実施例）
以下、本発明の第１実施例について図１及び図２を参照して説明する。図１は、受信装置の構成を概略的に示す機能ブロック図である。受信装置１は、受信回路２と、伝送線路３と受信回路２との間に配置されるインピーダンス制御回路４（インピーダンス制御手段）とで構成されている。インピーダンス制御回路４は、伝送線路３に挿入される検知部５と、伝送線路３とグランドとの間に接続される、インピーダンス素子６とスイッチ回路７との直列回路で構成されている。

検知部５は、伝送線路３を介して送信された信号について、電圧，電流，電力の何れか１つ以上を検知するもので、その検知対象が、それぞれに対応して設定されたしきい値を超えた場合には、常開型のスイッチ回路７を制御信号ＣＳにより閉じるように制御する。スイッチ回路７が開いている場合のインピーダンス制御回路４全体のインピーダンスＺoffは、受信回路２のインピーダンスをＺRとすると、Ｚoff≫ＺRとなる関係にある。そして、スイッチ回路７が閉じた場合の、受信回路２のインピーダンスＺRと、インピーダンス制御回路４のインピーダンスＺonとの合成インピーダンスＺon//ＺRは、伝送線路３の特性インピーダンスＺ0に等しくなるように、インピーダンス素子６のインピーダンス値が調整されている。

次に、本実施例の作用について図２も参照して説明する。図２は、インピーダンス制御回路４の検知部５が検知する、電圧，電流又は電力（検知対象）の変化と、インピーダンス制御回路４のインピーダンス変化とを示すものである。電圧，電流又は電力の何れか１つが、それぞれについて設定されたしきい値Ｘoff，Ｘon間において、インピーダンス制御回路４のインピーダンスがＺoffからＺonに連続的に変化する。

そして、上記インピーダンスがＺonになると、受信回路２のインピーダンスＺRとインピーダンス制御回路４のインピーダンスとの合成値（伝送線路３側から見た、受信回路２の入力インピーダンス）は、ＺRから、Ｚon//ＺR≒Ｚ0 へと変化する。
このようにして、受信信号のエネルギーが変化する過渡的な期間に受信回路２の入力インピーダンスを変化させて、伝送線路３の特性インピーダンスＺ0に整合させることで、過剰なエネルギー分をインピーダンス制御回路４により消費させて、信号の反射を抑制する。

以上のように本実施例によれば、インピーダンス制御回路４は、受信回路側２で受信される信号の電圧，電流，電力の何れか１つ以上を検知部５により検知することで、検知対象の何れか１つ以上の変化に応じて、受信信号の反射を抑制するように入力インピーダンスを変化させるので、受信信号が実際に変化する状態に応じて反射を抑制することができ、従来よりも反射抑制効果を向上させることができる。また、インピーダンス制御回路４は、受信回路２の入力インピーダンスが、伝送線路３の特性インピーダンスＺ0に整合するように変化させるので、信号の反射を効率的に抑制することができる。

（第２実施例）
図３は本発明の第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例は、本発明を、１対の信号線により差動信号を伝送する通信ネットワークに適用した場合である。図３（ａ）は、差動通信ネットワークの構成を示す。通信ネットワーク１１は、複数の通信ノードが、ツイストペア線で構成される伝送線路１２を介して接続されており、伝送線路１２の途中には、ＨＵＢ１３が挿入されている。

図３（ｂ）は、例えば送信ノード１４が送信した信号を受信する、受信ノード１５（受信装置）の構成を示す。受信ノード１５は、伝送線路１２Ｐ，１２Ｍの間に接続される受信回路１６と、インピーダンス制御回路１７（インピーダンス制御手段）とで構成されている。インピーダンス制御回路１７は、伝送線路１２Ｐ，１２Ｍの夫々に挿入される検知部１８Ｐ，１８Ｍと、伝送線路１２Ｐ，１２Ｍ間に接続される、インピーダンス素子１９とスイッチ回路２０との直列回路で構成されている。

検知部１８Ｐ，１８Ｍは、第１実施例の検知部５と同様に、伝送線路１２Ｐ，１２Ｍを介して送信された信号について電圧，電流，電力の何れか１つ以上を検知するもので、その検知対象が、それぞれに対応して設定されたしきい値を超えた場合に、制御信号ＣＳにより常開型のスイッチ回路２０を閉じるように制御する。
そして、インピーダンス制御については第１実施例と同様に行われ、スイッチ回路２０が閉じた場合の、受信回路１６のインピーダンスＺRと、インピーダンス制御回路１７のインピーダンスＺonとの合成インピーダンスＺon//ＺRは、伝送線路１２の特性インピーダンスＺ0に等しくなるように、インピーダンス素子１９のインピーダンス値が調整されている。

以上のように構成される第２実施例によれば、一対の信号線により差動信号を伝送する伝送線路１２について、インピーダンス制御回路１７の検知部１８Ｐ，１８Ｍを、各信号線１２Ｐ，１２Ｍに対応してそれぞれ配置するので、差動信号の立上り変化，立下り変化の何れのタイミングについても、反射を抑制することができる。
尚、以上の第１，第２実施例は、本発明の基本的作用をなす構成を抽象的に示したもので、必ずしも実態的な構成に対応するものではない。

（第３実施例）
図４及び図５は本発明の第３実施例であり、第２実施例の構成をより具体的に示すと共に、反射抑制効果をシミュレーションした結果も併せて示す。図４（ａ）は、図３（ａ）と同様の通信ネットワーク１１について具体的な接続条件を示しており、送信ノード１４とＨＵＢ１３との間の伝送線路長は４ｍ，ＨＵＢ１３と受信ノード１５（観測対象ノード）との間の伝送線路長は２ｍである。尚、通信ネットワーク１１としては、例えば車載ＬＡＮの一種であるFlexRay（登録商標）を想定している。

図４（ｂ）は、受信ノード１５の具体構成例を示している。伝送線路１２Ｐ（ＢＰ），１２Ｍ（ＢＭ）の間には、受信回路１６と共に、２組のインピーダンス制御回路２１Ｕ，２１Ｄが接続されている。インピーダンス制御回路２１Ｕ，２１Ｄ（インピーダンス制御手段）は、ＮチャネルＭＯＳＦＥＴ２２Ｕ，２２Ｄ（半導体スイッチング素子）を中心に構成されている。ＦＥＴ２２Ｕのゲートは伝送線路１２Ｐに接続されると共に、ドレインは抵抗素子２３Ｕ（インピーダンス素子）を介して伝送線路１２Ｐに接続され、ソースは伝送線路１２Ｍに接続されると共に、バックゲートは抵抗素子２４Ｕを介して伝送線路１２Ｍに接続されている。尚、抵抗素子２３は、ＦＥＴ２２のソース側に挿入しても良い。

一方、ＦＥＴ２２Ｄのゲートは伝送線路１２Ｍに接続されると共に、ドレインは抵抗素子２３Ｄ（インピーダンス素子）を介して伝送線路１２Ｍに接続され、ソースは伝送線路１２Ｕに接続されると共に、バックゲートは抵抗素子２４Ｄを介して伝送線路１２Ｕに接続されている。抵抗素子２３は、入力インピーダンスの調整用であり、抵抗素子２４は、ＦＥＴ２２の閾値電圧を調整するために配置されている。そして、ＦＥＴ２２は、伝送線路１２Ｐ，１２Ｍ間の電位差が、例えば０．７Ｖ程度になるとＯＮするように、閾値電圧が調整されている。尚、差動信号を送信する通信ネットワーク１１では、信号が伝送されないアイドル状態では、伝送線路１２Ｐ，１２Ｍ間の電位差は０Ｖである。したがって、ＦＥＴ２２が検知部としての機能も備えている。

この場合、インピーダンス制御回路２１Ｕ側が、受信信号波形（差動電圧波形）の立上がりタイミングで生じる反射を抑制するように作用し、インピーダンス制御回路２１Ｄ側が、受信信号波形の立下がりタイミングで生じる反射を抑制するように作用する。すなわち、インピーダンス制御回路２１Ｕは、伝送線路１２Ｍを基準とする伝送線路１２Ｐ側の電位が０．７Ｖを超えると、ＦＥＴ２２ＵがＯＮして、抵抗素子２３Ｕを伝送線路１２Ｐ，１２Ｍ間に接続することで、受信回路１６の入力インピーダンスを低下させる。一方、インピーダンス制御回路２１Ｄは、伝送線路１２Ｐを基準とする伝送線路１２Ｍ側の電位が０．７Ｖを超えると、ＦＥＴ２２ＤがＯＮして、抵抗素子２３Ｄを伝送線路１２Ｐ，１２Ｍ間に接続することで、受信回路１６の入力インピーダンスを低下させる。

シミュレーションの条件として、通信速度は２．５Ｍｂｐｓ（bit per second），伝送線路１２は無損失であるとする。そして、送信ノード１４より、図４（ａ）に示す矩形波状に変化する信号を送信した場合、受信ノード１５において観測される波形を図５に示している。（ａ）はインピーダンス制御回路２１を配置しない場合、（ｂ）はインピーダンス制御回路２１を配置した場合を示す。この図５から明らかなように、インピーダンス制御回路２１の作用により、受信信号波形の反射，リンギングが極めて効果的に抑制されていることが判る。

以上のように第３実施例によれば、インピーダンス制御回路２１を、伝送線路１２Ｐ，１２Ｍ間にＦＥＴ２２と抵抗素子２３との直列回路を接続して構成し、また、ＦＥＴ２２の導通閾値を、バックゲートと伝送線路１２との間に挿入する抵抗素子２４により調整する。そして、受信信号の電圧が変化することで導通閾値を超えるとＦＥＴ２２がＯＮして、抵抗素子２３を伝送線路１２間に接続することで、受信回路１６の入力インピーダンスを急峻に変化させることができる。

（第４実施例）
図６は本発明の第４実施例を示すものであり、第３実施例と異なる部分について説明する。第４実施例のインピーダンス制御回路２５（インピーダンス制御手段）は、第３実施例のインピーダンス制御回路２１において、伝送線路１２Ｐ，１２Ｍ間に直列接続される抵抗素子２６及び２７を配置し、ＦＥＴ２２のバックゲートを、抵抗素子２４に替えて、抵抗素子２６及び２７の共通接続点に接続している。但し、抵抗素子２６及び２７の抵抗値は、受信装置１５Ａの差動インピーダンスに影響を及ぼすことがない程度の高い値に設定されている。
以上のように構成される第４実施例によれば、ＦＥＴ２２の導通閾値電圧を、バックゲートの電位を決定する抵抗素子２６及び２７の分圧比によって調整することができる。

（第５実施例）
図７は本発明の第５実施例を示すものであり、第３実施例と異なる部分について説明する。第５実施例のインピーダンス制御回路２８（インピーダンス制御手段）は、第３実施例のインピーダンス制御回路２１において、伝送線路１２Ｐ，１２Ｍ間に直列接続される抵抗素子２９及び３０（ゲートバイアス回路）を配置し、ＦＥＴ２２のゲートを、それらの共通接続点に接続している。この場合、抵抗素子２９及び３０の抵抗値も、受信装置１５Ｂの差動インピーダンスに影響を及ぼすことがない程度の高い値に設定されている。

以上のように構成される第５実施例によれば、ＦＥＴ２２の導通閾値電圧を、ゲート電位を決定する抵抗素子２９及び３０の分圧比によって調整することができる。そして、分圧比を適宜設定することで、ＦＥＴ２２を線形領域で導通させることも可能であり、入力インピーダンスを例えば第１実施例の図２に示すように、ある程度の傾きを付与して変化させることができる。尚、この場合、バックゲートにおける抵抗素子２４を削除して、閾値電圧の調整は、抵抗素子２９及び３０のみで行っても良い。

（第６実施例）
以降の第６〜第８実施例は、何れもインピーダンス制御回路のその他の構成例を示す。図８に示す第６実施例では、インピーダンス制御回路３１（インピーダンス制御手段）を、ＦＥＴ２２に替えてＮＰＮトランジスタ３２（半導体スイッチング素子）を使用して構成している。インピーダンス制御回路３１Ｕを構成するトランジスタ３２Ｕのエミッタは伝送線路１２Ｍに接続され、コレクタは抵抗素子３３Ｕ（インピーダンス素子）を介して、ベースは抵抗素子３４Ｕ（ベースバイアス回路）を介して伝送線路１２Ｐに接続されている。一方、インピーダンス制御回路３１Ｄを構成するトランジスタ３２Ｄのエミッタは伝送線路１２Ｐに接続され、コレクタは抵抗素子３３Ｄを介して、ベースは抵抗素子３４Ｄ（ベースバイアス回路）を介して伝送線路１２Ｍに接続されている。

次に、第６実施例の作用について説明する。第６実施例の場合も、例えば第３実施例と同様に、インピーダンス制御回路３１Ｕは、伝送線路１２Ｍを基準とする伝送線路１２Ｐ側の電位が０．７Ｖを超えると、ベース電流が流れてトランジスタ３２ＵがＯＮし、抵抗素子３３Ｕを伝送線路１２Ｐ，１２Ｍ間に接続することで、受信回路１６の入力インピーダンスを低下させる。また、インピーダンス制御回路３１Ｄは、伝送線路１２Ｐを基準とする伝送線路１２Ｍ側の電位が０．７Ｖを超えるとトランジスタ３２ＤがＯＮして、抵抗素子３３Ｄを伝送線路１２Ｐ，１２Ｍ間に接続することで、受信回路１６の入力インピーダンスを低下させる。
以上のように構成される第６実施例による場合も、第３実施例等と同様の効果が得られる。

（第７実施例）
図９は本発明の第７実施例である。第７実施例では、インピーダンス制御回路３５（インピーダンス制御手段）を、ダイオード３６（半導体スイッチング素子）及び抵抗素子３７（インピーダンス素子）の直列回路で構成している。インピーダンス制御回路３５Ｕを構成するダイオード３６Ｕのアノードは伝送線路１２Ｐに接続され、カソードは抵抗素子３７Ｕを介して伝送線路１２Ｍに接続されている。一方、インピーダンス制御回路３５Ｄを構成するダイオード３６Ｄのアノードは伝送線路１２Ｍに接続され、カソードは抵抗素子３７Ｄを介して伝送線路１２Ｐに接続されている。

次に、第７実施例の作用について説明する。インピーダンス制御回路３５Ｕは、伝送線路１２Ｍを基準とする伝送線路１２Ｐ側の電位が順方向閾値電圧：例えば０．７Ｖを超えると、ダイオード３６ＵがＯＮして、抵抗素子３７Ｕを伝送線路１２Ｐ，１２Ｍ間に接続することで、ダイオード３６ＵのＯＮ抵抗と抵抗素子３７Ｕの抵抗により受信回路１６の入力インピーダンスを低下させる。また、インピーダンス制御回路３５Ｄは、伝送線路１２Ｐを基準とする伝送線路１２Ｍ側の電位が０．７Ｖを超えると、ダイオード３６ＤがＯＮして、抵抗素子３６Ｄを伝送線路１２Ｐ，１２Ｍ間に接続することで、ダイオード３６ＤのＯＮ抵抗と抵抗素子３７Ｄの抵抗により受信回路１６の入力インピーダンスを低下させる。
以上のように構成される第７実施例によれば、第３実施例等と同様の効果が得られると共に、回路構成をより簡単にすることができる。

（第８実施例）
図１０は本発明の第８実施例である。第８実施例では、インピーダンス制御回路３８（インピーダンス制御手段）を、ツェナーダイオード３９Ｕ及び３９Ｄ（半導体スイッチング素子）並びに抵抗素子４０（インピーダンス素子）の直列回路で構成している。この場合、伝送信号の立上がり，立下りに対応する構成は、共通化されている。

次に、第８実施例の作用について説明する。インピーダンス制御回路３８Ｕは、伝送線路１２Ｍを基準とする伝送線路１２Ｐ側の電位が、ツェナーダイオード３９Ｄの順方向閾値電圧Ｖｆとツェナーダイオード３９Ｕのツェナー電圧Ｖｚの和を超えると、ツェナーダイオード３９Ｕ及び３９Ｄが何れもＯＮして、抵抗素子４０を伝送線路１２Ｐ，１２Ｍ間に接続することで、ツェナーダイオード３９のＯＮ抵抗と抵抗素子４０の抵抗により受信回路１６の入力インピーダンスを低下させる。また、伝送線路１２Ｐを基準とする伝送線路１２Ｍ側の電位が（Ｖｆ＋Ｖｚ）を超えると、同様にツェナーダイオード３９Ｕ及び３９Ｄが何れもＯＮして、抵抗素子４０を伝送線路１２Ｐ，１２Ｍ間に接続する。
以上のように構成される第８実施例によれば、第３実施例等と同様の効果が得られると共に、回路構成を一層簡単にすることができる。

（第９実施例）
図１１は本発明の第９実施例を示すものである。第９実施例は、第１実施例に示す構成の一具体例である。受信回路２に対して並列に、抵抗素子４１（インピーダンス素子）とＮチャネルＭＯＳＦＥＴ４２（半導体スイッチング素子）との直列回路が接続されており、ＦＥＴ４２のバックゲートは、抵抗素子４３を介してグランドに接続され、ゲートは、伝送線路３に配置される電流センサ４４（検知部）に接続されている。以上が、インピーダンス制御回路４５（インピーダンス制御手段）を構成している。

次に、第９実施例の作用について説明する。伝送線路３を介して信号が伝送されることで、電流センサ４４が検知する電流値が閾値を超えると、ＦＥＴ４２がＯＮして抵抗素子４１に通電を行うことで、受信回路２の入力インピーダンスを、特性インピーダンスＺ0に整合させるように変化させる。
以上のように構成される第９実施例によれば、伝送線路３に流れる電流を電流センサ４４により検知し、その電流値が閾値を超えると、受信回路２の入力インピーダンスを特性インピーダンスＺ0に整合させるように変化させて、信号の反射を抑制することができる。

本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
信号の反射を抑制できれば、必ずしも入力インピーダンスを、伝送線路の特性インピーダンスに整合させる必要はない。また、入力インピーダンスを上昇させるように変化させても良い。
第３，第４実施例において、バックゲート側で閾値電圧を調整する必要がなければ、抵抗素子２４を削除しても良い。
ＦＥＴのＯＮ抵抗を、インピーダンス素子として利用しても良い。
また、第７，第８実施例において、抵抗素子３７，４０を削除し、ダイオード３６，ツェナーダイオード３９のＯＮ抵抗を利用して入力インピーダンスを変化させても良い。
ＮチャネルＭＯＳＦＥＴに替えて、ＰチャネルＭＯＳＦＥＴを用いても良い。また、ＮＰＮトランジスタに替えてＰＮＰトランジスタを用いても良い。

検知部の検知対象を電流とする場合、例えば伝送線路に対して電流検出用の抵抗素子を挿入して検知すれば良い。また、電力を検知対象とする場合は、電圧と電流との積を求めれば良い。更に、電圧，電流，電力についてそれぞれ閾値を定め、各検知対象が閾値を超えた状態を組み合わせた結果（例えば、ＡＮＤ条件やＯＲ条件など）に基づき、インピーダンス制御手段を動作させても良い。
車載ＬＡＮに限ることなく、有線伝送路を用いて通信を行うものであれば適用することができる。

本発明の第１実施例であり、受信装置の構成を概略的に示す機能ブロック図 検知部が検知する電圧，電流又は電力の変化と、インピーダンス制御回路によるインピーダンスの変化とを示す図 本発明の第２実施例であり、（ａ）は差動通信ネットワークの構成を示す図、（ｂ）は受信ノードの構成を示す図 本発明の第３実施例を示す図３相当図 シミュレーションの結果であり、インピーダンス制御回路を配置しない場合と、配置した場合との受信信号波形を示す図 本発明の第４実施例を示す図１相当図 本発明の第５実施例を示す図１相当図 本発明の第６実施例を示す図１相当図 本発明の第７実施例を示す図１相当図 本発明の第８実施例を示す図１相当図 本発明の第９実施例を示す図１相当図

符号の説明

図面中、１は受信装置、２は受信回路、３は伝送線路、４インピーダンス制御回路（インピーダンス制御手段）、５は検知部、１１は通信ネットワーク、１２Ｐ，１２Ｍは伝送線路、１５は受信ノード（受信装置）、１６は受信回路、１７はインピーダンス制御回路（インピーダンス制御手段）、２１はインピーダンス制御回路（インピーダンス制御手段）、２２はＮチャネルＭＯＳＦＥＴ（半導体スイッチング素子，検知部）、２３は抵抗素子（インピーダンス素子）、２５はインピーダンス制御回路（インピーダンス制御手段）、２８はインピーダンス制御回路（インピーダンス制御手段）、２９及び３０は抵抗素子（ゲートバイアス回路）、３１はインピーダンス制御回路３１（インピーダンス制御手段）、３２はＮＰＮトランジスタ（半導体スイッチング素子，検知部）、３３は抵抗素子（インピーダンス素子）、３４は抵抗素子（ベースバイアス回路）、３５はインピーダンス制御回路（インピーダンス制御手段）、３６はダイオード（半導体スイッチング素子，検知部）、３７は抵抗素子（インピーダンス素子）、３８はインピーダンス制御回路（インピーダンス制御手段）を、３９はツェナーダイオード（半導体スイッチング素子，検知部）、４０は抵抗素子（インピーダンス素子）、４１は抵抗素子（インピーダンス素子）、４２はＮチャネルＭＯＳＦＥＴ（半導体スイッチング素子）、４４は電流センサ（検知部）、４５はインピーダンス制御回路（インピーダンス制御手段）を示す。

Claims (14)

1. 伝送線路を介して送信された信号を受信する受信回路と、
   受信信号の電圧，電流，電力の何れか１つ以上を検知部により検知することで、検知対象の何れか１つ以上の変化に応じて、前記受信信号の反射を抑制するように入力インピーダンスを変化させるインピーダンス制御手段とで構成されることを特徴とする受信装置。
2. 前記インピーダンス制御手段は、前記検知対象の何れか１つ以上が設定されたしきい値を超えた場合に、前記入力インピーダンスを変化させることを特徴とする請求項１記載の受信装置。
3. 前記インピーダンス制御手段は、前記入力インピーダンスが、前記伝送線路の特性インピーダンスに整合するように変化させることを特徴とする請求項１又は２記載の受信装置。
4. 前記伝送線路が、一対の信号線により差動信号を伝送する場合、
   前記インピーダンス制御手段の少なくとも検知部は、各信号線に対応してそれぞれ配置されることを特徴とする請求項１乃至３の何れかに記載の受信装置。
5. 前記インピーダンス制御手段は、半導体スイッチング素子を備えて構成されることを特徴とする請求項１乃至４の何れかに記載の受信装置。
6. 前記インピーダンス制御手段は、前記半導体スイッチング素子と直列に接続されるインピーダンス素子を備えて構成されることを特徴とする請求項５記載の受信装置。
7. 前記半導体スイッチング素子は、ＭＯＳＦＥＴであることを特徴とする請求項５又は６記載の受信装置。
8. 前記ＦＥＴは、前記受信回路に対して並列となる経路内に配置され、
   前記ＦＥＴのソース側に、前記ＦＥＴのバックゲートが閾値調整用のインピーダンス素子を介して接続され、
   前記ＦＥＴのドレイン側に、前記ＦＥＴのゲートがゲートバイアス回路を介して接続され、
   前記ＦＥＴのソース側，ドレイン側の何れかに、インピーダンス調整用のインピーダンス素子が接続されることを特徴とする請求項７記載の受信装置。
9. 前記半導体スイッチング素子は、バイポーラトランジスタであることを特徴とする請求項５又は６記載の受信装置。
10. 前記トランジスタは、前記受信回路に対して並列となる経路内に配置され、
    前記トランジスタのコレクタ側に、前記トランジスタのベースがベースバイアス回路を介して接続され、
    前記トランジスタのコレクタ側，エミッタ側の何れかに、インピーダンス調整用のインピーダンス素子が接続されることを特徴とする請求項９記載の受信装置。
11. 前記インピーダンス制御手段は、前記受信回路に対して並列に接続されるダイオードを備えて構成されることを特徴とする請求項１乃至４の何れかに記載の受信装置。
12. 前記インピーダンス制御手段は、前記ダイオードとインピーダンス素子との直列回路で構成されることを特徴とする請求項１１記載の受信装置。
13. 前記インピーダンス制御手段は、前記受信回路に対して並列に接続される、互いに逆方向に接続される２つのツェナーダイオードを備えて構成されることを特徴とする請求項１乃至４の何れかに記載の受信装置。
14. 前記インピーダンス制御手段は、前記２つのツェナーダイオードとインピーダンス素子との直列回路で構成されることを特徴とする請求項１３記載の受信装置。

Images