JP5413125B2 - スイッチ回路 - Google Patents

スイッチ回路 Download PDF

Info

Publication number
JP5413125B2
JP5413125B2 JP2009246442A JP2009246442A JP5413125B2 JP 5413125 B2 JP5413125 B2 JP 5413125B2 JP 2009246442 A JP2009246442 A JP 2009246442A JP 2009246442 A JP2009246442 A JP 2009246442A JP 5413125 B2 JP5413125 B2 JP 5413125B2
Authority
JP
Japan
Prior art keywords
terminal
voltage
amplifier
diode
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009246442A
Other languages
English (en)
Other versions
JP2011097147A (ja
Inventor
康雄 坂巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2009246442A priority Critical patent/JP5413125B2/ja
Publication of JP2011097147A publication Critical patent/JP2011097147A/ja
Application granted granted Critical
Publication of JP5413125B2 publication Critical patent/JP5413125B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、入力電圧を伝達し、また遮断するスイッチ回路に関し、遮断時の抵抗を高くすることができるスイッチ回路に関するものである。
図4に出力電流制限機能を有する負帰還増幅回路の構成を示す。図4において、増幅器10の反転入力端子には、抵抗12を介して電圧源11から電圧が入力される。この増幅器10の出力端子は、負荷14の一端に接続される。負荷14の両端電圧は補償回路13で検出され、この補償回路13の出力電圧は増幅器10の反転入力端子に帰還される。増幅器10と補償回路13で負帰還増幅器を構成している。
負荷14の他端と共通電位点の間には抵抗15が接続されており、負荷14に流れる電流はこの抵抗15を流れる。抵抗15の電圧はバッファ16に入力され、このバッファ16の出力は、スイッチ回路17を介して増幅器10の反転入力端子に入力される。
このような構成において、負荷14に流れる電流が小さいときは抵抗15の電圧降下は小さいので、スイッチ回路17はオフになる。このため、バッファ16は切り離され、通常の負帰還増幅器として動作する。
負荷14に流れる電流が一定値以上になると、スイッチ回路17はオンになる。抵抗15の降下電圧は増幅器10に入力されるので、増幅器10の出力電圧は低下する。このようにして、負荷14に流れる電流は一定値以下に制限される。
このような増幅器に用いるスイッチ回路は、オン時はバッファ16の出力電圧を歪みなく伝送し、オフ時は高インピーダンスでバッファ16を切り離して、負帰還増幅器の動作に影響を与えないようにする必要がある。増幅器10の反転入力端子で補償回路13の出力電圧が加算されるので、スイッチ回路17のオフ時のインピーダンスが低いと補償回路13からの帰還量が下がってしまい、負帰還増幅器の周波数特性および負荷特性が悪化する。
スイッチ回路17としては、ダイオードを用いる回路と、アンプを用いた理想ダイオード回路を用いる回路が知られている。以下、図5、図6を用いてこれらのスイッチ回路を説明する。
図5(A)はダイオードを用いたスイッチ回路の構成図、(B)、(C)はその特性図である。このスイッチ回路は、端子20と23の間にダイオード21とツェナダイオード22が直列接続された構成を有している。ダイオード21とツェナダイオード22のアノードは、それぞれ端子20、23に接続される。
図3(B)はその特性図であり、24は端子20に印加される信号波形である。この信号波形の電圧が、ツェナダイオード22のツェナ電圧Vzより高くなるとダイオード21に電流が流れ、スイッチ回路はオンになる。斜線部25は、オンの領域を表している。
図6(A)は理想ダイオード回路の構成図、(B)は入力信号波形、(C)は出力信号波形である。なお、図5と同じ要素には同一符号を付し、説明を省略する。
増幅器30の反転入力端子には、抵抗33〜35の一端およびダイオード32のカソードが接続される。また、増幅器30の出力端子には、ダイオード32のアノードとダイオード31のカソードが接続される。
抵抗34の他端は端子20に接続され、抵抗33の他端とダイオード31のアノードは端子23に接続される。また、電圧源36の出力電圧は、抵抗35を介して増幅器30の反転入力端子に入力される。電圧源36の出力電圧をVchとする。なお、抵抗33〜35の抵抗値は同じ値を用いる。
電圧源36は正側を共通電位点に接続されているので、端子20に印加される電圧がVchより小さいと、増幅器30の出力は正になる。増幅器30の反転入力端子の電圧は0(=共通伝点電圧)なので、ダイオード32はオンになり、端子20から流入する電流と電圧源36に流入する電流の差電流が、増幅器30からダイオード32を経由して供給される。端子23には0Vが出力されるので、ダイオード31はオフになる。
端子20に印加される電圧がVchより大きくなると、増幅器30の出力電圧は負になる。このため、ダイオード32はオフ、31はオンになる。増幅器30は利得1の反転増幅器になり、端子20に印加された電圧は端子23に伝達される。
図6(B)は端子20に印加される入力信号の波形、(C)は端子23から出力される出力信号の波形である。信号は増幅器30で反転されるので、出力波形は入力波形とは逆極性になる。また、入力電圧がVch以下では出力電圧は0Vになっている。
特開2008−187443号公報
しかしながら、このようなスイッチ回路には、次のような課題があった。
図5のスイッチ回路は、オン時にダイオード21の順方向電圧のために、出力電圧が低下するという課題があった。出力信号の波形を図5(C)に示す。点線24は端子20の波形、実線26は端子23の波形である。端子20の電圧がVzより大きいときは、端子23と端子20の波形は一致していなければならないが、実際にはダイオード21の順方向電圧Vfだけ小さくなる。
また、ダイオードは非線形素子なので、ダイオード21、ツェナダイオード22を通過した信号は歪んでしまうという課題もあった。さらに、切り換え電圧はツェナダイオード22のツェナ電圧で決まるので、切り換え電圧を可変にすることが難しいという課題もあった。このため、オン時の信号精度が必要な回路では、使用することができない。
図6のスイッチ回路は、オン時は反転増幅器として動作するので、信号歪みを少なくすることができるという利点がある。しかし、オフ時の出力抵抗は抵抗33の値によって決定されるので、出力抵抗を高くすることが困難であるという課題があった。
また、オフ時に端子23に信号を印加すると、抵抗33を流れる電流のために増幅器30の反転入力端子の電圧が上昇し、増幅器30の出力が負側に降下してダイオード31がオンしてしまい、誤動作が発生することがあるという課題もあった。
本発明の目的は、オン時の信号歪みが少なく、かつオフ時にはほぼ完全に信号を遮断することができるスイッチ回路を実現することにある。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
第1の端子から入力された電圧信号を、所定の切替電圧を境として第2の端子に伝達し、また第2の端子から遮断するスイッチ回路において、
第1の端子から入力された電圧信号、および切替電圧が入力される増幅器と、
前記増幅器の入力端子と出力端子を結ぶ経路中に配置され、前記電圧信号の大きさおよび所定の切替電圧に基づいてオン、またはオフする第1のダイオードと、
前記増幅器の出力端子と前記第2の端子を結ぶ経路中に配置され、前記第1のダイオードと逆方向にオン、またはオフする第2のダイオードと、
前記第2の端子と前記増幅器の入力端子を結ぶ経路中に配置され、前記第2のダイオードと同方向にオン、またはオフするスイッチ素子と、
を備えたものである。オフ時の抵抗を高くすることができる。
請求項2記載の発明は、請求項1に記載の発明において、
前記スイッチ素子を、前記増幅器の出力電圧でオン、オフするようにしたものである。構成が簡単になる。
請求項3記載の発明は、請求項1若しくは請求項2に記載の発明において、
出力電圧を可変できる電圧源を具備し、この電圧源の出力電圧を可変することにより、前記切替電圧を可変するようにしたものである。スイッチが切り替わる電圧を簡単に可変することができる。
本発明によれば以下のような効果がある。
請求項1、2、および3の発明によれば、第1の端子から入力された電圧を所定の切替電圧を境にして第2の端子に伝達し、また切り離すスイッチ回路において、第1の端子から入力された電圧信号と切替電圧が入力される増幅器の入力端子と出力端子を結ぶ経路の途中およびこの増幅器の出力側に第1、第2のダイオードを配置し、また第2の端子が接続される経路で、第2のダイオードが配置されていない経路中にスイッチ素子を配置して、このスイッチ素子のオンオフを、第2のダイオードと同じになるように制御するようにした。
電圧信号を第2の端子に伝達するときは増幅器によって信号が伝達されるので、歪みの少ない信号を伝達することができる。また、信号を遮断するときは第2のダイオードとスイッチ素子の両方で遮断するので、高抵抗で確実に信号を遮断することができるという効果がある。従って、増幅器の出力電流制限回路等に適用すると、制御性の高い電流制限回路を実現することができる。
また、前記スイッチ素子のオン、オフを前記増幅器の出力電圧で制御するようにすると、スイッチ素子の制御回路が不要になるので、構成を簡単にすることができるという効果もある。
本発明の一実施例を示した構成図である。 図1実施例の動作を説明するための図である。 本発明によるスイッチ回路を用いた負帰還回路の構成図である。 負帰還回路の構成図である。 従来のダイオードを用いたスイッチ回路の構成図および特性図である。 従来の理想ダイオード回路の構成図および特性図である。
以下本発明を、図面を用いて詳細に説明する。図1は本発明に係るスイッチ回路の一実施例を示した構成図である。
図1において、40は増幅器、41および43はダイオード、42および44はツェナダイオード、45〜47は抵抗、48は出力電圧を可変できる電圧源、49および50は端子、51および52はMOSFETである。なお、ダイオード41、43はそれぞれ第1、第2のダイオードに相当し、端子49、50はそれぞれ第1、第2の端子に相当する。
増幅器40の非反転入力端子は共通電位点に接続され、反転入力端子にはダイオード41のカソードおよび抵抗45〜47の一端が接続される。ダイオード41のアノードはツェナダイオード42のアノードに接続され、ツェナダイオード42のカソードとツェナダイオード44のアノードは増幅器40の出力端子に接続される。また、ツェナダイオード44のカソードとダイオード43のカソードは接続され、ダイオード43のアノードは端子50に接続される。
抵抗45の他端は端子49に接続され、抵抗47の他端は電圧源48に接続される。電圧源48は、正側が共通電位点になるように接続される。
抵抗46の他端はMOSFET51のドレインDに接続される。MOSFET51と52のソースSは共通接続され、MOSFET52のドレインDは端子50に接続される。また、MOSFET51、52のゲートGは共に増幅器40の出力端子に接続される。この実施例は、MOSFET51、52、ツェナダイオード42、44を除くと、図6の理想ダイオード回路と同じ構成を有している。
増幅器40の反転入力端子と出力端子は、ダイオード41およびツェナダイオード42を介して接続されている。また、ダイオード43は、増幅器43の出力端子と端子50の結ぶ経路中に配置されている。すなわち、ダイオード43は増幅器40の出力側に配置されている。
端子50が接続される経路は2つに分岐され、この分岐の一方にダイオード43が、他方にMOSFET51、52が配置されている。すなわち、MOSFET51、52は、端子50が接続されている経路で、かつダイオード43が配置されていない経路中に配置されている。
なお、MOSFET51、52と抵抗46の位置を交換して、抵抗46が端子50に接続され、MOSFET51のドレインが増幅器40の反転入力端子接続されるようにしてもよい。この場合も、MOSFET51、52は、端子50が接続されている経路で、かつダイオード43が配置されていない経路中に配置されていることに変わりはない。
次に、図2を用いてこの実施例の動作を説明する。図2(A)、(B)は図1と同じ回路である。端子49から入力される電圧をVin、端子50から出力される電圧をVoutとする。電圧源48の出力電圧は切替電圧であり、その大きさをVchとする。また、端子49から流入する電流(抵抗45に流れる電流)をI1、抵抗47に流れる電流をI3とする。
図2(A)は入力電圧Vinが切替電圧Vchより大きい場合の電流の流れを表した図である。Vin>Vchなので、増幅器40の反転入力端子には正の電圧が入力される。増幅器40のゲインは充分大きいので、その出力電圧は負になる。そのため、ダイオード43はオン、ダイオード41はオフになる。
このとき、MOSFET51、52を十分にオンできるようにツェナダイオード44のツェナ電圧を選択すると、MOSFET51、52はオンになる。増幅器40は、MOSFET51、52、ダイオード43、ツェナダイオード44を経由して(I1−I3)の電流を吸い込む。Vin>VchなのでI1>i3になり、電流(I1−I3)は正の値になる。
ダイオード43がオン、41がオフであり、MOSFET51、52はオンになっているので、増幅器40は抵抗46を帰還抵抗とする反転増幅器として動作する。抵抗46の抵抗値をR46とし、MOSFET51、52のオン抵抗はR46に比べて十分小さいとすると、
Vout=R46×(I1−I3)
の電圧が端子50から出力される。すなわち、端子49に印加された電圧は端子50に伝達される。
図2(B)に、入力電圧Vinが切替電圧Vchより小さい場合の電流の流れを示す。Vin<Vchなので、増幅器40の反転入力端子には負の電圧が入力される。増幅器40のゲインは充分大きいので、その出力電圧は正になる。そのため、ダイオード41はオン、ダイオード43はオフになる。
このとき、MOSFET51、52を十分にオフできるようにツェナダイオード42のツェナ電圧を選択すると、MOSFET51、52はオフになる。増幅器40は、ツェナダイオード42、ダイオード41を経由して(I3−I1)の電流を抵抗45と46の接続点に出力する。Vin<VchなのでI1<i3になり、電流(I3−I1)は正の値になる。
MOSFET51、52、ダイオード43はいずれもオフになるので、端子50は端子49、増幅器40などから遮断され、高抵抗状態になる。
このように、ダイオード41と43のオン、オフは、常に逆方向に制御される。また、MOSFET51、52のオン、オフは、ダイオード43のオン、オフと同じになるようにされる。
端子49に印加される電圧が切替電圧Vchより小さいとMOSFET51、52をオフにするようにしたので、抵抗46の抵抗値に拘わらず、オフ時の抵抗を高抵抗にすることができる。また、オフ時には抵抗46に電流が流れないので、端子50に電圧を印加しても誤動作が発生することがなくなる。
また、オン時には反転増幅器として動作するので、信号歪みが発生することもない。さらに、切替電圧Vchを変えるだけでオン、オフを切り換える電圧を可変することができる。
なお、ダイオード41と43の極性を逆にすると、動作も逆になる。すなわち、Vin>Vchではダイオード41がオン、ダイオード43とMOSFET51、52がオフになって端子50が切り離され、Vin<Vchではダイオード41がオン、ダイオード43とMOSFETがオンになって端子49の電圧が端子50に伝達される。
また、ツェナダイオード42、44はMOSFET51、52の制御を確実にするものであり、MOSFET51、52の特性によっては必ずしも必要ではない。
また、切替電圧を0V(共通電位点電圧)に固定する場合は、電圧源48は不要である。この場合は、抵抗47を共通電位点に接続すればよい。
さらに、本実施例ではMOSFET51、52を用いたが、1つでもよく、またオンオフが可能なスイッチ素子であればよい。例えばトランジスタやメカニカルリレーを用いることもできる。さらに、この実施例ではこのスイッチ素子を増幅器40の出力電圧で制御するようにしたが、他の回路で制御するようにしてもよい。但し、増幅器40の出力電圧でMOSFET51、52を制御するようにすると、MOSFET51、52を制御する回路が不要になるので、構成を簡単にすることができる。
図3に、図1実施例を出力電流制限機能付き負帰還増幅回路に適用した実施例を示す。なお、図1および図4と同じ要素には同一符号を付し、説明を省略する。
図3において、60は図1実施例と同じ構成を有するスイッチ回路である。このスイッチ回路は49、50の2つの端子を有し、端子49に印加される電圧が切替電圧Vchより大きいと端子49に印加された電圧を端子50に伝達し、小さいと端子50を切り離す。
電圧源11の電圧は抵抗12を介して増幅器10の反転入力端子に印加される。この増幅器10の非反転入力端子は、共通電位点に接続される。増幅器10の出力端子は負荷14の一端に接続される。
負荷14の他端と共通電位点の間には、負荷14に流れる電流を検出する抵抗15が接続される。抵抗15の電圧はバッファ16、抵抗61を介して端子49に印加される。端子50は増幅器40の反転入力端子に接続される。また、負荷14の両端電圧は補償回路13で検出され、増幅器10の反転入力端子に帰還される。
動作は図4の負帰還増幅回路と同じである。負荷14に流れる電流が小さいときは、抵抗15両端に発生する電圧も小さい。このため、ダイオード43およびMOSFET51、52はオフになり、バッファ16は増幅器10から切り離される。
負荷14に流れる電流が大きくなり、抵抗15両端に発生する電圧が切替電圧Vchより大きくなると、ダイオード43とMOSFET51、52がオンになり、ダイオード41がオフになる。ダイオードスイッチ回路60は反転増幅器として動作し、端子49の電圧を端子50に伝達する。このため、増幅器10の出力電圧は低下し、負荷14に流れる電流を一定値以下に制限する。
負荷14に流れる電流が小さいときにはダイオード43とMOSFET51、52の両方がオフになるので、負帰還増幅器の動作に影響を及ぼさず、良好な周波数特性が得られる。また、増幅器10の入力電圧がパルス的に変化すると、増幅器10の反転入力端子の電圧が尖頭的に変化するが、ダイオード43とMOSFET51、52がオフになっているので、動作に影響を及ぼすことはない。
10、40 増幅器
11、48 電圧源
12、15、45〜47、61 抵抗
13 補償回路
14 負荷
16 バッファ
41、43 ダイオード
42、44 ツェナダイオード
49、50 端子
51、52 MOSFET
60 スイッチ回路

Claims (3)

  1. 第1の端子から入力された電圧信号を、所定の切替電圧を境として第2の端子に伝達し、また第2の端子から遮断するスイッチ回路において、
    第1の端子から入力された電圧信号、および切替電圧が入力される増幅器と、
    前記増幅器の入力端子と出力端子を結ぶ経路中に配置され、前記電圧信号の大きさおよび所定の切替電圧に基づいてオン、またはオフする第1のダイオードと、
    前記増幅器の出力端子と前記第2の端子を結ぶ経路中に配置され、前記第1のダイオードと逆方向にオン、またはオフする第2のダイオードと、
    前記第2の端子と前記増幅器の入力端子を結ぶ経路中に配置され、前記第2のダイオードと同方向にオン、またはオフするスイッチ素子と、
    を備えたことを特徴とするスイッチ回路。
  2. 前記スイッチ素子は、前記増幅器の出力電圧でそのオン、オフが制御されることを特徴とする請求項1記載のスイッチ回路。
  3. 出力電圧を可変できる電圧源を具備し、この電圧源の出力電圧を可変することにより、前記切替電圧を可変するようにしたことを特徴とする請求項1若しくは請求項2記載のスイッチ回路。
JP2009246442A 2009-10-27 2009-10-27 スイッチ回路 Active JP5413125B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009246442A JP5413125B2 (ja) 2009-10-27 2009-10-27 スイッチ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009246442A JP5413125B2 (ja) 2009-10-27 2009-10-27 スイッチ回路

Publications (2)

Publication Number Publication Date
JP2011097147A JP2011097147A (ja) 2011-05-12
JP5413125B2 true JP5413125B2 (ja) 2014-02-12

Family

ID=44113638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009246442A Active JP5413125B2 (ja) 2009-10-27 2009-10-27 スイッチ回路

Country Status (1)

Country Link
JP (1) JP5413125B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039265B2 (ja) * 1994-05-10 2000-05-08 横河電機株式会社 電圧電流発生装置
JP2008209998A (ja) * 2007-02-23 2008-09-11 Yokogawa Electric Corp 電圧発生器
JP5003245B2 (ja) * 2007-03-30 2012-08-15 横河電機株式会社 電圧発生装置
JP5247369B2 (ja) * 2008-11-14 2013-07-24 三菱電機株式会社 アナログ出力装置

Also Published As

Publication number Publication date
JP2011097147A (ja) 2011-05-12

Similar Documents

Publication Publication Date Title
JP2014049975A (ja) 電流検出回路及びそれを用いた電流制御装置
CN106066419B (zh) 电流检测电路
JP2009201096A (ja) スイッチ回路
JP2013026924A (ja) ゲートドライブ回路
JP2009225138A (ja) 受信装置
JP2024014878A (ja) 半導体装置
JP2013164783A (ja) 負荷バランス回路、電源装置、及び負荷バランス制御方法
JP5348115B2 (ja) 負荷駆動装置
JP5710175B2 (ja) 電源切替回路
JP4119062B2 (ja) 終端回路
JP5413125B2 (ja) スイッチ回路
US20130321029A1 (en) Input decision circuit
CN111580590A (zh) 一种基于nmos的低功耗冗余均流电路
WO2020003699A1 (ja) スイッチング素子の駆動回路
JP4397697B2 (ja) 出力回路
US7639468B2 (en) Circuit for load current measurement, limitation and switching
JP6572804B2 (ja) ゲート駆動回路
JP4599225B2 (ja) スイッチング回路
KR101733778B1 (ko) 스위칭 신호의 제어 장치 및 방법
JP5965663B2 (ja) 半導体装置
JP6668474B2 (ja) 電子制御装置
KR101569902B1 (ko) 컨버터
US8188775B2 (en) Circuit arrangement for operating voltage detection
JP6102394B2 (ja) 負荷駆動回路
JP2022044279A (ja) パワーデバイス駆動装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131028

R150 Certificate of patent or registration of utility model

Ref document number: 5413125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250