JP4599225B2 - スイッチング回路 - Google Patents

スイッチング回路 Download PDF

Info

Publication number
JP4599225B2
JP4599225B2 JP2005154180A JP2005154180A JP4599225B2 JP 4599225 B2 JP4599225 B2 JP 4599225B2 JP 2005154180 A JP2005154180 A JP 2005154180A JP 2005154180 A JP2005154180 A JP 2005154180A JP 4599225 B2 JP4599225 B2 JP 4599225B2
Authority
JP
Japan
Prior art keywords
terminal
resistor
transistor
switching element
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005154180A
Other languages
English (en)
Other versions
JP2006333104A (ja
Inventor
治夫 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005154180A priority Critical patent/JP4599225B2/ja
Priority to US11/420,341 priority patent/US7372315B2/en
Publication of JP2006333104A publication Critical patent/JP2006333104A/ja
Application granted granted Critical
Publication of JP4599225B2 publication Critical patent/JP4599225B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Description

本発明は、スイッチング回路に係り、特に、スイッチング素子に半導体素子を用い、これをパルス駆動するスイッチング回路に関する。
図３は、スイッチング素子に半導体素子を用い、これをパルス駆動する従来のスイッチング回路の一例を示す回路図である。図３において、スイッチング素子３１は、例えばＦＥＴである。信号入力側としてのソース端子Ｓには正電圧を出力する定電圧電源３２が接続され、信号出力側（負荷側）としてのドレイン端子には負荷抵抗３３が接続されており、ソース端子Ｓとゲート端子Ｇとの間には抵抗３４が接続されている。
トランジスタ３５は、このスイッチング素子３１を駆動する制御信号を供給するトランジスタであり、そのコレクタ端子Ｃはスイッチング素子３１のゲート端子Ｇに接続され、エミッタ端子Ｅは接地されている。また、ベース端子Ｂと制御信号入力端子３９との間には、コンデンサ３６と抵抗３７が直列に接続され、さらにコンデンサ３６には抵抗３８が並列に接続されている。
次に、このスイッチング回路の動作について、図３及び図４の波形図を参照して説明する。まず、制御信号入力端子３９のレベルが図４（ａ）に例示したようにＬｏｗレベルからＨｉｇｈレベルに変化すると、トランジスタ３５のベース電流が流れ、このトランジスタ３５は導通状態になって、スイッチング素子３１のゲート端子Ｇからトランジスタ３５のコレクタ端子Ｃ側を見たときのインピーダンスＺ３は、図４（ｂ）に示すように開放値から短絡値に変化する。このゲート端子Ｇでのインピーダンス変化に伴って、スイッチング素子３１もＯＦＦからＯＮに切り換わり、負荷抵抗３３の両端には図４（ｃ）に示すように、定電圧電源３２からの電圧が現れる。
一方、制御信号入力端子３９のレベルが図４（ａ）に例示したようにＨｉｇｈレベルからＬｏｗレベルに変化すると、トランジスタ３５は非導通状態になって、スイッチング素子３１のゲート端子Ｇからトランジスタ３４のコレクタ端子Ｃ側を見たときのインピーダンスＺ３は、図４（ｂ）に示すように短絡値から開放値に変化する。この変化に伴って、スイッチング素子３１もＯＮからＯＦＦに切り換わり、負荷抵抗３３の両端の電圧も消失する。
このような半導体素子を用いたスイッチング回路は、例えば特許文献１等に記載されている。
特開平８−４６５０２号公報（第６ページ、図６）
ところで、スイッチング素子に半導体素子を用い、このスイッチング素子をパルス駆動する場合には、良好なスイッチング特性が求められる。特に、高速なパルス駆動では、立ち上がり時間及び立ち下がり時間を十分に短縮する必要がある。図３に例示した従来のスイッチング回路では、制御信号入力端子３９のレベルがＬｏｗレベルからＨｉｇｈレベルに変化してスイッチング素子３１がＯＦＦからＯＮに切り換わるとき、コンデンサ３６の作用によりトランジスタ３５が良好な立ち上がりを示すため、スイッチング素子３１の立ち上がり時間も短い。
しかしながら、制御信号入力端子３９のレベルがＨｉｇｈレベルからＬｏｗレベルに変化してスイッチング素子３１がＯＮからＯＦＦに切り換わるとき、このコンデンサ３６の放電時定数が大きいために、トランジスタ３５の立ち下がりに時間を要する。このため、図４（ｂ）に示すように、スイッチング素子３１のゲート端子ＧのインピーダンスＺが開放に移行するまで時間を要し、スイッチング素子３１の立ち下がり特性が悪化するという課題があった。
本発明は、上述の課題を解消するためになされたものであり、スイッチング素子に半導体素子を用いてこれをパルス駆動する際に、良好なスイッチング特性を有するスイッチング回路を提供することを目的とする。
上記目的を達成するために、本発明のスイッチング回路は、ゲート端子とソース端子が同電位の場合にオフ、ゲート端子の電位がソース端子より低い場合にオンとなる半導体スイッチング素子と、前記半導体スイッチング素子のゲート端子とソース端子との間に接続された第４の抵抗と、コレクタ端子が前記半導体スイッチング素子のゲート端子に接続されエミッタ端子が接地された第１のトランジスタと、一端がこの第１のトランジスタのベース端子に接続されたコンデンサと、一端がこのコンデンサの他端に接続され他端が制御信号入力端子に接続された第１の抵抗と、一端が前記半導体スイッチング素子のゲート端子に接続された第２の抵抗と、コレクタ端子がこの第２の抵抗の他端に接続されエミッタ端子が接地された第２のトランジスタと、一端がこの第２のトランジスタのベース端子に接続され他端が前記制御信号入力端子に接続された第３の抵抗とを有することを特徴とする。
本発明によれば、スイッチング素子に半導体素子を用いてこれをパルス駆動する際に、良好なスイッチング特性を有するスイッチング回路を得ることができる。
以下に、本発明に係るスイッチング回路を実施するための最良の形態について、図１及び図２を参照して説明する。
図１は、本発明に係るスイッチング回路の一実施例を示す回路図である。このスイッチング回路１は、半導体スイッチング素子１１、第１のトランジスタとしてのトランジスタ１２、コンデンサ１３、第１の抵抗としての抵抗１４、第２の抵抗としての抵抗１５、第２のトランジスタとしてのトランジスタ１６、第３の抵抗としての抵抗１７、及び第４の抵抗としての抵抗１８から構成されている。また、入力端子２１、出力端子２２、及び制御信号入力端子２３を備えている。
半導体スイッチング素子１１は、制御信号によりスイッチング動作を行う半導体素子であり、本実施例においては、ＰチャンネルＭＯＳ型ＦＥＴとしている。この半導体スイッチング素子１のソース端子Ｓは入力端子２１に、ドレイン端子Ｄは出力端子２２に、それぞれ接続されている。また、ソース端子Ｓとゲート端子Gとの間には、抵抗１８が接続されている。
半導体スイッチング素子１１のゲート端子Ｇには、トランジスタ１２のコレクタ端子Ｃが接続されている。このトランジスタ１２のエミッタ端子Ｅは接地されており、ベース端子Ｂには、コンデンサ１３の一端が接続されている。コンデンサ１３の他端は抵抗１４の一端に接続され、さらにこの抵抗１４の他端は制御信号入力端子２３に接続されている。
また、半導体スイッチング素子１１のゲート端子Ｇには、抵抗１５を通してトランジスタ１６のコレクタ端子も接続されている。このトランジスタ１６のエミッタ端子Ｅは接地されており、ベース端子Ｂは、抵抗１７を通して制御信号入力端子２３に接続されている。
さらに、図１においては、入力端子２１には入力信号として、例えば正電圧を出力する定電圧電源２４が、また出力端子２２に負荷抵抗２５が、それぞれ接続されている。そして、このスイッチング回路１は、制御信号入力端子２３に印加される制御信号に従って、入力端子２１に接続された正電圧電源２４をスイッチングし、出力端子２２に接続された負荷抵抗２５に供給する。
次に、前述の図１、及び図２の波形図を参照して、上述のように構成されたスイッチング回路１の動作を説明する。図２は、制御信号入力端子２３に印加されるパルス状の制御信号の波形と、これに対応させて半導体スイッチング素子１１のゲート端子ＧのインピーダンスＺ１、及び負荷抵抗２５の両端の波形をモデル化して示す波形図である。
まず、図２（ａ）において、制御信号入力端子２３に印加される制御信号のレベルがＬｏｗレベルからＨｉｇｈレベルに変化すると、トランジスタ１２のベース端子Ｂには、コンデンサ１３と抵抗１４を通してベース電流が流れる。このベース電流は、コンデンサ１３が充電されるまでの間、制御信号の立ち上がりを微分するように流れ続け、トランジスタ１２は、制御信号の立ち上がりで高速に導通状態となり、その後はベース電流の現象とともに非導通状態に移る。これと同時に、トランジスタ１６のベース端子Ｂにも抵抗１７を通してベース電流が流れ始める。そして、自身の応答特性に従った過渡応答時間を経た後、トランジスタ１６は導通状態となる。
このときに半導体スイッチング素子１１のゲート端子Ｇから外側を見たインピーダンスＺ１は、トランジスタ１２が制御信号の立ち上がりで高速に導通状態になった後にトランジスタ１６が安定な導通状態となるので、図２（ｂ）に示すように、開放値から短絡値を経て抵抗１５に相当する値となって安定する。従って、半導体スイッチング素子１１も、このゲート端子ＧのインピーダンスＺ１の変化に伴ってＯＦＦからＯＮに高速に切り換わり、負荷抵抗２５の両端には、図２（ｃ）に示すように、定電圧電源２４からの電圧が良好な立ち上がり特性を持って現れる。
一方、制御信号のレベルがＨｉｇｈレベルからＬｏｗレベルに変化すると、トランジスタ１２は非導通状態のまま変化しないが、トランジスタ１６にはベース電流が流れなくなるため、自身の応答特性に従って導通状態から非導通状態に変化する。このときに半導体スイッチング素子１１のゲート端子ＧのインピーダンスＺ１は、図２（ｂ）に示すように、抵抗１５に相当する値から開放値へと変化するが、この抵抗１５の作用により、半導体スイッチング素子１１のＯＮからＯＦＦへの切り換わり時間が早まる。従って、図２（ｃ）に示すように、負荷抵抗２５の両端の電圧も良好な立ち下がり特性を持って消失する。
以上説明したように、本実施例においては、スイッチング回路をＯＮする際は、半導体スイッチング素子の制御端子としてのゲート端子のインピーダンスを、このスイッチング回路の制御信号の立ち上がりを微分するように開放値から短絡値を経て抵抗１５に相当する値に安定させている。また、スイッチング回路をＯＦＦする際は、この抵抗１５に相当するインピーダンス値から開放値まで変化させている。これにより、制御信号入力端子に印加されるパルス状の制御信号に対する応答速度を速め、スイッチング回路をパルス駆動する際に、良好な立ち上がり特性及び立ち下がり特性を有するスイッチング回路を得ることができる。
また、半導体スイッチング素子として、ＰチャンネルＭＯＳ型ＦＥＴを使用している。これにより、例えばＮチャンネルのものを使用した場合のように、負荷側に現れる電圧にゲート・ソース間しゃ断電圧を加えた電圧以上にゲート端子をプルアップするする必要がないので、スイッチング回路をより簡素に構成することができる。
本発明に係るスイッチング回路の一実施例を示す回路図。 図１のスイッチング回路におけるパルス状の制御信号の波形、半導体スイッチング素子１１のゲート端子ＧのインピーダンスＺ１、及び負荷抵抗２５の両端の波形をモデル化して示す波形図。 従来のスイッチング回路の一例を示す回路図。 図３における制御信号の波形、スイッチング素子の制御端子のインピーダンスＺ３、及び負荷抵抗両端の波形をモデル化して示す波形図。
符号の説明
１ スイッチング回路
１１ 半導体スイッチング素子
１２、１６ トランジスタ
１３ コンデンサ
１４、１５、１７、１８ 抵抗
２１ 入力端子
２２ 出力端子
２３ 制御信号入力端子
２４ 定電圧電源
２５ 負荷抵抗

Claims (2)

  1. ゲート端子とソース端子が同電位の場合にオフ、ゲート端子の電位がソース端子より低い場合にオンとなる半導体スイッチング素子と、
    前記半導体スイッチング素子のゲート端子とソース端子との間に接続された第４の抵抗と、
    コレクタ端子が前記半導体スイッチング素子のゲート端子に接続されエミッタ端子が接地された第１のトランジスタと、
    一端がこの第１のトランジスタのベース端子に接続されたコンデンサと、
    一端がこのコンデンサの他端に接続され他端が制御信号入力端子に接続された第１の抵抗と、
    一端が前記半導体スイッチング素子のゲート端子に接続された第２の抵抗と、
    コレクタ端子がこの第２の抵抗の他端に接続されエミッタ端子が接地された第２のトランジスタと、
    一端がこの第２のトランジスタのベース端子に接続され他端が前記制御信号入力端子に接続された第３の抵抗と
    を有することを特徴とするスイッチング回路。
  2. 前記半導体スイッチング素子をＰチャンネルＭＯＳ型ＦＥＴとしたことを特徴とする請求項１に記載のスイッチング回路。
JP2005154180A 2005-05-26 2005-05-26 スイッチング回路 Expired - Fee Related JP4599225B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005154180A JP4599225B2 (ja) 2005-05-26 2005-05-26 スイッチング回路
US11/420,341 US7372315B2 (en) 2005-05-26 2006-05-25 Switching circuit using semiconductor switching element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005154180A JP4599225B2 (ja) 2005-05-26 2005-05-26 スイッチング回路

Publications (2)

Publication Number Publication Date
JP2006333104A JP2006333104A (ja) 2006-12-07
JP4599225B2 true JP4599225B2 (ja) 2010-12-15

Family

ID=37462588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005154180A Expired - Fee Related JP4599225B2 (ja) 2005-05-26 2005-05-26 スイッチング回路

Country Status (2)

Country Link
US (1) US7372315B2 (ja)
JP (1) JP4599225B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4599225B2 (ja) * 2005-05-26 2010-12-15 株式会社東芝 スイッチング回路
TWI333193B (en) * 2006-04-27 2010-11-11 Princeton Technology Corp Image-processing system capable of controlling multiple display devices
US7701308B1 (en) * 2008-11-10 2010-04-20 Raytheon Company Radio frequency modulator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360360A (ja) * 1989-07-28 1991-03-15 Yaskawa Electric Mfg Co Ltd ゲート駆動回路
JPH0550647A (ja) * 1991-08-23 1993-03-02 Fuji Xerox Co Ltd 静電記録装置の駆動回路
JPH0623326U (ja) * 1992-04-23 1994-03-25 株式会社長府製作所 Ｐチャンネルｍｏｓ ｆｅｔのチョッパ式スイッチング回路
JPH07307653A (ja) * 1994-05-13 1995-11-21 Nippon Steel Corp スイッチング素子駆動回路
JPH0846502A (ja) * 1994-08-02 1996-02-16 S I Electron:Kk パワースイッチングトランジスタ回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751422B2 (ja) * 1988-06-27 1998-05-18 日本電気株式会社 半導体装置
US5115143A (en) * 1991-08-08 1992-05-19 International Business Machines Efficient P-channel FET drive circuit
US6873062B1 (en) * 1999-08-13 2005-03-29 Creative Technology Ltd. Switch circuit
JP2001069666A (ja) * 1999-08-26 2001-03-16 Fujitsu Ltd 電子装置及び回路ボード
US6396325B2 (en) * 1999-12-03 2002-05-28 Fairchild Semiconductor Corporation High frequency MOSFET switch
JP2002152034A (ja) 2000-11-09 2002-05-24 Mitsubishi Electric Corp スイッチング回路
US7068109B2 (en) * 2003-12-15 2006-06-27 Silicon Laboratories Apparatus for controlling modulation of an alternating waveform on a DC voltage signal within a low-noise block controller
US7274242B2 (en) * 2004-11-02 2007-09-25 Rambus Inc. Pass transistors with minimized capacitive loading
JP4599225B2 (ja) * 2005-05-26 2010-12-15 株式会社東芝 スイッチング回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360360A (ja) * 1989-07-28 1991-03-15 Yaskawa Electric Mfg Co Ltd ゲート駆動回路
JPH0550647A (ja) * 1991-08-23 1993-03-02 Fuji Xerox Co Ltd 静電記録装置の駆動回路
JPH0623326U (ja) * 1992-04-23 1994-03-25 株式会社長府製作所 Ｐチャンネルｍｏｓ ｆｅｔのチョッパ式スイッチング回路
JPH07307653A (ja) * 1994-05-13 1995-11-21 Nippon Steel Corp スイッチング素子駆動回路
JPH0846502A (ja) * 1994-08-02 1996-02-16 S I Electron:Kk パワースイッチングトランジスタ回路

Also Published As

Publication number Publication date
US7372315B2 (en) 2008-05-13
JP2006333104A (ja) 2006-12-07
US20060267667A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
JP5119894B2 (ja) ドライバ回路
US6624672B2 (en) Output buffer with constant switching current
KR930015345A (ko) 상보 입력 버퍼가 있는 집적 회로
JP2007272873A5 (ja)
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
JP6304966B2 (ja) 半導体駆動装置及び半導体装置
US8400185B2 (en) Driving circuit with zero current shutdown and a driving method thereof
JP2012065235A (ja) 電圧出力回路
KR920009031B1 (ko) 드라이버 회로
JP4599225B2 (ja) スイッチング回路
US9312848B2 (en) Glitch suppression in an amplifier
CN108233701B (zh) 一种升降压电压转换电路
JP4774287B2 (ja) 出力回路
CN107168433B (zh) 输出电路
JP4880436B2 (ja) 半導体集積回路および電源装置
JP2006295322A (ja) レベルシフタ回路
CN111721986B (zh) 一种宽输入共模电压范围电流检测放大器电路
JP2009095166A (ja) 電圧制御形スイッチングデバイスのゲート駆動装置
CN111464000B (zh) 电源转换电路的输出级电路
JP4600012B2 (ja) ドライバ回路
CN112713890A (zh) 驱动器的反相电路
JP2006108778A (ja) 出力回路
JP2014085745A (ja) 基準電圧生成回路
JP4780302B2 (ja) 高周波スイッチ回路
TWI607427B (zh) Source driver circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees