JP6572804B2 - ゲート駆動回路 - Google Patents
ゲート駆動回路 Download PDFInfo
- Publication number
- JP6572804B2 JP6572804B2 JP2016046702A JP2016046702A JP6572804B2 JP 6572804 B2 JP6572804 B2 JP 6572804B2 JP 2016046702 A JP2016046702 A JP 2016046702A JP 2016046702 A JP2016046702 A JP 2016046702A JP 6572804 B2 JP6572804 B2 JP 6572804B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- gate
- voltage
- source
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
Description
図1は、本発明の実施例1のゲート駆動回路の回路構成図である。図1に示すゲート駆動回路は、入力電圧を入力する入力端子INと図示しない負荷に接続された出力端子OUTとの間に接続されたスイッチ素子Q1,Q2のゲートに電圧を印加してスイッチ素子Q1,Q2をオンオフ動作させる。
図2は、本発明の実施例2のゲート駆動回路の回路構成図である。実施例1のゲート駆動回路では、2つのスイッチ素子Q1,Q2を設けたが、実施例2のゲート駆動回路は、1つのN型のMOSFETからなるスイッチ素子Q1を使用したことを特徴とする。
図3は、本発明の実施例3のゲート駆動回路の回路構成図である。実施例3のゲート駆動回路は、図1に示すゲート駆動回路に対して、実施例1のP型のMOSFETからなるスイッチQ3を、バイポーラ型のPNPトランジスタからなるスイッチQ4に置き換えたことを特徴とする。図3のその他の構成は、図1に示すゲート駆動回路の構成と同じであるので、その他の構成の説明は省略する。
図4は、本発明の実施例4のゲート駆動回路の回路構成図である。スイッチ素子Q5,Q6は、P型のMOSFETからなり、スイッチ素子Q5は、本発明の第1スイッチ素子に対応し、スイッチ素子Q6は、本発明の第2スイッチ素子に対応する。スイッチ素子Q5のドレインは、入力端子INに接続され、スイッチ素子Q6のドレインは、出力端子OUTに接続される。スイッチ素子Q5のソースとスイッチ素子Q6のソースは共通に接続される。また、スイッチ素子Q5のゲートとスイッチ素子Q6のゲートは共通に接続され、抵抗R2の一端と定電流源Iaの一端に接続される。
図5は、本発明の実施例5のゲート駆動回路の回路構成図である。実施例4のゲート駆動回路では、P型のMOSFETからなる2つのスイッチ素子Q5,Q6を設けたが、実施例5のゲート駆動回路は、P型のMOSFETからなる1つのスイッチ素子Q5を使用したことを特徴とする。
図6は、本発明の実施例6のゲート駆動回路の回路構成図である。実施例6のゲート駆動回路は、図4に示すゲート駆動回路に対して、実施例4のP型のMOSFETからなるスイッチQ7を、バイポーラ型のNPNトランジスタからなるスイッチQ8に置き換えたことを特徴とする。図6のその他の構成は、図4に示すゲート駆動回路の構成と同じであるので、その他の構成の説明は省略する。
図7は、本発明の実施例7のゲート駆動回路の回路構成図である。実施例7のゲート駆動回路は、実施例1のゲート駆動回路に、さらに、ゲート電圧可変回路を追加したことを特徴とする。
I1=(E1−Vgs)/R3
スイッチQ9,Q10は、カレントミラー回路となっているため、定電流源Iaの出力電流I2は、基準電流I1と同じ電流となり、スイッチQ10と抵抗R1とスイッチQ3との直列回路に流れる。なお、スイッチQ12は、スイッチQ3のゲート−ソース間電圧の温度特性による変化を補正する。
IN 入力端子
OUT 出力端子
R1〜R3 抵抗
Q1 第1スイッチ素子
Q2 第2スイッチ素子
Q3〜Q12 スイッチ
Ia 定電流源
E1 直流電源
OP オペアンプ
Claims (7)
- 入力電圧を入力する入力端子と負荷に接続された出力端子との間に接続されたスイッチ素子のゲートに電圧を印加して前記スイッチ素子をオンオフ動作させるゲート駆動回路であって、
前記入力電圧の変動範囲に対応して、前記スイッチ素子のゲート−ソース間電圧を、前記スイッチ素子がオンする閾値電圧以上の電圧に調整するゲート−ソース間電圧制御回路を備え、
前記ゲート−ソース間電圧制御回路は、
一端が電源に接続された定電流源と、
一端が前記定電流源の他端と前記スイッチ素子のゲートに接続された抵抗と、
前記抵抗の他端にソースが接続され、前記スイッチ素子のソースにゲートが接続され、ドレインが固定電位に設定された前記スイッチ素子とは異種のスイッチと、
を備えることを特徴とするゲート駆動回路。 - 前記スイッチ素子は、N型のMOSFETからなり、前記スイッチは、P型のMOSFETからなることを特徴とする請求項1記載のゲート駆動回路。
- 前記スイッチ素子は、N型のMOSFETからなる第1スイッチ素子とN型のMOSFETからなる第2スイッチ素子とからなり、
前記第1スイッチ素子のドレインに前記入力電圧が入力され、前記第2スイッチ素子のドレインが前記出力端子に接続され、前記第1スイッチ素子のソースと前記第2スイッチ素子とのソースが前記スイッチのゲートに接続され、前記第1スイッチ素子のゲートと前記第2スイッチ素子のゲートが前記定電流源の他端と前記抵抗の一端とに接続されることを特徴とする請求項1又は請求項2記載のゲート駆動回路。 - 入力電圧を入力する入力端子と負荷に接続された出力端子との間に接続されたスイッチ素子のゲートに電圧を印加して前記スイッチ素子をオンオフ動作させるゲート駆動回路であって、
前記入力電圧の変動範囲に対応して、前記スイッチ素子のゲート−ソース間電圧を、前記スイッチ素子がオンする閾値電圧以上の電圧に調整するゲート−ソース間電圧制御回路を備え、
前記ゲート−ソース間電圧制御回路は、
電源にドレインが接続され、前記スイッチ素子のソースにゲートが接続され、前記スイッチ素子とは異種のスイッチと、
一端が前記スイッチのソースに接続され、他端が前記スイッチ素子のゲートに接続された抵抗と、
一端が前記抵抗の他端に接続され、他端が固定電位に設定された定電流源と、
を備え、
前記スイッチ素子は、P型のMOSFETからなり、前記スイッチは、N型のMOSFETからなることを特徴とするゲート駆動回路。 - 前記スイッチ素子は、P型のMOSFETからなる第1スイッチ素子とP型のMOSFETからなる第2スイッチ素子とからなり、
前記第1スイッチ素子のドレインに前記入力電圧が入力され、前記第2スイッチ素子のドレインが前記出力端子に接続され、前記第1スイッチ素子のソースと前記第2スイッチ素子とのソースが前記スイッチのゲートに接続され、前記第1スイッチ素子のゲートと前記第2スイッチ素子のゲートが前記定電流源の一端と前記抵抗の他端とに接続されることを特徴とする請求項4記載のゲート駆動回路。 - 前記定電流源は、第1のMOSFETと、前記抵抗に接続される第2のMOSFETとからなるミラー回路であり、
さらに、直流電源の電圧を可変することにより前記第1のMOSFETを介して前記第2のMOSFETに流れる電流を可変させ、前記抵抗の電圧降下を可変させることにより前記スイッチ素子のゲート−ソース間電圧を可変させるゲート電圧可変回路を備えることを特徴とする請求項1乃至請求項3のいずれか1項記載のゲート駆動回路。 - 入力電圧を入力する入力端子と負荷に接続された出力端子との間に接続されたスイッチ素子のゲートに電圧を印加して前記スイッチ素子をオンオフ動作させるゲート駆動回路であって、
前記入力電圧の変動範囲に対応して、前記スイッチ素子のゲート−ソース間電圧を、前記スイッチ素子がオンする閾値電圧以上の電圧に調整するゲート−ソース間電圧制御回路を備え、
前記ゲート−ソース間電圧制御回路は、
電源にコレクタが接続され、前記スイッチ素子のソースにベースが接続され、前記スイッチ素子とは異種のスイッチと、
一端が前記スイッチのエミッタに接続され、他端が前記スイッチ素子のゲートに接続された抵抗と、
一端が前記抵抗の他端に接続され、他端が固定電位に設定された定電流源と、
を備え、
前記スイッチ素子は、P型のMOSFETからなる第1スイッチ素子とP型のMOSFETからなる第2スイッチ素子とからなり、前記スイッチは、N型のトランジスタからなり、
前記第1スイッチ素子のドレインに前記入力電圧が入力され、前記第2スイッチ素子のドレインが前記出力端子に接続され、前記第1スイッチ素子のソースと前記第2スイッチ素子とのソースが前記スイッチのベースに接続され、前記第1スイッチ素子のゲートと前記第2スイッチ素子のゲートが前記定電流源の一端と前記抵抗の他端とに接続されることを特徴とするゲート駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016046702A JP6572804B2 (ja) | 2016-03-10 | 2016-03-10 | ゲート駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016046702A JP6572804B2 (ja) | 2016-03-10 | 2016-03-10 | ゲート駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017163722A JP2017163722A (ja) | 2017-09-14 |
JP6572804B2 true JP6572804B2 (ja) | 2019-09-11 |
Family
ID=59858132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016046702A Active JP6572804B2 (ja) | 2016-03-10 | 2016-03-10 | ゲート駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6572804B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10659033B2 (en) * | 2017-11-03 | 2020-05-19 | Texas Instruments Incorporated | High voltage gate driver current source |
CN112104205A (zh) * | 2020-08-14 | 2020-12-18 | 西安工程大学 | 具有中点电压跟踪功能的全桥逆变电路栅极驱动电路 |
-
2016
- 2016-03-10 JP JP2016046702A patent/JP6572804B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017163722A (ja) | 2017-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10541677B2 (en) | Low output impedance, high speed and high voltage generator for use in driving a capacitive load | |
US9024678B2 (en) | Current sensing circuit arrangement for output voltage regulation | |
CN107134991B (zh) | 一种用于驱动功率晶体管的驱动电路 | |
US9459639B2 (en) | Power supply circuit with control unit | |
US7683687B2 (en) | Hysteresis characteristic input circuit including resistors capable of suppressing penetration current | |
US10498333B1 (en) | Adaptive gate buffer for a power stage | |
US10666137B2 (en) | Method and circuitry for sensing and controlling a current | |
JP2017135532A (ja) | 電圧検出回路及びチャージポンプ回路 | |
JP6572804B2 (ja) | ゲート駆動回路 | |
JP6442322B2 (ja) | 基準電圧回路および電子機器 | |
JP4017850B2 (ja) | 電源回路 | |
US9798346B2 (en) | Voltage reference circuit with reduced current consumption | |
TWI681277B (zh) | 電壓調整器 | |
US10601416B2 (en) | Gate drive device | |
US20180188764A1 (en) | Start-up circuits | |
WO2020003699A1 (ja) | スイッチング素子の駆動回路 | |
US8692589B2 (en) | Semiconductor element driving circuit and semiconductor device | |
US9007049B2 (en) | Current source circuit with temperature compensation | |
TW201339793A (zh) | 基準電流產生電路及基準電壓產生電路 | |
JP2006108778A (ja) | 出力回路 | |
US10763851B2 (en) | Gate control circuit and transistor drive circuit | |
JP2018061115A (ja) | イネーブル信号生成回路 | |
CN109474269B (zh) | 浮动开关及其驱动电路 | |
US7042279B2 (en) | Reference voltage generating circuit | |
JP2010165071A (ja) | 定電圧電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190729 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6572804 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |