TWI493874B - 位準轉換器以及運算放大器 - Google Patents

位準轉換器以及運算放大器 Download PDF

Info

Publication number
TWI493874B
TWI493874B TW101138814A TW101138814A TWI493874B TW I493874 B TWI493874 B TW I493874B TW 101138814 A TW101138814 A TW 101138814A TW 101138814 A TW101138814 A TW 101138814A TW I493874 B TWI493874 B TW I493874B
Authority
TW
Taiwan
Prior art keywords
coupled
signal
switch module
switching element
module
Prior art date
Application number
TW101138814A
Other languages
English (en)
Other versions
TW201417504A (zh
Inventor
Yi Cheng Hsieh
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Priority to TW101138814A priority Critical patent/TWI493874B/zh
Priority to US13/966,415 priority patent/US8872571B2/en
Publication of TW201417504A publication Critical patent/TW201417504A/zh
Application granted granted Critical
Publication of TWI493874B publication Critical patent/TWI493874B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Description

位準轉換器以及運算放大器
本發明有關於一種位準轉換器(level shifter)以及運算放大器，特別有關於具有使其內的開關元件能關閉且快速增加電流的位準轉換器以及運算放大器。
在習知的電路中，會使用一位準轉換器來調整訊號的位準，使得後續的元件能夠有正常的表現。舉例來說，使用數位訊號的數位元件需要訊號在1.2V以上時才能正確判斷訊號的邏輯值，然而訊號本身的位準可能只有250mv，因此需要位準轉換器來調整訊號的位準值使數位元件能夠正常運作。
第1圖繪示了習知技術的位準轉換器100。位準轉換器100包含了一位準調整模組101以及一訊號接收模組103。訊號接收模組103用以接收一差動輸入訊號，此差動輸入訊號由第一輸入訊號Vin+ 以及第二輸入訊號Vin- 所形成。而位準調整模組101根據此差動輸入訊號產生調整後輸出訊號Vo 。位準調整模組101具有一第一電晶體Tr1 以及一第二電晶體Tr2 ，第一電晶體Tr1 的控制端TCTr1 ，第二電晶體Tr2 的控制端TCTr2 以及第二端T2Tr2 共同耦接於一連接點T。訊號接收模組103包含一第一開關SW1 以及一第二開關SW2 ，第一開關SW1 的控制端TCSW1 以及第二開關SW2 的控制端TCSW2 分別接收第一、第二輸入訊號Vin+ 以及Vin- ，且第一開關SW1 和第二開關SW2 的導通與否是由第一、第二輸入訊號Vin+ 以及Vin- 分別來控制。
然而，在這樣的電路結構下，第二電晶體Tr2 會一直處於導通的狀態，會有電流一直流過。第2圖繪示了習知技術之位準轉換器的電流狀況示意圖，其中橫軸代表時間，縱軸代表流過第一電晶體Tr1 或第二電晶體Tr2 的電流I之電流值。如第2圖所示，虛線標示的電流曲線CI 表示理想狀況下的電流I之電流值，而實線標示的電流曲線CR 表示實際狀況下的電流I之電流值。於理想狀況下，電流I會很快的上升至預定電流值IW ，且很快的下降至零。然而，在實際狀況時，第二電晶體Tr2 無法快速的接到地電位，因此連接點T也無法快速的下降到地電位，電流上升和下降速度會因而較慢而有延遲現象。此外，第一電晶體Tr1 未導通時，仍會有較小的電流Ir 持續流過第二電晶體Tr2 。因為電流上升和下降速度較慢且有固定電流持續流過第二電晶體Tr2 ，因此單位時間內流過第一電晶體Tr1 或第二電晶體Tr2 的電流總和較大(第2圖中斜線標示的面積)。如熟知此項技藝者所知悉，元件功率消耗會跟流過元件的電流總和有關，因此在第1圖的電路結構下位準調整模組101會有較大的功率消耗。而且，在此種電路結構下，電流上升和下降的延遲現象也會降低電路的整體表現。
因此，本發明之一目的為提供一種能使其內的開關元件關閉且快速增加電流的位準轉換器。
本發明之另一目的為提供一種能使其內的開關元件關閉且快速 增加電流的運算放大器。
本發明之一實施例揭露了一種位準轉換器，用以產生一調整後輸出訊號，包含：一訊號接收模組，具有至少一訊號輸入端以接收至少一輸入訊號，且根據該輸入訊號導通或不導通；一位準調整模組，根據該輸入訊號產生該調整後輸出訊號，該位準調整模組包含一第一連接端以及一第二連接端，其中該第二連接端耦接該訊號接收模組；以及一開關模組，具有一第一端耦接該第一連接端以及一第二端耦接該第二連接端，當該開關模組導通時，一電流路徑透過該開關模組形成於該第一連接端以及該第二連接端以及該訊號接收模組之間，當該開關模組不導通時，一電流無法從該第一連接端流至該第二連接端。
前述實施例之結構不限於使用在位準轉換器，亦可使用在運算放大器。
根據前述之實施例，位準調整模組中與開關模組耦接的電晶體可以被關閉，且位準調整模組提供的電流可以快速上升，可改善習知技術中的問題。
第3圖繪示了根據本發明之位準轉換器300的示意圖。請留意第3圖內容雖以第1圖所示的電路結構來做為例子解釋本發明的內容，但並不受限。本發明所揭露的概念當可運用在其他電路結構上。舉例來說，第3圖中訊號接收模組303接收的是一差動訊號，但亦可為單一輸入訊號。此外，雖然第3圖和第4圖中的電路被稱為位 準轉換器，但其亦可做為其他用途使用，舉例來說，可做為一運算放大器。
如第3圖所示，位準轉換器300包含了一位準調整模組301、一訊號接收模組303以及一開關模組305。訊號接收模組303具有兩訊號輸入端TS1 、TS2 以分別接收第一、第二輸入訊號Vin+ 、Vin- ，且訊號接收模組303根據第一、第二輸入訊號Vin+ 、Vin- 的邏輯準位導通或不導通。位準調整模組301根據第一、第二輸入訊號Vin+ 、Vin- 產生調整後輸出訊號Vo ，並包含一第一連接端Tadj1 以及一第二連接端Tadj2 ，其中第一連接端Tadj1 耦接開關模組305，第二連接端Tadj2 耦接訊號接收模組303。開關模組305具有一第一端Tsm1 耦接第一連接端Tadj1 以及一第二端Tsm2 耦接第二連接端Tadj2 。當開關模組305導通時，一電流路徑透過開關模組305形成於第一連接端Tadj1 以及第二連接端Tadj2 之間。亦即開關模組305導通時，一電流可自第一連接端Tadj1 流過開關模組305，然後流經第二連接端Tadj2 再到訊號接收模組303。
在一實施例中，訊號接收模組303包含：一第一訊號輸入端TS1 用以接收第一輸入訊號Vin+ ，以及一第二訊號輸入端TS2 用以接收第二輸入訊號Vin- 。此外，訊號接收模組303更包含一第一開關元件SW1 以及一第二開關元件SW2 。第一開關元件SW1 具有一控制端TCSW1 做為第一訊號輸入端TS1 ，且具有一第一端T1SW1 耦接位準調整模組301，並具有一第二端T2SW1 耦接至一第一電位(此例中為地電位)。第二開關元件SW2 具有一控制端TCSW2 做為第二訊號輸入端TS2 ，且具有一第一端T1SW2 耦接第二連接端Tadj2 以及開關模組 305的第二端Tsm2 ，並具有一第二端T2SW2 耦接至第一電位。當第二開關元件SW2 導通時，開關模組305不導通，反之當第二開關元件SW2 不導通時，開關模組305導通。在此實施例中，開關模組305的控制端Tsmc 亦接收第二輸入訊號Vin- 並根據第二輸入訊號Vin- 來導通或不導通。然而，開關模組305亦可由不同於第二輸入訊號Vin- 的訊號來控制。
位準調整模組301包含一第一電晶體Tr1 以及一第二電晶體Tr2 。第一電晶體Tr1 包含耦接第二連接端Tadj2 的一控制端TCTr1 ，耦接於一第二電位Vcc 的一第一端T1Tr1 ，以及耦接第一開關元件SW1 之第一端T1SW1 的一第二端T2Tr1 。第二電晶體Tr2 包含耦接第二連接端Tadj2 的一控制端TCTr2 ，耦接於第二電位Vcc 的一第一端T1Tr2 ，以及耦接第一連接端Tadj1 的一第二端T2Tr2 。
請參閱第4圖，其繪示了根據本發明之位準轉換器詳細結構其中一例的示意圖。在第4圖中，是使用一第三電晶體SW3 來做為第3圖中的開關模組305，但請留意開關模組305可包含第三電晶體SW3 之外的其他元件，亦可由其他元件來實現，只要能達到相同的功能即可。第三開關元件SW3 的第一端T1SW3 為第3圖之開關模組305的第一端Tsm1 ，而第三開關元件SW3 的第二端T2SW3 為第3圖之開關模組305的第二端Tsm2 ，其控制端TCSW3 則第3圖之開關模組305的控制端Tsmc ，其耦接第二開關元件SW2 的控制端TCSW2 以接收第二輸入訊號Vin- 。
在第4圖的實施例中，第一開關元件SW1 以及第二開關元件SW2 為N型金氧半導體電晶體，而第一電晶體Tr1 、第二電晶體Tr2 以及 第三開關元件SW3 為P型金氧半導體電晶體。因此當第二開關元件SW2 導通(第二輸入訊號Vin- 為高位準)，則第三開關元件SW3 為不導通。於此情況下，連接點T的電位可以很快的降到地電位使得流經第一電晶體Tr1 的電流快速上升，且第二電晶體Tr2 不導通。反之，當第二開關元件SW2 不導通(第二輸入訊號Vin- 為低位準)，則第三開關元件SW3 為導通。此時會有一電流路徑形成於第一連接端Tadj1 以及第二連接端Tadj2 之間，此時依據第一輸入訊號Vin+的狀態，會決定是否有電流自第一電晶體Tr1 輸出。
第5圖繪示了根據本發明之位準轉換器的電流狀況示意圖。如第5圖所示，流過第一電晶體Tr1 的電流I能夠快速的上升以較有效率的提供大電流，使得電路有較好的整體表現。此外，第二電晶體Tr2 能被關閉而不導通，因此不會有習知技術中第二電晶體Tr2 一直處於導通狀態而一直有電流流過的問題。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、300‧‧‧位準轉換器
101、301‧‧‧位準調整模組
103、303‧‧‧訊號接收模組
305‧‧‧開關模組
T‧‧‧連接點
Tr1 ‧‧‧第一電晶體
Tr2 ‧‧‧第二電晶體
SW1 ‧‧‧第一開關元件
SW2 ‧‧‧第二開關元件
SW3 ‧‧‧第三開關元件
T1Tr1 、T1Tr2 、T1SW1 、T1SW2 、T1SW3 、Tsm1 ‧‧‧第一端
T2Tr1 、T2Tr2 、T2SW1 、T2SW2 、T2SW3 、Tsm2 ‧‧‧第二端
TCTr1 、TCTr2 、TCSW1 、TCSW2 、TCSW3 、TsmC ‧‧‧控制端
TS1 、TS2 ‧‧‧訊號輸入端
Tadj1 ‧‧‧第一連接端
Tadj2 ‧‧‧第二連接端
第1圖繪示了習知技術的位準轉換器。
第2圖繪示了習知技術之位準轉換器的電流狀況示意圖。
第3圖繪示了根據本發明之位準轉換器的示意圖。
第4圖繪示了根據本發明之位準轉換器詳細結構其中一例的示意圖。
第5圖繪示了根據本發明之位準轉換器的電流狀況示意圖。
300‧‧‧位準轉換器
301‧‧‧位準調整模組
303‧‧‧訊號接收模組
305‧‧‧開關模組
T‧‧‧連接點
Tr1 ‧‧‧第一電晶體
Tr2 ‧‧‧第二電晶體
SW1 ‧‧‧第一開關元件
SW2 ‧‧‧第二開關元件
T1Tr1 、T1Tr2 、T1SW1 、T1SW2 、Tsm1 ‧‧‧第一端
T2Tr1 、T2Tr2 、T2SW1 、T2SW2 、Tsm2 ‧‧‧第二端
TCTr1 、TCTr2 、TCSW1 、TCSW2 、TsmC ‧‧‧控制端
TS1 、TS2 ‧‧‧訊號輸入端
Tadj1 ‧‧‧第一連接端
Tadj2 ‧‧‧第二連接端

Claims (10)

  1. 一種位準轉換器，用以產生一調整後輸出訊號，包含：一訊號接收模組，具有至少一訊號輸入端以接收至少一輸入訊號，且根據該輸入訊號導通或不導通；一位準調整模組，根據該輸入訊號產生該調整後輸出訊號，該位準調整模組包含一第一連接端以及一第二連接端，其中該第二連接端耦接該訊號接收模組；以及一開關模組，具有一第一端耦接該第一連接端以及一第二端耦接該第二連接端，當該開關模組導通時，一電流路徑透過該開關模組形成於該第一連接端，該第二連接端以及該訊號接收模組之間，當該開關模組不導通時，阻隔電流從該第一連接端流至該第二連接端，該開關模組更包含耦接該輸入訊號的一第三端；其中該開關模組由該輸入訊號所控制。
  2. 如申請專利範圍第1項所述的位準轉換器，其中該訊號接收模組包含：一第一訊號輸入端，接收一第一輸入訊號；一第二訊號輸入端，接收一第二輸入訊號；一第一開關元件，具有一控制端做為該第一訊號輸入端，且具有一第一端耦接該位準調整模組，並具有一第二端耦接至一第一電位；以及一第二開關元件，具有一控制端做為該第二訊號輸入端，且具有一第一端耦接該第二連接端以及該開關模組的該第二端，並具有一 第二端耦接至該第一電位；其中當該第二開關元件導通時，該開關模組不導通，而當該第二開關元件不導通時，該開關模組導通。
  3. 如申請專利範圍第2項所述的位準轉換器，其中該位準調整模組包含：一第一電晶體，包含耦接該第二連接端的一控制端，耦接於一第二電位的一第一端，以及耦接該第一開關元件之該第一端的一第二端；以及一第二電晶體，包含耦接該第二連接端的一控制端，耦接於該第二電位的一第一端，以及耦接該第一連接端的一第二端；其中該開關模組的該第二端同時耦接該第一電晶體的該控制端以及該第二電晶體的該控制端。
  4. 如申請專利範圍第3項所述的位準轉換器，其中該開關模組包含：一第三開關元件，包含作為該開關模組的該第一端之一第一端，作為該開關模組的該第二端之一第二端，以及耦接該第二開關元件的該控制端的一控制端。
  5. 如申請專利範圍第4項所述的位準轉換器，其中該第一開關元件、以及該第二開關元件為N型金氧半導體電晶體，而該第三開關元件、該第一電晶體以及該第二電晶體為P型金氧半導體電晶體。
  6. 一種運算放大器，用以產生一調整後輸出訊號，包含：一訊號接收模組，具有至少一訊號輸入端以接收至少一輸入訊號，且根據該輸入訊號導通或不導通；一位準調整模組，根據該輸入訊號產生該調整後輸出訊號，該位準調整模組包含一第一連接端以及一第二連接端，其中該第二連接端耦接該訊號接收模組；以及一開關模組，具有一第一端耦接該第一連接端以及一第二端耦接該第二連接端，當該開關模組導通時，一電流路徑透過該開關模組形成於該第一連接端、該第二連接端以及該訊號接收模組之間，當該開關模組不導通時，阻隔電流從該第一連接端流至該第二連接端，該開關模組更包含耦接該輸入訊號的一第三端；其中該開關模組由該輸入訊號所控制。
  7. 如申請專利範圍第6項所述的運算放大器，其中該訊號接收模組包含：一第一訊號輸入端，接收一第一輸入訊號；一第二訊號輸入端，接收一第二輸入訊號；一第一開關元件，具有一控制端做為該第一訊號輸入端，且具有一第一端耦接該位準調整模組，並具有一第二端耦接至一第一電位；以及一第二開關元件，具有一控制端做為該第二訊號輸入端，且具有一第一端耦接該第二連接端以及該開關模組的該第二端，並具有一 第二端耦接至該第一電位；其中當該第二開關元件導通時，該開關模組不導通，而當該第二開關元件不導通時，該開關模組導通。
  8. 如申請專利範圍第7項所述的運算放大器，其中該位準調整模組包含：一第一電晶體，包含耦接該第二連接端的一控制端，耦接於一第二電位的一第一端，以及耦接該第一開關元件之該第一端的一第二端；以及一第二電晶體，包含耦接該第二連接端的一控制端，耦接於該第二電位的一第一端，以及耦接該第一連接端的一第二端。
  9. 如申請專利範圍第8項所述的運算放大器，其中該開關模組包含：一第三開關元件，包含作為該開關模組的該第一端之一第一端，作為該開關模組的該第二端之一第二端，以及耦接該第二開關元件的該控制端的一控制端；其中該開關模組的該第二端同時耦接該第一電晶體的該控制端以及該第二電晶體的該控制端。
  10. 如申請專利範圍第9項所述的運算放大器，其中該第一開關元件、以及該第二開關元件為N型金氧半導體電晶體，而該第三開關元件、該第一電晶體以及該第二電晶體為P型金氧半導體電晶體。
TW101138814A 2012-10-19 2012-10-19 位準轉換器以及運算放大器 TWI493874B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101138814A TWI493874B (zh) 2012-10-19 2012-10-19 位準轉換器以及運算放大器
US13/966,415 US8872571B2 (en) 2012-10-19 2013-08-14 Level shifter and operational amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101138814A TWI493874B (zh) 2012-10-19 2012-10-19 位準轉換器以及運算放大器

Publications (2)

Publication Number Publication Date
TW201417504A TW201417504A (zh) 2014-05-01
TWI493874B true TWI493874B (zh) 2015-07-21

Family

ID=50484814

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101138814A TWI493874B (zh) 2012-10-19 2012-10-19 位準轉換器以及運算放大器

Country Status (2)

Country Link
US (1) US8872571B2 (zh)
TW (1) TWI493874B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10771045B1 (en) 2019-03-28 2020-09-08 Samsung Electronics Co., Ltd. Apparatus and method for reducing output skew and transition delay of level shifter

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200416439A (en) * 2003-02-18 2004-09-01 Samsung Electronics Co Ltd Level shifter having low peak current
TWI264871B (en) * 2004-08-06 2006-10-21 Faraday Tech Corp Programmable level shifter for wide range operation purpose
US7133487B2 (en) * 2003-12-22 2006-11-07 Sunplus Technology Co., Ltd. Level shifter
US7145363B2 (en) * 2004-02-04 2006-12-05 Hynix Semiconductor Inc. Level shifter
US7151400B2 (en) * 2004-07-13 2006-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Boost-biased level shifter
US7295038B2 (en) * 2004-08-16 2007-11-13 Samsung Electronics Co., Ltd. Digital circuits having current mirrors and reduced leakage current
TWI315609B (en) * 2005-02-23 2009-10-01 Taiwan Semiconductor Mfg Dual-voltage three-state buffer circuit with simplified tri-state level shifter
TWI361566B (en) * 2007-04-27 2012-04-01 Mosaid Technologies Inc Voltage level shifter and buffer using same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653877B2 (en) * 2012-01-13 2014-02-18 National Tsing Hua University Current mirror modified level shifter

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200416439A (en) * 2003-02-18 2004-09-01 Samsung Electronics Co Ltd Level shifter having low peak current
US7133487B2 (en) * 2003-12-22 2006-11-07 Sunplus Technology Co., Ltd. Level shifter
US7145363B2 (en) * 2004-02-04 2006-12-05 Hynix Semiconductor Inc. Level shifter
US7151400B2 (en) * 2004-07-13 2006-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Boost-biased level shifter
TWI264871B (en) * 2004-08-06 2006-10-21 Faraday Tech Corp Programmable level shifter for wide range operation purpose
US7295038B2 (en) * 2004-08-16 2007-11-13 Samsung Electronics Co., Ltd. Digital circuits having current mirrors and reduced leakage current
TWI315609B (en) * 2005-02-23 2009-10-01 Taiwan Semiconductor Mfg Dual-voltage three-state buffer circuit with simplified tri-state level shifter
TWI361566B (en) * 2007-04-27 2012-04-01 Mosaid Technologies Inc Voltage level shifter and buffer using same

Also Published As

Publication number Publication date
US8872571B2 (en) 2014-10-28
TW201417504A (zh) 2014-05-01
US20140111267A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
US9257190B2 (en) Level shifter
US10298238B2 (en) Differential driver with pull up and pull down boosters
US8519762B2 (en) Adjusting circuit of duty cycle and its method
US8134400B2 (en) Semiconductor circuit
US8493125B2 (en) Level shift circuit
US8952725B2 (en) Low voltage differential signal driving circuit and electronic device compatible with wired transmission
US20110316505A1 (en) Output Buffer With Improved Output Signal Quality
JP6294061B2 (ja) 短絡保護回路
US10135442B2 (en) Current-mode logic circuit
US20090289668A1 (en) Output driver circuit for an integrated circuit
JP2014160981A (ja) レベルシフト回路
JP2014075692A (ja) 出力回路
US9191006B1 (en) Current-limited level shift circuit
TWI493874B (zh) 位準轉換器以及運算放大器
JP2011103607A (ja) 入力回路
JP2008147940A (ja) 半導体集積回路
JP2015091092A (ja) ドライバ回路および半導体集積回路装置
US7679419B2 (en) Level shifter device with write assistance and method thereof
US10693447B1 (en) Comparator circuit
US8816726B1 (en) Differential signaling driver
JP2012105135A (ja) 差動出力回路
US20080150584A1 (en) Cml circuit
US8680923B2 (en) Output circuit
TWI566528B (zh) 軌對軌比較電路與其方法
US10439571B1 (en) Circuit with wide range input common mode voltage operation