JP2014075692A - 出力回路 - Google Patents
出力回路 Download PDFInfo
- Publication number
- JP2014075692A JP2014075692A JP2012222046A JP2012222046A JP2014075692A JP 2014075692 A JP2014075692 A JP 2014075692A JP 2012222046 A JP2012222046 A JP 2012222046A JP 2012222046 A JP2012222046 A JP 2012222046A JP 2014075692 A JP2014075692 A JP 2014075692A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- signal
- circuit
- vdd2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】VDD2とGNDの間で変化する入力信号INを、VDD2より高いVDD1とGNDの間で変化する出力信号として出力する出力回路は、VDD1と出力端子40の間に直列に接続されたPchTr34およびPchTr35と、GNDと出力端子40の間に直列に接続されたNchTr37およびNchTr38と、入力信号INを変換するレベルシフト回路31と、PchTr34のゲートにNode1を印加する第1駆動回路32と、NchTr37のゲートにNode2を印加する第2駆動回路33と、Node3とVDD2の間に接続され出力信号40により制御される第1パス回路36と、Node4とVDD2の間に接続され出力信号により制御される第2パス回路39を有する。
【選択図】図3
Description
図2に示すように、3.3Vの電源と0V電源(GND)の間に直列に第1極性トランジスタ(PchTr)23と第2極性トランジスタ(NchTr)24を直列に接続し、PchTr23とNchTr24の接続ノードを出力端子25に接続する。内部回路からレベルシフトされた2つの信号SIG1およびSIG2が出力される。駆動回路21は、SIG1から駆動信号SIGAを生成してPchTr23のゲートに印加し、駆動回路22は、SIG2から駆動信号SIGBを生成してNchTr24のゲートに印加する。SIGAおよびSIGBは、3.3Vと0Vの間で変化する信号である。
また、内部の回路は1.8Vの耐圧のトランジスタで形成し、図1の(B)の入出力回路10Bを3.3Vの耐圧を有するトランジスタで形成することが考えられる。しかし、内部回路と出力回路11Bを別のプロセスで形成するのはプロセスが大幅に増加するので現実的でない。
実施形態の出力回路が含まれる半導体装置は、内部回路と、出力回路と、を有する。実際には、入力回路も有するが、本実施形態には直接関係しないので、説明は省略する。
第1PchTr34は、ソース、ドレインおよびバックゲート(BG)にVDD1が、ゲートにVDD2が印加される。したがって、ゲート−ソース間電圧Vgs、ゲート−ドレイン間電圧Vgdおよびゲート−バックゲート間電圧Vgbは、VDD1−VDD2(1.5V)である。また、ドレイン−ソース間電圧Vds、ソース−バックゲート間電圧Vsbおよびドレイン−バックゲート間電圧Vdbは、0Vであり、耐圧VDD2(1.8V)を超える電圧が印加されることはない。第2PchTr35の各部にも、第1PchTr34と同様の電圧が印加されるので、耐圧VDD2(1.8V)を超える電圧が印加されることはない。
32 第1駆動回路
33 第2駆動回路
34 第1Pchトランジスタ(Tr)
35 第2Pchトランジスタ(Tr)
36 第3Pchトランジスタ(Tr)
37 第1Nchトランジスタ(Tr)
38 第2Nchトランジスタ(Tr)
39 第3Nchトランジスタ(Tr)
40 出力端子
Claims (3)
- 第1高電位側電源電圧と低電位側電源電圧の間で変化する入力信号を、前記第1高電位側電源電圧より高い第2高電位側電源電圧と前記低電位側電源電圧の間で変化する出力信号として、出力端子から出力する出力回路であって、
前記第2高電位側電源電圧を供給する第2高電位側電源と前記出力端子の間に直列に接続され、前記第2高電位側電源に接続された第1の第1極性トランジスタおよび前記出力端子に接続された第2の第1極性トランジスタと、
前記低電位側電源電圧を供給する低電位側電源と出力端子の間に直列に接続され、前記低電位側電源に接続された第1の第2極性トランジスタおよび前記出力端子に接続された第2の第2極性トランジスタと、
前記入力信号を、前記第1高電位側電源電圧と前記第2高電位側電源電圧の間で変化する第1信号と、前記第1高電位側電源電圧と前記低電位側電源電圧の間で変化する第2信号に変換するレベルシフト回路と、
前記第1の第1極性トランジスタと前記第2の第1極性トランジスタの第1接続ノードと、前記第1高電位側電源との間に接続され、前記出力信号により制御される第1パス回路と、
前記第1の第2極性トランジスタと前記第2の第2極性トランジスタの第2接続ノードと、前記第1高電位側電源との間に接続され、前記出力信号により制御される第2パス回路と、を備え、
前記第1の第1極性トランジスタのゲートには、前記第1信号を印加され、
前記第1の第2極性トランジスタのゲートには、前記第2信号を印加され、
前記第2の第1極性トランジスタおよび前記第2の第2極性トランジスタのゲートには、前記第1高電位側電源電圧が印加されることを特徴とする出力回路。 - 前記第1パス回路は、前記第1接続ノードと前記第1高電位側電源との間に接続され、ゲートに前記出力信号が印加される第3の第1極性トランジスタを含み、
前記第2パス回路は、前記第2接続ノードと前記第1高電位側電源との間に接続され、ゲートに前記出力信号が印加される第3の第2極性トランジスタを含むことを特徴とする請求項1記載の出力回路。 - 前記レベルシフト回路は、前記第1信号を出力する第1駆動回路と前記第2信号を出力する第2駆動回路を含むことを特徴とする請求項1記載の出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012222046A JP5987619B2 (ja) | 2012-10-04 | 2012-10-04 | 出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012222046A JP5987619B2 (ja) | 2012-10-04 | 2012-10-04 | 出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014075692A true JP2014075692A (ja) | 2014-04-24 |
JP5987619B2 JP5987619B2 (ja) | 2016-09-07 |
Family
ID=50749565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012222046A Active JP5987619B2 (ja) | 2012-10-04 | 2012-10-04 | 出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5987619B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104883177A (zh) * | 2015-05-27 | 2015-09-02 | 灿芯半导体(上海)有限公司 | 一种接口电路及其中的输出电路 |
JP2016010003A (ja) * | 2014-06-24 | 2016-01-18 | 株式会社ソシオネクスト | インターフェース回路 |
JP2017041635A (ja) * | 2015-08-21 | 2017-02-23 | 株式会社半導体エネルギー研究所 | 半導体装置および電子機器 |
JPWO2018193724A1 (ja) * | 2017-04-18 | 2020-02-27 | 株式会社ソシオネクスト | 出力回路 |
WO2020080304A1 (ja) * | 2018-10-17 | 2020-04-23 | 日立オートモティブシステムズ株式会社 | 電子回路およびセンサシステム |
CN114825907A (zh) * | 2022-04-12 | 2022-07-29 | 湖南国科微电子股份有限公司 | 一种耐压保护偏置电路和芯片供电电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0774616A (ja) * | 1993-07-06 | 1995-03-17 | Seiko Epson Corp | 信号電圧レベル変換回路及び出力バッファ回路 |
JPH09172368A (ja) * | 1995-12-19 | 1997-06-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体出力回路 |
JPH11346150A (ja) * | 1998-06-01 | 1999-12-14 | Fujitsu Ltd | 出力回路、レベルコンバータ回路、論理回路、及び、オペアンプ回路 |
JP2005039560A (ja) * | 2003-07-15 | 2005-02-10 | Sharp Corp | 出力回路およびレベルシフト回路 |
JP2009027584A (ja) * | 2007-07-23 | 2009-02-05 | Toppoly Optoelectronics Corp | 半導体集積回路 |
-
2012
- 2012-10-04 JP JP2012222046A patent/JP5987619B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0774616A (ja) * | 1993-07-06 | 1995-03-17 | Seiko Epson Corp | 信号電圧レベル変換回路及び出力バッファ回路 |
JPH09172368A (ja) * | 1995-12-19 | 1997-06-30 | Nippon Telegr & Teleph Corp <Ntt> | 半導体出力回路 |
JPH11346150A (ja) * | 1998-06-01 | 1999-12-14 | Fujitsu Ltd | 出力回路、レベルコンバータ回路、論理回路、及び、オペアンプ回路 |
JP2005039560A (ja) * | 2003-07-15 | 2005-02-10 | Sharp Corp | 出力回路およびレベルシフト回路 |
JP2009027584A (ja) * | 2007-07-23 | 2009-02-05 | Toppoly Optoelectronics Corp | 半導体集積回路 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016010003A (ja) * | 2014-06-24 | 2016-01-18 | 株式会社ソシオネクスト | インターフェース回路 |
CN104883177A (zh) * | 2015-05-27 | 2015-09-02 | 灿芯半导体(上海)有限公司 | 一种接口电路及其中的输出电路 |
JP2017041635A (ja) * | 2015-08-21 | 2017-02-23 | 株式会社半導体エネルギー研究所 | 半導体装置および電子機器 |
JPWO2018193724A1 (ja) * | 2017-04-18 | 2020-02-27 | 株式会社ソシオネクスト | 出力回路 |
JP7082295B2 (ja) | 2017-04-18 | 2022-06-08 | 株式会社ソシオネクスト | 出力回路 |
WO2020080304A1 (ja) * | 2018-10-17 | 2020-04-23 | 日立オートモティブシステムズ株式会社 | 電子回路およびセンサシステム |
JP2020065161A (ja) * | 2018-10-17 | 2020-04-23 | 日立オートモティブシステムズ株式会社 | 電子回路およびセンサシステム |
CN114825907A (zh) * | 2022-04-12 | 2022-07-29 | 湖南国科微电子股份有限公司 | 一种耐压保护偏置电路和芯片供电电路 |
Also Published As
Publication number | Publication date |
---|---|
JP5987619B2 (ja) | 2016-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4768300B2 (ja) | 電圧レベル変換回路及び半導体集積回路装置 | |
JP5987619B2 (ja) | 出力回路 | |
US9584125B2 (en) | Interface circuit | |
US10355685B2 (en) | Output circuit | |
US10778227B2 (en) | Level shifting circuit and method | |
US9024674B1 (en) | Negative level shifter | |
US20110316505A1 (en) | Output Buffer With Improved Output Signal Quality | |
US20180302082A1 (en) | Parallel driving circuit of voltage-driven type semiconductor element | |
US20100085080A1 (en) | Electronic device with a high voltage tolerant unit | |
TW201637364A (zh) | 開關電路 | |
US9825634B2 (en) | Level shifting circuit and method for the same | |
US9191006B1 (en) | Current-limited level shift circuit | |
JP2009027600A (ja) | レベルシフト回路 | |
US20210067156A1 (en) | Gate driver circuitry | |
US9400516B2 (en) | Voltage converting device | |
JP2012105135A (ja) | 差動出力回路 | |
US10355675B2 (en) | Input circuit | |
US20140184307A1 (en) | Gate driver having function of preventing shoot-through current | |
US9374047B2 (en) | Buffer circuit | |
JP5886112B2 (ja) | 半導体集積回路装置、レベルシフト回路 | |
US20230062515A1 (en) | Differential transmission circuit | |
JP6318908B2 (ja) | インターフェース回路 | |
KR20180112460A (ko) | 반도체 장치 | |
TWI395403B (zh) | 轉壓器 | |
JP4350575B2 (ja) | 電圧検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150612 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5987619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |