JP2006343146A - 試験装置 - Google Patents

試験装置 Download PDF

Info

Publication number
JP2006343146A
JP2006343146A JP2005167186A JP2005167186A JP2006343146A JP 2006343146 A JP2006343146 A JP 2006343146A JP 2005167186 A JP2005167186 A JP 2005167186A JP 2005167186 A JP2005167186 A JP 2005167186A JP 2006343146 A JP2006343146 A JP 2006343146A
Authority
JP
Japan
Prior art keywords
device under
switch
under test
test
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005167186A
Other languages
English (en)
Inventor
Hiroshi Takemoto
浩志 竹本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2005167186A priority Critical patent/JP2006343146A/ja
Priority to US11/447,679 priority patent/US7372288B2/en
Publication of JP2006343146A publication Critical patent/JP2006343146A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】高速な試験信号を複数のデバイスに供給する試験装置を提供することができる。
【解決手段】複数の被試験デバイスを試験する試験装置であって、共通の試験パターンに基づく試験信号を出力する信号出力部と、信号出力部および第1の被試験デバイスの端子の間に設けられた第1のスイッチと、信号出力部および第2の被試験デバイスの端子の間に設けられた第2のスイッチと、第1の被試験デバイスの端子において信号出力部の出力信号を終端する第1の終端抵抗と、第2の被試験デバイスの端子において信号出力部の出力信号を終端する第2の終端抵抗と、信号出力部と第1の被試験デバイスの端子および第2の被試験デバイスの端子とが接続された場合に信号出力部から切り離され、信号出力部と第2の被試験デバイスの端子とが切断された場合に、第2の終端抵抗に代えて信号出力部に接続される代替抵抗とを備える試験装置を提供する。
【選択図】図1

Description

本発明は、試験装置に関する。特に本発明は、試験信号を複数の端子に共通に供給する試験装置に関する。
従来、ICまたはLSI等の被試験デバイスを試験する試験装置においては、1つのドライバから出力する試験信号を複数の被試験デバイスに入力して、少ないハードウェア資源を用いてより多くの被試験デバイスを試験可能としている。図4は、このような試験装置におけるマザーボード450およびプローブカード455の構成を示す。
ドライバ440は、試験装置のテストヘッドに挿入されたテストモジュール内に設けられ、被試験デバイス50aおよび被試験デバイス50bを試験するための試験パターンに基づく共通の試験信号を被試験デバイス50aおよび被試験デバイス50bへ出力する。
マザーボード450は、パフォーマンスボードとも呼ばれる。マザーボード450は、試験装置のテストヘッド上に設置され、ドライバ440からの試験信号を伝送路460を介してプローブカード455へ伝播させる。プローブカード455は、マザーボード450の上に載置され、マザーボード450から入力される試験信号をプローブピンを介して被試験デバイス50aおよび被試験デバイス50bの端子へ入力させる。
プローブカード455は、ドライバ440および被試験デバイス50aの端子の間に設けられたスイッチ470と、ドライバ440および被試験デバイス50bの端子の間に設けられたスイッチ471と、スイッチ470および被試験デバイス50aの端子を接続する伝送路480と、スイッチ471および被試験デバイス50bの端子を接続する伝送路481とを備える。スイッチ470およびスイッチ471は、ドライバ440と被試験デバイス50aの端子との間、および、ドライバ440と被試験デバイス50bの端子との間を接続するか否かをそれぞれ切り替える。
例えば、試験の結果いずれかの被試験デバイス50が不良であった場合、当該被試験デバイス50をドライバ440から切り離すことにより、他の被試験デバイス50の試験を継続することができる。例えば、被試験デバイス50aおよび被試験デバイス50bのリーク電流試験において被試験デバイス50bのリーク電流を検出した場合、スイッチ471をオフとして被試験デバイス50bの端子をドライバ440から切り離すことにより、被試験デバイス50aのリーク電流試験を継続することができる。
なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
上記の従来技術において、被試験デバイス50aおよび被試験デバイス50bに供給される試験信号の波形の品質を高めるためには、伝送路480および伝送路481を短くし、被試験デバイス50aおよび被試験デバイス50bの近傍においてドライバ440からの試験信号を分岐させることが望ましい。しかしながらドライバ440と被試験デバイス50aおよび被試験デバイス50bとの間にリレー等のスイッチ470およびスイッチ471を設けると、伝送路480および伝送路481が長くなってしまう。この場合、プローブカード455と一方の被試験デバイス50との接触部分において試験信号が反射し、他方の被試験デバイス50へ入力される試験信号を乱す要因となる。
このため、上記の従来技術においては、高速にスイッチングする試験信号については波形の品質が大きく劣化するので、例えば10MHzから30MHz等を超える高速な試験信号を複数の被試験デバイスに供給することが困難であった。
また、近年の被試験デバイス50の多ピン化、および同時に試験する被試験デバイス50の数を増加させる要求に応じて、必要なスイッチ470およびスイッチ471の数が増加しており、プローブカード455に実装するのは困難となっている。しかし、スイッチ470およびスイッチ471をマザーボード450に実装した場合、上記と同様に伝送路480および伝送路481が長くなってしまい、試験信号の波形の品質が低下してしまう。
そこで本発明は、上記の課題を解決することのできる試験信号を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
本発明の第1の形態によると、第1の被試験デバイスおよび第2の被試験デバイスを試験する試験装置であって、前記第1の被試験デバイスおよび前記第2の被試験デバイスに供給する共通の試験パターンを生成するパターン発生器と、前記試験パターンに基づく試験信号を出力する信号出力部と、前記信号出力部および前記第1の被試験デバイスの端子の間に設けられ、前記信号出力部および前記第1の被試験デバイスの端子を接続するか否かを切り替える第1のスイッチと、前記信号出力部および前記第2の被試験デバイスの端子の間に設けられ、前記信号出力部および前記第2の被試験デバイスの端子を接続するか否かを切り替える第2のスイッチと、前記第1のスイッチおよび前記第1の被試験デバイスの端子の間において前記信号出力部の出力信号を終端する第1の終端抵抗と、前記第2のスイッチおよび前記第2の被試験デバイスの端子の間において前記信号出力部の出力信号を終端する第2の終端抵抗と、前記第1のスイッチおよび前記第2のスイッチが前記信号出力部と前記第1の被試験デバイスの端子および前記第2の被試験デバイスの端子とを接続した場合に前記信号出力部から切り離され、前記第2のスイッチが前記信号出力部と前記第2の被試験デバイスの端子との間を切断した場合に、前記第2の終端抵抗に代えて前記信号出力部に接続される代替抵抗とを備える試験装置を提供する。
前記代替抵抗は、前記第1のスイッチが前記信号出力部と前記第1の被試験デバイスの端子との間を切断した場合、または、前記第2のスイッチが前記信号出力部と前記第2の被試験デバイスの端子との間を切断した場合に、前記第1の終端抵抗または前記第2の終端抵抗に代えて前記信号出力部に接続されてもよい。
前記第1の終端抵抗は、前記第1のスイッチおよび前記第1の被試験デバイスの端子の間の配線と、グランドとの間に接続され、前記第2の終端抵抗は、前記第2のスイッチおよび前記第2の被試験デバイスの端子の間の配線と、グランドとの間に接続され、前記第1の被試験デバイスおよび前記第2の被試験デバイスのリーク電流を試験する場合に、前記第1の終端抵抗および前記第2の終端抵抗とグランドとの間を切断するグランド用スイッチ部を更に備えてもよい。
前記信号出力部、前記第1のスイッチ、前記第2のスイッチ、前記第1の終端抵抗、前記第2の終端抵抗、および前記代替抵抗の組を複数備え、それぞれの前記第1の終端抵抗は、対応する前記第1のスイッチおよび前記第1の被試験デバイスの間の配線に一端が接続され、他端が互いに接続されており、前記グランド用スイッチ部は、互いに接続された複数の前記第1の終端抵抗の他端から第1グランドまでの間に設けられた終端用スイッチと、前記第1の終端抵抗の他端および前記終端用スイッチの間の配線と第2グランドとの間に設けられた第1の終端用コンデンサと、前記終端用スイッチおよび前記第1グランドの間の配線と第3グランドとの間に設けられた第2の終端用コンデンサとを有してもよい。
前記第2の終端用コンデンサは、前記第1の終端用コンデンサより静電容量が大きくてもよい。
前記信号出力部から供給した前記試験信号に応じた前記第1の被試験デバイスおよび前記第2の被試験デバイスの動作に基づいて、前記第1の被試験デバイスおよび前記第2の被試験デバイスの良否を判定する判定部と、前記第2の被試験デバイスが不良であると判断した場合に、前記第2のスイッチを切断させ、前記代替抵抗を前記信号出力部に接続して前記第1の被試験デバイスを試験させる試験制御部とを備えてもよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明によれば、高速な試験信号を複数のデバイスに供給する試験装置を提供することができる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本実施形態に係る試験装置10の構成を示す。試験装置10は、複数の被試験デバイス50(50a、50b)に対し共通の試験信号を出力して、複数の被試験デバイス50を試験する。試験装置10は、1または複数のテストモジュール110と、マザーボード150と、プローブカード155と、試験制御部100とを備える。
テストモジュール110は、試験装置のテストヘッド内に挿入され、被試験デバイス50の試験に用いる試験パターンに基づいて、被試験デバイス50に供給する共通の試験信号を出力する。テストモジュール110は、パターン発生器120と、波形成形器130と、信号入出力部140と、判定部145とを有する。ここで、テストモジュール110は、被試験デバイス50の複数の端子に対応して、パターン発生器120、波形成形器130、信号入出力部140および判定部145の組を複数有してよい。
パターン発生器120は、試験制御部100の指示に基づいて試験プログラムの命令シーケンスを実行し、被試験デバイス50aおよび被試験デバイス50bに供給する共通の試験パターンを生成する。波形成形器130は、試験パターンを受け取って整形し、試験パターンにより指定されたタイミングで信号入出力部140へ出力する。これにより波形成形器130は、当該試験パターンにより指定された波形を、当該試験パターンにより指定されるタイミングで生成する。信号入出力部140は、本発明に係る信号出力部の一例であり、波形成形器130により整形された試験パターンに基づく試験信号を、マザーボード150およびプローブカード155を介して被試験デバイス50aおよび被試験デバイス50bへ出力する。
判定部145は、信号入出力部140から供給した試験信号に応じた被試験デバイス50aおよび被試験デバイス50bの動作に基づいて、被試験デバイス50aおよび被試験デバイス50bの良否を判定する。すなわち例えば、判定部145は、試験信号に応じて被試験デバイス50が出力する出力信号が期待値と異なる場合に、当該被試験デバイス50を不良であると判定してもよい。また、被試験デバイス50のリーク電流を試験する場合において、判定部145は、信号入出力部140から被試験デバイス50の端子へと流れるリーク電流が所定の値以上であった場合に、当該被試験デバイス50を不良であると判定してもよい。
マザーボード150は、試験装置10のテストヘッド上に設置され、テストモジュール110からの試験信号をプローブカード155へ伝播させる。マザーボード150は、伝送路160と、伝送路161と、伝送路163と、スイッチ170と、スイッチ171と、代替抵抗195と、スイッチ196とを有する。プローブカード155は、マザーボード150の上に載置され、マザーボード150から入力される試験信号をプローブピン等を介して被試験デバイス50a〜bの端子へ入力させる。プローブカード155は、伝送路180と、伝送路181と、伝送路182と、伝送路183と、終端抵抗190と、終端抵抗191とを有する。
伝送路160は、信号入出力部140内のドライバが出力する試験信号をスイッチ170、スイッチ171およびスイッチ196の一端に伝播させる。スイッチ170は、本発明に係る第1のスイッチの一例であり、信号入出力部140内のドライバおよび被試験デバイス50aの端子の間に設けられ、信号入出力部140および被試験デバイス50aの端子を接続するか否かを切り替える。伝送路180は、スイッチ170における伝送路160とは反対側の端部に接続され、伝送路160およびスイッチ170を介して受け取った試験信号を被試験デバイス50aの端子へ供給する。
終端抵抗190は、本発明に係る第1の終端抵抗の一例であり、被試験デバイス50aの端子の近傍に設けられ、スイッチ170および被試験デバイス50aの端子の間において信号入出力部140の出力信号を終端する。本実施形態に係る終端抵抗190は、スイッチ170および被試験デバイス50aの端子の間の配線と、グランドとの間に接続される。ここで、終端抵抗190は、例えば50Ω等の一般の終端抵抗値としてもよい。これに代えて、終端抵抗190は、信号入出力部140内のドライバのドライブ能力に応じて例えば200〜300Ω等のより高い抵抗値として、端子部分における反射を低減してもよい。ここで、試験装置10は、終端抵抗190と直列にスイッチを有し、通常の試験においては当該スイッチをオンとして終端抵抗190をグランドに接続し、リーク電流試験においては当該スイッチをオフとして終端抵抗190をグランドから切断してもよい。
伝送路181および伝送路161は、被試験デバイス50aの端子から出力される信号を信号入出力部140へ供給する。
スイッチ171、伝送路182、終端抵抗191、および伝送路183は、被試験デバイス50bに対応して設けられ、上記のスイッチ170、伝送路180、終端抵抗190、および伝送路181と同様の機能及び構成を採る。すなわち、スイッチ171は、本発明の第2のスイッチの一例であり、信号入出力部140内のドライバおよび被試験デバイス50bの端子の間に設けられ、信号入出力部140および被試験デバイス50bの端子を接続するか否かを切り替える。伝送路182は、スイッチ171における伝送路160とは反対側の端部に接続され、伝送路160およびスイッチ171を介して受け取った試験信号を被試験デバイス50bの端子へ供給する。
終端抵抗191は、本発明に係る第2の終端抵抗の一例であり、被試験デバイス50bの端子の近傍に設けられ、スイッチ171および被試験デバイス50bの端子の間において信号入出力部140の出力信号を終端する。本実施形態に係る終端抵抗191は、スイッチ171および被試験デバイス50bの端子の間の配線と、グランドとの間に接続される。
伝送路183および伝送路163は、被試験デバイス50bの端子から出力される信号を信号入出力部140へ供給する。
代替抵抗195は、スイッチ171が信号入出力部140と被試験デバイス50bの端子との間を切断した場合に、終端抵抗191に代えて信号入出力部140に接続される。また、本実施形態に係る代替抵抗195は、終端抵抗190の代わりとしても用いられ、スイッチ170が信号入出力部140と被試験デバイス50aの端子との間を切断した場合に、終端抵抗190に代えて信号入出力部140に接続される。これに代えて、代替抵抗195は、それぞれの終端抵抗190から終端抵抗191に対応して個別に設けられてもよい。
ここで、代替抵抗195は、終端抵抗190および終端抵抗191と実質的に同一の抵抗値を有することがより好ましい。これにより、試験装置10は、被試験デバイス50a〜bに共通の試験信号を供給する場合、および、いずれかの被試験デバイス50を切り離して他の被試験デバイス50に試験信号を供給する場合のいずれにおいても、信号入出力部140のドライバに対する負荷をほぼ同一に保つことができ、信号入出力部140に接続される被試験デバイス50の端子の数によらずほぼ同一の試験信号の波形を被試験デバイス50へ供給することができる。
スイッチ196は、伝送路160の信号入出力部140と反対側の端部と、代替抵抗195との間に設けられ、代替抵抗195を当該端部に接続するか否かを切り替える。スイッチ196は、スイッチ170およびスイッチ171が信号入出力部140と被試験デバイス50aの端子および被試験デバイス50bの端子とを接続した場合に、代替抵抗195を信号入出力部140から切り離す。一方、スイッチ170およびスイッチ171の一方が被試験デバイス50の端子との間を切断した場合に、切断された被試験デバイス50に対応する終端抵抗190または終端抵抗191に代えて代替抵抗195を信号入出力部140に接続する。
試験制御部100は、被試験デバイス50a〜bの試験を制御する。すなわち例えば、試験制御部100は、まずスイッチ170およびスイッチ171をオンとし、スイッチ196をオフとして、被試験デバイス50a〜bの対応する端子を信号入出力部140に接続する。そして、試験プログラムに基づく試験信号をテストモジュール110から出力させ、マザーボード150およびプローブカード155を介して被試験デバイス50a〜bへ供給する。
試験の結果一方の被試験デバイス50が不良であると判断した場合に、試験制御部100は、不良と判断した被試験デバイス50に対応するスイッチ170またはスイッチ171を切断させ、代替抵抗195を信号入出力部140に接続して他の被試験デバイス50を試験させる。
以上に示した試験装置10によれば、終端抵抗190および終端抵抗191を設けたので、被試験デバイス50の端子部分における試験信号波形の反射を防ぐことができる。これにより、伝送路180および伝送路182が長い場合においても、一方の被試験デバイス50の端子から反射した試験信号波形が他方の被試験デバイス50の端子に供給すべき試験信号波形と干渉し、試験信号波形の品質が低下するのを防ぐことができ、高速にスイッチングする試験信号を高品質で被試験デバイス50に供給することができる。ここで、本実施形態に係る試験装置10においては、伝送路180および伝送路182を長くすることができるので、スイッチ170およびスイッチ171をマザーボード150に実装することができ、多ピン化および同時試験個数の増加の要求に応じつつ試験信号波形の品質低下を防ぐことができる。
また、終端抵抗190および終端抵抗191を設けたので、高速でスイッチングする試験信号に対しては終端抵抗190及び終端抵抗191により信号線を終端させることができる。また、終端抵抗190および終端抵抗191とそれぞれ直列にスイッチを設けた場合、リーク電流試験においては当該スイッチをオフとすることにより、信号線からグランドへ電流が流れるのを防ぐことができる。
また、スイッチ170またはスイッチ171が切断された場合に、切断された側の終端抵抗190または終端抵抗191に代えて信号入出力部140に接続される代替抵抗195を設けたので、同時に試験する被試験デバイス50の数が変化した場合においても信号入出力部140に接続される負荷をほぼ同一に保つことができる。また、終端抵抗190および終端抵抗191に代えて共通の代替抵抗195を用いることで、終端抵抗190から終端抵抗191のそれぞれに対応して個別に代替抵抗195を設けた場合と比較してスイッチ196および代替抵抗195の数を低減することができる。
図2は、本実施形態に係る試験装置10による試験信号の波形の一例を示す。
図2(a)は、終端抵抗190および終端抵抗191を設けない従来の試験装置において、スイッチ471を切断して1個の被試験デバイス50aに試験信号を供給した場合の試験信号波形を示す。図2(b)は、従来の試験装置において、スイッチ470およびスイッチ471を接続して2つの被試験デバイス50に試験信号を供給した場合の試験信号波形を示す。図2(a)(b)に示した通り、終端抵抗190および終端抵抗191を設けない構成においては、複数の被試験デバイス50に試験信号を供給すると、試験信号の反射により信号の品質が大きく低下する。
図2(c)は、本実施形態に係る試験装置10において、スイッチ171を切断して1個の被試験デバイス50aに試験信号を供給した場合の試験信号波形を示す。図2(d)は、本実施形態に係る試験装置10において、スイッチ170およびスイッチ171を接続して2つの被試験デバイス50に試験信号を供給した場合の試験信号波形を示す。図2(c)(d)に示した通り、終端抵抗190および終端抵抗191を設ける構成においては、従来と比較して試験信号の品質低下を抑えることができる。
図3は、本実施形態の変形例に係る波形成形器130および信号入出力部140の一部を示す。本変形例に係る試験装置10は、図3に示した部分を除き図1と同様の機能および構成を採るため、以下相違点を除き説明を省略する。
本変形例に係る試験装置10は、被試験デバイス50の複数の端子に対応して、パターン発生器120、波形成形器130、信号入出力部140、判定部145、伝送路160(160a〜b)、代替抵抗195、およびスイッチ196(196a〜b)の組を複数有する。また、試験装置10は、被試験デバイス50aの複数の端子に対応して、スイッチ170(170a〜b)、伝送路180(180a〜b)、終端抵抗190(190a〜b)、伝送路181、および、伝送路161の組を複数有する。同様に試験装置10は、被試験デバイス50bの複数の端子に対応して、スイッチ171(171a〜b)、伝送路182(182a〜b)、終端抵抗191(191a〜b)、伝送路181、および、伝送路163の組を複数有する。
終端用コンデンサ192、終端用スイッチ300、および終端用コンデンサ310は、被試験デバイス50aに試験信号を供給する場合に終端抵抗190a〜bを終端として機能させ、被試験デバイス50aおよび被試験デバイス50bのリーク電流を試験する場合に、終端抵抗190とグランドとの間を切断するグランド用スイッチ部として機能する。本実施形態において、複数の終端抵抗190は、各終端抵抗190に対応するスイッチ170および被試験デバイス50aの端子の間の配線に一端が接続され、他端が互いに接続される。そして、終端用スイッチ300は、互いに接続された複数の終端抵抗190の他端から第1グランドGND1までの間に設けられる。また、終端用コンデンサ192は、複数の終端抵抗190の他端、および終端用スイッチ300の間の配線と、第2グランドGND2との間に設けられる。終端用コンデンサ310は、終端用スイッチ300および第1グランドGND1の間の配線と、第3グランドGND3との間に設けられる。ここで、第1グランドGND1は、例えば試験装置10の電源のグランドに接続された電源グランドであってよい。また、第2グランドGND2は、プローブカード155の通常グランドに接続されてよく、第3グランドGND3は、マザーボード150の通常グランドに接続されてよい。これらの第1グランドから第3グランドは、最終的には同一のグランドに接続されていてもよい。
ここで、終端用コンデンサ310は、終端用コンデンサ192より大きい静電容量を有する。すなわち例えば、終端用コンデンサ192は200pFであり、終端用コンデンサ310は10μF等の静電容量に設定される。被試験デバイス50aの各端子に試験信号を供給して通常の試験を行う場合、終端用スイッチ300はオンとされ、複数の終端抵抗190および第1グランドGND1が接続される。この結果、終端抵抗190を試験装置10全体の基準となる電源グランドに接続してグランドレベルを供給すると共に、終端抵抗190近傍に設けた終端用コンデンサ192により各信号線の切り替えに伴う電圧変動を低減することができる。また、より大きな電圧変動は、終端用コンデンサ310および第1グランドGND1により低減される。したがって、例えば3個以上等の多数の端子に共通してグランド用スイッチ部を設けた場合においても、終端抵抗190により安定した終端機能を提供することができる。
一方、リーク電流試験においては、終端用コンデンサ310は、終端用スイッチ300により第1グランドGND1および終端用コンデンサ310から切り離される。これにより、リーク電流試験において終端用コンデンサ310に流入する電荷量を低減することができ、リーク電流の測定誤差を低減することができる。なお、試験制御部100は、測定したリーク電流の値から終端用コンデンサ192に流入する電流値を減じた値を被試験デバイス50aのリーク電流値として利用者に提示してもよい。
終端用コンデンサ193、終端用スイッチ301、および終端用コンデンサ311は、上記の終端用コンデンサ192、終端用スイッチ300、および終端用コンデンサ310と同様の機能および構成をとるため、説明を省略する。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
本発明の実施形態に係る試験装置10の構成を示す。 本発明の実施形態に係る試験装置10による試験信号の波形の一例を示す。 本発明の実施形態の変形例に係る波形成形器130および信号入出力部140の一部を示す。 従来の試験装置におけるマザーボード450およびプローブカード455の構成を示す。
符号の説明
10 試験装置
50a〜b 被試験デバイス
100 試験制御部
110 テストモジュール
120 パターン発生器
130 波形成形器
140 信号入出力部
145 判定部
150 マザーボード
155 プローブカード
160a〜b 伝送路
161 伝送路
163 伝送路
170a〜b スイッチ
171a〜b スイッチ
180a〜b 伝送路
181 伝送路
182a〜b 伝送路
183 伝送路
190a〜b 終端抵抗
191a〜b 終端抵抗
192 終端用コンデンサ
193 終端用コンデンサ
195 代替抵抗
196 スイッチ
300 終端用スイッチ
301 終端用スイッチ
310 終端用コンデンサ
311 終端用コンデンサ
440 ドライバ
450 マザーボード
455 プローブカード
460 伝送路
470 スイッチ
471 スイッチ
480 伝送路
481 伝送路

Claims (6)

  1. 第1の被試験デバイスおよび第2の被試験デバイスを試験する試験装置であって、
    前記第1の被試験デバイスおよび前記第2の被試験デバイスに供給する共通の試験パターンを生成するパターン発生器と、
    前記試験パターンに基づく試験信号を出力する信号出力部と、
    前記信号出力部および前記第1の被試験デバイスの端子の間に設けられ、前記信号出力部および前記第1の被試験デバイスの端子を接続するか否かを切り替える第1のスイッチと、
    前記信号出力部および前記第2の被試験デバイスの端子の間に設けられ、前記信号出力部および前記第2の被試験デバイスの端子を接続するか否かを切り替える第2のスイッチと、
    前記第1のスイッチおよび前記第1の被試験デバイスの端子の間において前記信号出力部の出力信号を終端する第1の終端抵抗と、
    前記第2のスイッチおよび前記第2の被試験デバイスの端子の間において前記信号出力部の出力信号を終端する第2の終端抵抗と、
    前記第1のスイッチおよび前記第2のスイッチが前記信号出力部と前記第1の被試験デバイスの端子および前記第2の被試験デバイスの端子とを接続した場合に前記信号出力部から切り離され、前記第2のスイッチが前記信号出力部と前記第2の被試験デバイスの端子との間を切断した場合に、前記第2の終端抵抗に代えて前記信号出力部に接続される代替抵抗と
    を備える試験装置。
  2. 前記代替抵抗は、前記第1のスイッチが前記信号出力部と前記第1の被試験デバイスの端子との間を切断した場合、または、前記第2のスイッチが前記信号出力部と前記第2の被試験デバイスの端子との間を切断した場合に、前記第1の終端抵抗または前記第2の終端抵抗に代えて前記信号出力部に接続される請求項1に記載の試験装置。
  3. 前記第1の終端抵抗は、前記第1のスイッチおよび前記第1の被試験デバイスの端子の間の配線と、グランドとの間に接続され、
    前記第2の終端抵抗は、前記第2のスイッチおよび前記第2の被試験デバイスの端子の間の配線と、グランドとの間に接続され、
    前記第1の被試験デバイスおよび前記第2の被試験デバイスのリーク電流を試験する場合に、前記第1の終端抵抗および前記第2の終端抵抗とグランドとの間を切断するグランド用スイッチ部を更に備える請求項1に記載の試験装置。
  4. 前記信号出力部、前記第1のスイッチ、前記第2のスイッチ、前記第1の終端抵抗、前記第2の終端抵抗、および前記代替抵抗の組を複数備え、
    それぞれの前記第1の終端抵抗は、対応する前記第1のスイッチおよび前記第1の被試験デバイスの間の配線に一端が接続され、他端が互いに接続されており、
    前記グランド用スイッチ部は、互いに接続された複数の前記第1の終端抵抗の他端から第1グランドまでの間に設けられた終端用スイッチと、前記第1の終端抵抗の他端および前記終端用スイッチの間の配線と第2グランドとの間に設けられた第1の終端用コンデンサと、前記終端用スイッチおよび前記第1グランドの間の配線と第3グランドとの間に設けられた第2の終端用コンデンサとを有する
    請求項3に記載の試験装置。
  5. 前記第2の終端用コンデンサは、前記第1の終端用コンデンサより静電容量が大きい請求項4に記載の試験装置。
  6. 前記信号出力部から供給した前記試験信号に応じた前記第1の被試験デバイスおよび前記第2の被試験デバイスの動作に基づいて、前記第1の被試験デバイスおよび前記第2の被試験デバイスの良否を判定する判定部と、
    前記第2の被試験デバイスが不良であると判断した場合に、前記第2のスイッチを切断させ、前記代替抵抗を前記信号出力部に接続して前記第1の被試験デバイスを試験させる試験制御部と
    を備える請求項1に記載の試験装置。
JP2005167186A 2005-06-07 2005-06-07 試験装置 Pending JP2006343146A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005167186A JP2006343146A (ja) 2005-06-07 2005-06-07 試験装置
US11/447,679 US7372288B2 (en) 2005-06-07 2006-06-06 Test apparatus for testing multiple electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005167186A JP2006343146A (ja) 2005-06-07 2005-06-07 試験装置

Publications (1)

Publication Number Publication Date
JP2006343146A true JP2006343146A (ja) 2006-12-21

Family

ID=37493539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005167186A Pending JP2006343146A (ja) 2005-06-07 2005-06-07 試験装置

Country Status (2)

Country Link
US (1) US7372288B2 (ja)
JP (1) JP2006343146A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7940058B2 (en) * 2007-05-24 2011-05-10 Electro Scientific Industries, Inc. Capacitive measurements with fast recovery current return
JP5563207B2 (ja) * 2008-08-01 2014-07-30 スリーエム イノベイティブ プロパティズ カンパニー 終端コネクタ
EP2342950B1 (en) * 2008-09-23 2014-08-27 Aegis Industries, Inc. Stun device testing apparatus and methods
US8344746B2 (en) * 2008-09-29 2013-01-01 Thermo Fisher Scientific Inc. Probe interface for electrostatic discharge testing of an integrated circuit
CN101949985A (zh) * 2010-08-12 2011-01-19 浙江省电力公司 一种大容量单相电力电子功率模块测试平台
CN103000229A (zh) * 2011-09-09 2013-03-27 鸿富锦精密工业(深圳)有限公司 测试卡
CN103379359A (zh) * 2012-04-28 2013-10-30 鸿富锦精密工业(深圳)有限公司 摄像头主板测试系统
CN103795583A (zh) * 2012-10-30 2014-05-14 英业达科技有限公司 测试装置
US10503683B2 (en) * 2015-11-20 2019-12-10 Parade Technologies, Ltd. Service redirect over USB Type-C

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086271A (en) * 1990-01-12 1992-02-04 Reliability Incorporated Driver system and distributed transmission line network for driving devices under test
JPH0481675A (ja) * 1990-07-25 1992-03-16 Mitsubishi Electric Corp 半導体デバイステスト装置
US5087900A (en) * 1990-11-19 1992-02-11 Reliability Incorporated Transmission line network for multiple capacitive loads
US5107230A (en) * 1991-04-26 1992-04-21 Hewlett-Packard Company Switched drivers providing backmatch impedance for circuit test systems
JPH07135513A (ja) * 1993-09-17 1995-05-23 Fujitsu Ltd 電流駆動型回路の終端制御方法および装置
US6404220B1 (en) * 1997-11-20 2002-06-11 Advantest Corporation IC testing method and IC testing device using the same
JP2000074997A (ja) * 1998-09-01 2000-03-14 Advantest Corp Ic試験装置及び複合ic試験装置
US6275023B1 (en) * 1999-02-03 2001-08-14 Hitachi Electronics Engineering Co., Ltd. Semiconductor device tester and method for testing semiconductor device
US6476628B1 (en) * 1999-06-28 2002-11-05 Teradyne, Inc. Semiconductor parallel tester
JP4295894B2 (ja) * 2000-04-14 2009-07-15 株式会社アドバンテスト 半導体デバイスの試験装置および試験方法
US6779140B2 (en) * 2001-06-29 2004-08-17 Agilent Technologies, Inc. Algorithmically programmable memory tester with test sites operating in a slave mode
JP4177759B2 (ja) * 2001-07-17 2008-11-05 株式会社アドバンテスト 入出力回路、及び試験装置
US6856158B2 (en) * 2002-05-01 2005-02-15 Advantest Corp. Comparator circuit for semiconductor test system
CN1653346A (zh) * 2002-05-08 2005-08-10 尼佩泰斯特公司 有多用途存储器的测试器系统
JP4887607B2 (ja) * 2004-08-30 2012-02-29 富士通株式会社 抵抗値補償方法、抵抗値補償機能を有する回路、回路の抵抗値試験方法,抵抗値補償プログラム及び回路の抵抗値試験プログラム
US7414418B2 (en) * 2005-01-07 2008-08-19 Formfactor, Inc. Method and apparatus for increasing operating frequency of a system for testing electronic devices

Also Published As

Publication number Publication date
US7372288B2 (en) 2008-05-13
US20060273818A1 (en) 2006-12-07

Similar Documents

Publication Publication Date Title
JP2006343146A (ja) 試験装置
US7472321B2 (en) Test apparatus for mixed-signal semiconductor device
JP4177759B2 (ja) 入出力回路、及び試験装置
KR102154064B1 (ko) 테스트 보드, 그것을 포함하는 테스트 시스템 및 그것의 제조 방법
US20060152234A1 (en) Method and apparatus for increasing operating frequency of a system for testing electronic devices
US7634370B2 (en) Waveform input circuit, waveform observation unit and semiconductor test apparatus
KR20060122757A (ko) 능동 라우팅 회로 및 시스템
KR101085565B1 (ko) 시험용 웨이퍼 유닛, 및 시험 시스템
KR101066563B1 (ko) 차동 신호 전송 장치 및 시험 장치
JP2006194644A (ja) 信号伝送システム、信号出力回路基板、信号受信回路基板、信号出力方法、及び信号受信方法
WO2007108303A1 (ja) 試験装置及びパフォーマンスボード
JP5066100B2 (ja) 試験装置、試験方法、及び接続部
US7863921B2 (en) Circuit board and method for automatic testing
JP5024146B2 (ja) タイミング校正機能を具備した半導体試験装置
JP2012013446A (ja) ピンエレクトロニクス回路およびそれを用いた試験装置
JP2002005999A (ja) 半導体試験装置
JP2007218779A (ja) 半導体テスター用テストボード
JP4627924B2 (ja) 半導体デバイス試験装置
KR20060104392A (ko) 변경 가능한 신호 전송 라인 구조를 갖는 반도체 디바이스테스트 장치
US20100052767A1 (en) Semiconductor module
JP2008298701A (ja) テスト基板とテスト方法
JP2004020408A (ja) 半導体試験装置
US20100327917A1 (en) Output device and test apparatus
JP2000121703A (ja) 半導体モジュールの電気的特性試験方法及びその装置
JP2000266820A (ja) 半導体試験装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020