JP4206731B2 - 送受信装置及びそれを備えた高速動作インタフェースシステム - Google Patents
送受信装置及びそれを備えた高速動作インタフェースシステム Download PDFInfo
- Publication number
- JP4206731B2 JP4206731B2 JP2002337573A JP2002337573A JP4206731B2 JP 4206731 B2 JP4206731 B2 JP 4206731B2 JP 2002337573 A JP2002337573 A JP 2002337573A JP 2002337573 A JP2002337573 A JP 2002337573A JP 4206731 B2 JP4206731 B2 JP 4206731B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transmission
- transmission line
- self
- termination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Networks Using Active Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高速動作インタフェースのための送受信装置、及びそれを備えた高速動作インタフェースシステムに関し、より詳細には、入力インピーダンスが伝送ラインの特性インピーダンスに整合又は近似整合された能動終端回路を、受信状況に合うよう能動的に選択して伝送ラインに接続させ、信号を送信する場合は、出力インピーダンスが伝送ラインの特性インピーダンスに整合又は近似整合された自己終端駆動回路を伝送ラインに選択的に接続させるか、又は特定レベルの電気的信号を送信する駆動器として、前記能動終端回路を伝送ラインに選択的に接続させる送受信装置及び高速動作インタフェースシステムに関する。
【０００２】
【従来の技術】
コンピューターシステムのクロック速度、及びデータの伝送速度の絶え間ない高速化に伴い、インピーダンス不整合に起因する反射波も増加し、高速動作インタフェースにおいてデータ信号を正確に送受信することは一層難しくなってきている。一般的には、送受信装置が接続される伝送ラインが単一ワイヤ、バスの一部のいずれであるか否かを問わず、送信装置の出力インピーダンス、及び受信装置の入力インピーダンスが、伝送ラインの特性インピーダンスと十分整合されていないのが現状である。
【０００３】
このような問題を解決するため、従来より、小振幅高速動作（low swing high speed）のための開放ドレイン駆動回路（open-drain driver）と受信装置とを用い、インピーダンスが整合されたチップ外部の並列終端抵抗（off-chip parallel termination resistor）を伝送ラインの終端ラインに１つだけ接続する方法が用いられていた。
【０００４】
図１は、従来の技術に係る複数の送受信装置を含む高速動作インタフェースシステムの構成を示すブロック回路図である。１つの伝送ラインＺｏには複数の送受信装置１０、２０、３０、４０が接続されている。尚、第１送受信装置１０については、送信装置１２及び受信装置１５の両者を示したが、残りの送受信装置２０、３０、４０については、便宜上受信装置２５、３５、４５のみ示した。
【０００５】
このような構造のシステムでは、必然的にそれぞれのスタブチャンネル（stub channel）及びそれぞれの受信装置１５、２５、３５、４５の入力端において寄生容量ｃｐ１、ｃｐ２、…、ｃｐＮが存在する。そのため、伝送信号の立ち上がり時間及び立ち下がり時間が長引き、動作周波数が低く制限されてしまうだけでなく、別に並列終端抵抗を備えなければならないためシステム設計が複雑になり、製造コストがかさむという問題があった。
【０００６】
伝送信号の立ち上がり及び立ち下がり時間が短縮され動作周波数が高くなるほど、受信装置１５、２５、３５、４５の入力端を含むチャンネル上の不連続点（discontinuous point）により発生する反射波が増加することになる。しかし、送信装置１２の出力インピーダンス、及び受信装置１５、２５、３５、４５の入力インピーダンスは、通常伝送ラインＺｏの特性インピーダンスに整合されておらず、反射波を十分吸収できなかった。そのため、受信装置１５、２５、３５、４５により受信される伝送信号の信号完全性（signal integrity）が著しく低下するという問題点が発生していた。
【０００７】
したがって、このような複数の送受信装置を含む高速インタフェースシステムにおいて、信号完全性を向上させるため、簡単にインピーダンスを整合又は近似整合させることのできる便利な送受信装置、及びそれを備えた高速動作インタフェースシステムが求められている。
【０００８】
【発明が解決しようとする課題】
本発明は、送信装置の出力インピーダンス及び受信装置の入力インピーダンスを、伝送ラインの特性インピーダンスに選択的に整合又は近似整合させると共に、能動終端回路を選択的に伝送ラインに接続することにより伝送ラインで発生し得る反射波を低減させ、高い動作周波数においても伝送信号の信号完全性を向上させることができる送受信装置、及びそれを備えた高速インタフェースシステムを提供することを目的としている。
【０００９】
【課題を解決するための手段】
本発明に係る送受信装置は、伝送ラインを介して信号を送受信する送受信装置において、前記伝送ラインを介して入力信号を受信する受信装置、該受信装置と並列に、前記伝送ラインに接続することができる能動終端回路、出力データに応じて第１状態電圧又は第２状態電圧を出力する自己終端駆動回路、及び該自己終端駆動回路の出力が第１状態電圧の場合、前記自己終端駆動回路を前記伝送ラインに選択的に接続し、出力が第２状態電圧の場合は前記自己終端駆動回路或いは前記能動終端回路を前記伝送ラインに選択的に接続する選択回路を含み、前記受信装置と能動終端回路との合成入力インピーダンス及び前記自己終端駆動回路の出力インピーダンスが、前記伝送ラインの特性インピーダンスに整合又は近似整合されていることを特徴としている。
【００１０】
また、前記自己終端回路が、前記能動終端回路の全部又は一部の構成を共有し、前記自己終端駆動回路の出力インピーダンスが前記伝送ラインの特性インピーダンスに整合又は近似整合されており、前記能動終端回路と前記自己終端駆動回路との共通構成部分は、前記選択回路の動作に関わりなく前記伝送ラインに接続されていることが望ましい。
【００１１】
また、前記送受信装置がデータを送受信しない場合、前記選択回路が、制御信号により前記能動終端回路だけを前記伝送ラインに選択的に接続するものであることが望ましい。
【００１２】
また、前記制御信号が、前記送受信装置の内部又は外部の制御回路から発生する信号であることが望ましい。
【００１３】
また、前記自己終端駆動回路が、ネガティブフィードバック回路を利用して出力インピーダンスを前記伝送ラインの特性インピーダンスに整合又は近似整合させるものであり、前記能動終端回路が、能動素子、受動素子及びその結合のうち一つ一つを利用して入力インピーダンスを伝送ラインの特性インピーダンスに整合又は近似整合させるものであることが望ましい。
【００１４】
また、前記第１状態電圧が、特定論理状態を表すための０Ｖでない出力電圧であり、前記第２状態電圧が逆の論理状態を表すための０Ｖ出力電圧であることが望ましい。
【００１５】
また、前記自己終端駆動回路が、単極電流モード駆動回路、両極電流モード駆動回路、単極電圧モード駆動回路、及び両極電圧モード駆動回路のうちいずれか１つで構成されており、前記能動終端回路が、単極モード能動終端回路、及び両極モード能動終端回路のうちいずれか１つで構成されていることが望ましい。
【００１６】
本発明に係る送受信装置を備えた高速動作インタフェースシステムは、伝送ラインに連結され互いに接続される複数の前記送受信装置、及び該複数の送受信装置を制御する制御回路を含み、前記制御回路が、特定電位レベルの信号を、前記伝送ラインを介して送信する前記送受信装置の前記自己終端駆動回路を選択的に活性化させ、前記伝送ラインから信号を受信する前記送受信装置の前記能動終端回路を選択的に活性化させるものであることを特徴としている。
【００１７】
また、前記制御回路は、伝送線路ラインを介してデータを送受信しない送受信装置の場合、能動縦断終端回路を選択的に活性化させるものであることが望ましい。
【００１８】
また、前記送受信装置が、能動終端回路及び受信装置が伝送ラインに接続されたものであり、前記制御回路が、前記送受信装置が前記伝送ラインを介して送受信する場合に限り、前記能動終端回路を伝送ラインに常に接続させ、送信側では前記自己終端駆動回路を追加的に前記伝送ラインに選択的に接続させるものであることが望ましい。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳しく説明する。
【００２０】
図２は、本発明の実施の形態に係る複数の送受信装置、及び伝送ラインを介して接続された複数の送受信装置を備えた高速インタフェースシステムの構成を示したブロック回路図である。図２では、説明のため図中左端の送受信装置５０についてのみ、自己終端駆動回路５２及び選択回路５６を示したが、他の送受信装置６０、７０、８０についても送受信装置５０と同様の構成とすることができる。
【００２１】
本発明の実施の形態に係る送受信装置５０は、受信装置１５、自己終端駆動回路５２、能動終端回路５４及び選択回路５６を含んで構成されている。自己終端駆動回路５２は、電流源Ｉｏと等価抵抗Ｒｏが並列に伝送ラインＺｏに接続された等価回路として示すことができる。等価回路の抵抗Ｒｏの抵抗値は、出力された信号が反射波で戻ってくる場合、伝送ラインＺｏに再び反射されるのを抑えるため、伝送ラインＺｏから自己終端駆動回路５２を見たときの出力インピーダンスＲｏが、伝送ラインの特性インピーダンスＺｏと整合（Ｚｏ＝Ｒｏ）又は近似整合（５Ｚｏ＞Ｒｏ＞Ｚｏ ｏｒ（Ｚｏ／５）＜Ｒｏ＜Ｚｏ）するように設定される。
【００２２】
自己終端駆動回路５２によれば、送受信装置５０、６０、７０、８０の出力インピーダンスを伝送ラインＺｏの特性インピーダンスに整合又は近似整合させるため、インピーダンス整合がなされていない従来の技術に係る送受信装置に比べて、送受信装置５０、６０、７０、８０が特定レベルの電気的信号を伝送ラインに出力する場合に発生する入力端からの反射波を著しく低減させることができる。
【００２３】
能動終端回路５４、６４、７４、８４は、各送受信装置５０、６０、７０、８０の受信装置１５、２５、３５、４５と並列に伝送ラインに接続される。能動終端回路５４、６４、７４、８４のインピーダンスは、能動終端回路５４、６４、７４、８４と受信装置１５、２５、３５、４５の合成入力インピーダンスが伝送ラインの特性インピーダンスＺｏに整合又は近似整合させるように選択される。能動終端回路５４、６４、７４、８４は、端部電位Ｖｔｔに一端が接続された抵抗Ｒｏで等価化することができる。送受信装置５０、６０、７０、８０の能動終端回路５４、６４、７４、８４の入力インピーダンスだけでなく、自己終端駆動回路５２の出力インピーダンスが伝送ラインの特性インピーダンスに整合又は近似整合されるため、送受信装置５０、６０、７０、８０が特定レベルの電気的信号を伝送ラインを介して受信する場合に発生する反射波を、インピーダンス整合されない従来の技術に係る送受信装置に比べて著しく低減することができる。
【００２４】
選択回路５６は、送受信装置５０、６０、７０、８０が特定レベルの電気的信号を出力する場合と、そうでない場合とに応じて変化する送受信システムの状況に適合するよう、各送受信装置５０、６０、７０、８０のインピーダンスを変化させる役割を果す。すなわち、送受信装置５０が特定レベルの電気的信号を伝送ラインに出力する場合、出力インピーダンスが伝送ライン特性インピーダンスに整合又は近似整合された自己終端駆動回路５２、又は能動終端回路５４を伝送ラインに選択的に接続し、該当送受信装置５０が特定レベルの電気的信号を、伝送ラインを介して受信する場合、入力インピーダンスが伝送ライン特性インピーダンスに整合又は近似整合された能動終端回路５４を選択的に接続する。
【００２５】
好ましくは、選択回路５６の自己終端駆動回路５２と能動終端回路５４との間の選択動作は択一的に行われる。本実施の形態においては、選択回路５６は能動終端回路５４と自己終端駆動回路５２とを選択するように構成されているが、能動終端回路５４と自己終端駆動回路５２とを同時に選択するように構成することもできる。
【００２６】
さらに、本実施の形態においては、選択回路５６は、図２に示されているように伝送ラインに近接して配置することができるが、図３〜図４に示されているようにパワーレール（Power Rail）に近接して配置し電気的に等価な回路に構成することもできる。この場合、終端回路の線形性は受動素子により向上される。好ましくは、送受信装置の構成を簡単にするため、自己終端駆動回路５２と能動終端回路５４のインピーダンス素子のような一部構成とを共有するように設計することができる。このような場合、共有部分は選択回路５６の選択動作と関わりなく伝送ラインに接続された状態を維持する。
【００２７】
本発明の実施の形態に係る装置５０の動作について説明すれば、次の通りである。先ず、一対一（１−ｔｏ−１）インタフェースの場合として、一番左側の送受信装置５０から一番右側の送受信装置８０にデータを送信すると仮定する。
【００２８】
送信側の送受信装置５０の選択回路５６は、特定レベルの電気的信号を送信するため自己終端駆動回路５２或いは能動終端回路５４を伝送ラインに接続する。受信側の送受信装置８０の選択回路は、能動終端回路８４を伝送ラインに接続する。このとき、自己終端駆動回路は選択回路により伝送ラインに接続されない。一方、送受信に直接係わらない送受信装置６０、７０では、選択回路の制御を容易に維持しながら適切に忠実な信号を受信側８０に伝達するため、それぞれの能動終端回路６４、７４を全部伝送ラインに接続するか、或いは全部接続させない場合もある。
【００２９】
好ましくは、受信側の送受信装置８０でのみ能動終端回路８４を伝送ラインに接続させず、ただ送受信に関わらない他の送受信装置６０、７０でのみ近似整合された能動終端回路６４、７４を接続させ、伝送ラインとそれぞれの送受信装置６０、７０のインピーダンス不整合による信号の反射を最小化することにより受信側の送受信装置８０に忠実な信号を提供することができる。
【００３０】
一対複数（１−ｔｏ−Ｎ）インタフェースの場合も同様に、送信側の選択回路５６は特定電位の電気的信号を出力する場合、自己終端駆動回路５２或いは能動終端回路５４を伝送ラインに接続させ、残りの受信側の選択回路は終端回路６４、７４、８４を伝送ラインに接続させる。前記の動作により駆動回路５２の出力インピーダンスと伝送ラインの特性インピーダンスは正確に整合又は近似整合できるので、伝送ラインから流入する反射波を相当吸収することができる。さらに、他の受信側の受信装置２５、３５、４５にそれぞれ並列接続されている終端回路６５、７５、８５をチップ内終端に活用して反射波を最小化することができる。
【００３１】
本実施の形態においてはインピーダンス整合のための素子として抵抗を例示したが、必ず抵抗にのみ限定されるのではなく、容量性素子及び誘導性素子等の他の受動素子だけでなく、トランジスタ等の能動素子を用いてインピーダンスを整合或いは近似整合させることができる。
【００３２】
一方、本発明の実施の形態に係る送受信装置は入出力インピーダンスが伝送ライン特性インピーダンスに整合又は近似整合されているので、外部並列終端抵抗を接続するためのスタブチャンネル（stub channel）、外部端部電源Ｖｔｔ、及び、外部終端抵抗Ｒｔｔを具備していないインタフェースシステムにおいても、前に説明したものと同様に構成して活用することができる。
【００３３】
図３は、本発明の第１の実施の形態に係る送受信装置５０の構成を示した回路図である。図示のように本実施の形態ではＣＭＯＳを利用して送受信装置５０を構成している。上述のように、他の送受信装置６０、７０、８０についても同様の構成とすることができる。
【００３４】
送受信装置５０は、自己終端駆動回路５２、能動終端回路５４、選択回路で構成されているが、自己終端駆動回路５２はネガティブフィードバック回路ＭＮＤ、ＭＰＦ、ＭＮＦ、バイアス電圧源Ｖｂｉａｓ及びトランジスタＭＮＢで、終端回路５４は手動抵抗素子Ｒｃ、Ｒｄ、トランジスタＭＰＲ及び端部電源Ｖｔｔで、選択回路は複数のトランジスタＭＰＲ、ＭＮＤ、ＭＮＦでそれぞれ構成されている。
【００３５】
本実施の形態に係る送受信装置５０は、次のように作動する。先ず、伝送ラインに特定電位の電気的信号を出力するためハイレベルの入力電圧Ｖｏが印加されると、プリ駆動回路（Pre-Driver）を経て選択回路を構成するＮＭＯＳトランジスタが導通し、ネガティブフィードバック回路５２が初期バイアス電流Ｉｏで伝送ラインに接続される。このとき、選択回路を構成するＰＭＯＳトランジスタＭＰＲは導通しないので、終端回路５４は伝送ラインに接続されない。ネガティブフィードバック回路５２のトランジスタＭＮＤのドレインには、バイアス電流ＩｏからトランジスタＭＮＦ、ＭＰＦの電流を差し引いた差に該当する量の電流が流れることになる。
【００３６】
次に、ローレベルの入力電圧Ｖｏが印加されると、プリ駆動回路（Pre-Driver）を経て選択回路を構成するＰＭＯＳトランジスタＭＰＲが導通し終端回路５４を伝送ラインに接続させる。このとき、選択回路を構成するＮＭＯＳトランジスタＭＮＤ、ＭＮＦは導通しないので、自己終端駆動回路５２は伝送ラインに接続されない。終端回路５４のトランジスタＭＰＲは、端部電位Ｖｔｔと伝送ラインとの間に介在する等価抵抗として動作することになる。このとき、端部電位ＶｔｔとトランジスタＭＰＲとの間の抵抗性素子Ｒｃ、及びトランジスタＭＰＲと伝送ラインとの間の抵抗性素子Ｒｄをさらに含むことができる。
【００３７】
一方、本発明に係る送受信装置５０、６０、７０、８０をチップ内部終端抵抗に活用しなければならない場合は、別の制御信号を介して強制的に能動終端回路５４を伝送ラインに接続されるようにすることができる。本実施の形態においては、入力電圧Ｖｏに関わりなく終端回路５４を伝送ラインに接続させるため、別の制御信号Enable＿Actをプリ駆動回路（Pre-Driver）と選択回路ＭＰＲ、ＭＮＤとの間に介在するトランジスタに印加する方法を用いる。例えば、ハイレベルの制御信号Enable＿Actが印加されると入力電圧Ｖｏに関わりなくトランジスタＭＰＲが導通することになり、能動終端回路５４が伝送ラインに選択的に接続される。このとき、制御信号Enable＿Actはそれぞれの送受信装置５０、６０、７０、８０により生成されることもあり、それぞれの送受信装置を制御するための別の制御装置により生成されることもある。
【００３８】
図４は、本発明の第２の実施の形態に係る送受信装置５０Ａの構成を示した回路図である。図示のように本実施の形態では、図３の回路図とは異なりレベルシフターを利用しており、Ｖｄｄ電圧を図３のＶｔｔに該当する電圧に変換して能動終端回路５４に印加するようになっている。
【００３９】
本実施の形態に係る送受信装置によれば、上記構成により別の端部電圧Ｖｔｔを能動終端回路５４に印加する必要がないため、送受信装置５０Ａの構成を単純化することができる。尚、回路の動作は図３の実施の形態と同様であるため、細部動作に対する説明は省略する。
【００４０】
本実施の形態において、レベルシフトを活性化させるための信号に入力電圧Ｖｏの相補信号を用いることが望ましい。これにより、能動終端回路５４が伝送ラインに接続されない場合、不要な能動終端回路５４での電力消耗を防ぐことができる。
【００４１】
図５は、本発明の別の実施の形態に係る送受信装置５０Ｂの構成を示した回路図である。図示のように、本実施の形態では、自己終端駆動回路５２と能動終端回路５４とを両極電流モード回路で構成している。
【００４２】
本実施の形態に係る送受信装置によれば、単極電流モード駆動回路（unipolar current-mode driver）だけでなく、図示されているように、より複雑な両極電流モード駆動回路（bipolar current-mode driver）においても同一の原理で動作する自己終端駆動回路と、それぞれの自己終端駆動回路に並列に接続される終端回路１００、１０５とを含ませて構成することができる。例えば、送受信装置が信号を伝送ラインに出力する場合は両極電流モードの自己終端駆動回路を伝送ラインに接続し、伝送ラインを介して信号を受信するか、又はチップ内終端に用いなければならない場合は能動終端回路を選択的に伝送ラインに接続する。
【００４３】
図６は、本発明のさらに別の実施の形態に係る送受信装置５０Ｃの構成を示した回路図である。図示のように、本実施の形態では、拡張された形の自己終端駆動回路と能動終端回路で構成している。
【００４４】
本実施の形態によれば、従来の如何なる形の電流モード駆動回路及び電圧モード駆動回路であっても、同一の原理で本発明に係る装置を構成することができる。
【００４５】
終端回路としては図４及び図５に示されているように、トランジスタ等の能動素子だけでなく手動素子を直列或いは並列に接続する方法で等価抵抗を構成することができる。このような場合において、終端回路の線形性は受動素子により定められる。
【００４６】
以上、本発明について好ましい実施の形態を基に説明したが、これらの実施の形態は、例示することを目的として開示したものであり、当業者であれば、本発明の技術的範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更等も、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
【００４７】
【発明の効果】
前述のように、本発明に係る送受信装置及び高速動作インタフェースシステムによれば、駆動回路の出力インピーダンスをチャンネルインピーダンスに正確に整合或いは近似的に整合させることができる。
【００４８】
したがって、チャンネルから流入される反射波を最小化することができ、受信器にそれぞれ並列接続されている伝送ライン接続装置の能動終端回路を選択的にチップ内終端に活用して反射波を最小化することができる。
【００４９】
これにより、各種の伝送ライン上で高速にデータを送受信しようとするとき、従来の技術に係る駆動回路と外部の並列終端抵抗とを用いるのに比べ、高速動作インタフェースで信号完全性を向上させることができる。さらに、能動終端回路を適切に用いる場合、外部並列終端抵抗を全く用いないことも可能である。このように、全体システム構成を単純化して生産コストを低減することができるという著しい効果がある。
【図面の簡単な説明】
【図１】 従来の技術に係る複数の送受信装置を含む高速動作インタフェースシステムの構成を示すブロック回路図である。
【図２】 本発明の実施の形態に係る複数の送受信装置、及び伝送ラインを介して接続された複数の送受信装置を備えた高速インタフェースシステムの構成を示したブロック回路図である。
【図３】 本発明の第１の実施の形態に係る送受信装置の構成を示した回路図である。
【図４】 本発明の第２の実施の形態に係る送受信装置の構成を示した回路図である。
【図５】 本発明の別の実施の形態に係る送受信装置の構成を示した回路図である。
【図６】 本発明のさらに別の実施の形態に係る送受信装置の構成を示した回路図である。
【符号の説明】
５０、６０、７０、８０ 送受信装置
５２ 自己終端駆動回路
５４、６４、７４、８４ 能動終端回路
５６ 選択回路
【発明の属する技術分野】
本発明は、高速動作インタフェースのための送受信装置、及びそれを備えた高速動作インタフェースシステムに関し、より詳細には、入力インピーダンスが伝送ラインの特性インピーダンスに整合又は近似整合された能動終端回路を、受信状況に合うよう能動的に選択して伝送ラインに接続させ、信号を送信する場合は、出力インピーダンスが伝送ラインの特性インピーダンスに整合又は近似整合された自己終端駆動回路を伝送ラインに選択的に接続させるか、又は特定レベルの電気的信号を送信する駆動器として、前記能動終端回路を伝送ラインに選択的に接続させる送受信装置及び高速動作インタフェースシステムに関する。
【０００２】
【従来の技術】
コンピューターシステムのクロック速度、及びデータの伝送速度の絶え間ない高速化に伴い、インピーダンス不整合に起因する反射波も増加し、高速動作インタフェースにおいてデータ信号を正確に送受信することは一層難しくなってきている。一般的には、送受信装置が接続される伝送ラインが単一ワイヤ、バスの一部のいずれであるか否かを問わず、送信装置の出力インピーダンス、及び受信装置の入力インピーダンスが、伝送ラインの特性インピーダンスと十分整合されていないのが現状である。
【０００３】
このような問題を解決するため、従来より、小振幅高速動作（low swing high speed）のための開放ドレイン駆動回路（open-drain driver）と受信装置とを用い、インピーダンスが整合されたチップ外部の並列終端抵抗（off-chip parallel termination resistor）を伝送ラインの終端ラインに１つだけ接続する方法が用いられていた。
【０００４】
図１は、従来の技術に係る複数の送受信装置を含む高速動作インタフェースシステムの構成を示すブロック回路図である。１つの伝送ラインＺｏには複数の送受信装置１０、２０、３０、４０が接続されている。尚、第１送受信装置１０については、送信装置１２及び受信装置１５の両者を示したが、残りの送受信装置２０、３０、４０については、便宜上受信装置２５、３５、４５のみ示した。
【０００５】
このような構造のシステムでは、必然的にそれぞれのスタブチャンネル（stub channel）及びそれぞれの受信装置１５、２５、３５、４５の入力端において寄生容量ｃｐ１、ｃｐ２、…、ｃｐＮが存在する。そのため、伝送信号の立ち上がり時間及び立ち下がり時間が長引き、動作周波数が低く制限されてしまうだけでなく、別に並列終端抵抗を備えなければならないためシステム設計が複雑になり、製造コストがかさむという問題があった。
【０００６】
伝送信号の立ち上がり及び立ち下がり時間が短縮され動作周波数が高くなるほど、受信装置１５、２５、３５、４５の入力端を含むチャンネル上の不連続点（discontinuous point）により発生する反射波が増加することになる。しかし、送信装置１２の出力インピーダンス、及び受信装置１５、２５、３５、４５の入力インピーダンスは、通常伝送ラインＺｏの特性インピーダンスに整合されておらず、反射波を十分吸収できなかった。そのため、受信装置１５、２５、３５、４５により受信される伝送信号の信号完全性（signal integrity）が著しく低下するという問題点が発生していた。
【０００７】
したがって、このような複数の送受信装置を含む高速インタフェースシステムにおいて、信号完全性を向上させるため、簡単にインピーダンスを整合又は近似整合させることのできる便利な送受信装置、及びそれを備えた高速動作インタフェースシステムが求められている。
【０００８】
【発明が解決しようとする課題】
本発明は、送信装置の出力インピーダンス及び受信装置の入力インピーダンスを、伝送ラインの特性インピーダンスに選択的に整合又は近似整合させると共に、能動終端回路を選択的に伝送ラインに接続することにより伝送ラインで発生し得る反射波を低減させ、高い動作周波数においても伝送信号の信号完全性を向上させることができる送受信装置、及びそれを備えた高速インタフェースシステムを提供することを目的としている。
【０００９】
【課題を解決するための手段】
本発明に係る送受信装置は、伝送ラインを介して信号を送受信する送受信装置において、前記伝送ラインを介して入力信号を受信する受信装置、該受信装置と並列に、前記伝送ラインに接続することができる能動終端回路、出力データに応じて第１状態電圧又は第２状態電圧を出力する自己終端駆動回路、及び該自己終端駆動回路の出力が第１状態電圧の場合、前記自己終端駆動回路を前記伝送ラインに選択的に接続し、出力が第２状態電圧の場合は前記自己終端駆動回路或いは前記能動終端回路を前記伝送ラインに選択的に接続する選択回路を含み、前記受信装置と能動終端回路との合成入力インピーダンス及び前記自己終端駆動回路の出力インピーダンスが、前記伝送ラインの特性インピーダンスに整合又は近似整合されていることを特徴としている。
【００１０】
また、前記自己終端回路が、前記能動終端回路の全部又は一部の構成を共有し、前記自己終端駆動回路の出力インピーダンスが前記伝送ラインの特性インピーダンスに整合又は近似整合されており、前記能動終端回路と前記自己終端駆動回路との共通構成部分は、前記選択回路の動作に関わりなく前記伝送ラインに接続されていることが望ましい。
【００１１】
また、前記送受信装置がデータを送受信しない場合、前記選択回路が、制御信号により前記能動終端回路だけを前記伝送ラインに選択的に接続するものであることが望ましい。
【００１２】
また、前記制御信号が、前記送受信装置の内部又は外部の制御回路から発生する信号であることが望ましい。
【００１３】
また、前記自己終端駆動回路が、ネガティブフィードバック回路を利用して出力インピーダンスを前記伝送ラインの特性インピーダンスに整合又は近似整合させるものであり、前記能動終端回路が、能動素子、受動素子及びその結合のうち一つ一つを利用して入力インピーダンスを伝送ラインの特性インピーダンスに整合又は近似整合させるものであることが望ましい。
【００１４】
また、前記第１状態電圧が、特定論理状態を表すための０Ｖでない出力電圧であり、前記第２状態電圧が逆の論理状態を表すための０Ｖ出力電圧であることが望ましい。
【００１５】
また、前記自己終端駆動回路が、単極電流モード駆動回路、両極電流モード駆動回路、単極電圧モード駆動回路、及び両極電圧モード駆動回路のうちいずれか１つで構成されており、前記能動終端回路が、単極モード能動終端回路、及び両極モード能動終端回路のうちいずれか１つで構成されていることが望ましい。
【００１６】
本発明に係る送受信装置を備えた高速動作インタフェースシステムは、伝送ラインに連結され互いに接続される複数の前記送受信装置、及び該複数の送受信装置を制御する制御回路を含み、前記制御回路が、特定電位レベルの信号を、前記伝送ラインを介して送信する前記送受信装置の前記自己終端駆動回路を選択的に活性化させ、前記伝送ラインから信号を受信する前記送受信装置の前記能動終端回路を選択的に活性化させるものであることを特徴としている。
【００１７】
また、前記制御回路は、伝送線路ラインを介してデータを送受信しない送受信装置の場合、能動縦断終端回路を選択的に活性化させるものであることが望ましい。
【００１８】
また、前記送受信装置が、能動終端回路及び受信装置が伝送ラインに接続されたものであり、前記制御回路が、前記送受信装置が前記伝送ラインを介して送受信する場合に限り、前記能動終端回路を伝送ラインに常に接続させ、送信側では前記自己終端駆動回路を追加的に前記伝送ラインに選択的に接続させるものであることが望ましい。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳しく説明する。
【００２０】
図２は、本発明の実施の形態に係る複数の送受信装置、及び伝送ラインを介して接続された複数の送受信装置を備えた高速インタフェースシステムの構成を示したブロック回路図である。図２では、説明のため図中左端の送受信装置５０についてのみ、自己終端駆動回路５２及び選択回路５６を示したが、他の送受信装置６０、７０、８０についても送受信装置５０と同様の構成とすることができる。
【００２１】
本発明の実施の形態に係る送受信装置５０は、受信装置１５、自己終端駆動回路５２、能動終端回路５４及び選択回路５６を含んで構成されている。自己終端駆動回路５２は、電流源Ｉｏと等価抵抗Ｒｏが並列に伝送ラインＺｏに接続された等価回路として示すことができる。等価回路の抵抗Ｒｏの抵抗値は、出力された信号が反射波で戻ってくる場合、伝送ラインＺｏに再び反射されるのを抑えるため、伝送ラインＺｏから自己終端駆動回路５２を見たときの出力インピーダンスＲｏが、伝送ラインの特性インピーダンスＺｏと整合（Ｚｏ＝Ｒｏ）又は近似整合（５Ｚｏ＞Ｒｏ＞Ｚｏ ｏｒ（Ｚｏ／５）＜Ｒｏ＜Ｚｏ）するように設定される。
【００２２】
自己終端駆動回路５２によれば、送受信装置５０、６０、７０、８０の出力インピーダンスを伝送ラインＺｏの特性インピーダンスに整合又は近似整合させるため、インピーダンス整合がなされていない従来の技術に係る送受信装置に比べて、送受信装置５０、６０、７０、８０が特定レベルの電気的信号を伝送ラインに出力する場合に発生する入力端からの反射波を著しく低減させることができる。
【００２３】
能動終端回路５４、６４、７４、８４は、各送受信装置５０、６０、７０、８０の受信装置１５、２５、３５、４５と並列に伝送ラインに接続される。能動終端回路５４、６４、７４、８４のインピーダンスは、能動終端回路５４、６４、７４、８４と受信装置１５、２５、３５、４５の合成入力インピーダンスが伝送ラインの特性インピーダンスＺｏに整合又は近似整合させるように選択される。能動終端回路５４、６４、７４、８４は、端部電位Ｖｔｔに一端が接続された抵抗Ｒｏで等価化することができる。送受信装置５０、６０、７０、８０の能動終端回路５４、６４、７４、８４の入力インピーダンスだけでなく、自己終端駆動回路５２の出力インピーダンスが伝送ラインの特性インピーダンスに整合又は近似整合されるため、送受信装置５０、６０、７０、８０が特定レベルの電気的信号を伝送ラインを介して受信する場合に発生する反射波を、インピーダンス整合されない従来の技術に係る送受信装置に比べて著しく低減することができる。
【００２４】
選択回路５６は、送受信装置５０、６０、７０、８０が特定レベルの電気的信号を出力する場合と、そうでない場合とに応じて変化する送受信システムの状況に適合するよう、各送受信装置５０、６０、７０、８０のインピーダンスを変化させる役割を果す。すなわち、送受信装置５０が特定レベルの電気的信号を伝送ラインに出力する場合、出力インピーダンスが伝送ライン特性インピーダンスに整合又は近似整合された自己終端駆動回路５２、又は能動終端回路５４を伝送ラインに選択的に接続し、該当送受信装置５０が特定レベルの電気的信号を、伝送ラインを介して受信する場合、入力インピーダンスが伝送ライン特性インピーダンスに整合又は近似整合された能動終端回路５４を選択的に接続する。
【００２５】
好ましくは、選択回路５６の自己終端駆動回路５２と能動終端回路５４との間の選択動作は択一的に行われる。本実施の形態においては、選択回路５６は能動終端回路５４と自己終端駆動回路５２とを選択するように構成されているが、能動終端回路５４と自己終端駆動回路５２とを同時に選択するように構成することもできる。
【００２６】
さらに、本実施の形態においては、選択回路５６は、図２に示されているように伝送ラインに近接して配置することができるが、図３〜図４に示されているようにパワーレール（Power Rail）に近接して配置し電気的に等価な回路に構成することもできる。この場合、終端回路の線形性は受動素子により向上される。好ましくは、送受信装置の構成を簡単にするため、自己終端駆動回路５２と能動終端回路５４のインピーダンス素子のような一部構成とを共有するように設計することができる。このような場合、共有部分は選択回路５６の選択動作と関わりなく伝送ラインに接続された状態を維持する。
【００２７】
本発明の実施の形態に係る装置５０の動作について説明すれば、次の通りである。先ず、一対一（１−ｔｏ−１）インタフェースの場合として、一番左側の送受信装置５０から一番右側の送受信装置８０にデータを送信すると仮定する。
【００２８】
送信側の送受信装置５０の選択回路５６は、特定レベルの電気的信号を送信するため自己終端駆動回路５２或いは能動終端回路５４を伝送ラインに接続する。受信側の送受信装置８０の選択回路は、能動終端回路８４を伝送ラインに接続する。このとき、自己終端駆動回路は選択回路により伝送ラインに接続されない。一方、送受信に直接係わらない送受信装置６０、７０では、選択回路の制御を容易に維持しながら適切に忠実な信号を受信側８０に伝達するため、それぞれの能動終端回路６４、７４を全部伝送ラインに接続するか、或いは全部接続させない場合もある。
【００２９】
好ましくは、受信側の送受信装置８０でのみ能動終端回路８４を伝送ラインに接続させず、ただ送受信に関わらない他の送受信装置６０、７０でのみ近似整合された能動終端回路６４、７４を接続させ、伝送ラインとそれぞれの送受信装置６０、７０のインピーダンス不整合による信号の反射を最小化することにより受信側の送受信装置８０に忠実な信号を提供することができる。
【００３０】
一対複数（１−ｔｏ−Ｎ）インタフェースの場合も同様に、送信側の選択回路５６は特定電位の電気的信号を出力する場合、自己終端駆動回路５２或いは能動終端回路５４を伝送ラインに接続させ、残りの受信側の選択回路は終端回路６４、７４、８４を伝送ラインに接続させる。前記の動作により駆動回路５２の出力インピーダンスと伝送ラインの特性インピーダンスは正確に整合又は近似整合できるので、伝送ラインから流入する反射波を相当吸収することができる。さらに、他の受信側の受信装置２５、３５、４５にそれぞれ並列接続されている終端回路６５、７５、８５をチップ内終端に活用して反射波を最小化することができる。
【００３１】
本実施の形態においてはインピーダンス整合のための素子として抵抗を例示したが、必ず抵抗にのみ限定されるのではなく、容量性素子及び誘導性素子等の他の受動素子だけでなく、トランジスタ等の能動素子を用いてインピーダンスを整合或いは近似整合させることができる。
【００３２】
一方、本発明の実施の形態に係る送受信装置は入出力インピーダンスが伝送ライン特性インピーダンスに整合又は近似整合されているので、外部並列終端抵抗を接続するためのスタブチャンネル（stub channel）、外部端部電源Ｖｔｔ、及び、外部終端抵抗Ｒｔｔを具備していないインタフェースシステムにおいても、前に説明したものと同様に構成して活用することができる。
【００３３】
図３は、本発明の第１の実施の形態に係る送受信装置５０の構成を示した回路図である。図示のように本実施の形態ではＣＭＯＳを利用して送受信装置５０を構成している。上述のように、他の送受信装置６０、７０、８０についても同様の構成とすることができる。
【００３４】
送受信装置５０は、自己終端駆動回路５２、能動終端回路５４、選択回路で構成されているが、自己終端駆動回路５２はネガティブフィードバック回路ＭＮＤ、ＭＰＦ、ＭＮＦ、バイアス電圧源Ｖｂｉａｓ及びトランジスタＭＮＢで、終端回路５４は手動抵抗素子Ｒｃ、Ｒｄ、トランジスタＭＰＲ及び端部電源Ｖｔｔで、選択回路は複数のトランジスタＭＰＲ、ＭＮＤ、ＭＮＦでそれぞれ構成されている。
【００３５】
本実施の形態に係る送受信装置５０は、次のように作動する。先ず、伝送ラインに特定電位の電気的信号を出力するためハイレベルの入力電圧Ｖｏが印加されると、プリ駆動回路（Pre-Driver）を経て選択回路を構成するＮＭＯＳトランジスタが導通し、ネガティブフィードバック回路５２が初期バイアス電流Ｉｏで伝送ラインに接続される。このとき、選択回路を構成するＰＭＯＳトランジスタＭＰＲは導通しないので、終端回路５４は伝送ラインに接続されない。ネガティブフィードバック回路５２のトランジスタＭＮＤのドレインには、バイアス電流ＩｏからトランジスタＭＮＦ、ＭＰＦの電流を差し引いた差に該当する量の電流が流れることになる。
【００３６】
次に、ローレベルの入力電圧Ｖｏが印加されると、プリ駆動回路（Pre-Driver）を経て選択回路を構成するＰＭＯＳトランジスタＭＰＲが導通し終端回路５４を伝送ラインに接続させる。このとき、選択回路を構成するＮＭＯＳトランジスタＭＮＤ、ＭＮＦは導通しないので、自己終端駆動回路５２は伝送ラインに接続されない。終端回路５４のトランジスタＭＰＲは、端部電位Ｖｔｔと伝送ラインとの間に介在する等価抵抗として動作することになる。このとき、端部電位ＶｔｔとトランジスタＭＰＲとの間の抵抗性素子Ｒｃ、及びトランジスタＭＰＲと伝送ラインとの間の抵抗性素子Ｒｄをさらに含むことができる。
【００３７】
一方、本発明に係る送受信装置５０、６０、７０、８０をチップ内部終端抵抗に活用しなければならない場合は、別の制御信号を介して強制的に能動終端回路５４を伝送ラインに接続されるようにすることができる。本実施の形態においては、入力電圧Ｖｏに関わりなく終端回路５４を伝送ラインに接続させるため、別の制御信号Enable＿Actをプリ駆動回路（Pre-Driver）と選択回路ＭＰＲ、ＭＮＤとの間に介在するトランジスタに印加する方法を用いる。例えば、ハイレベルの制御信号Enable＿Actが印加されると入力電圧Ｖｏに関わりなくトランジスタＭＰＲが導通することになり、能動終端回路５４が伝送ラインに選択的に接続される。このとき、制御信号Enable＿Actはそれぞれの送受信装置５０、６０、７０、８０により生成されることもあり、それぞれの送受信装置を制御するための別の制御装置により生成されることもある。
【００３８】
図４は、本発明の第２の実施の形態に係る送受信装置５０Ａの構成を示した回路図である。図示のように本実施の形態では、図３の回路図とは異なりレベルシフターを利用しており、Ｖｄｄ電圧を図３のＶｔｔに該当する電圧に変換して能動終端回路５４に印加するようになっている。
【００３９】
本実施の形態に係る送受信装置によれば、上記構成により別の端部電圧Ｖｔｔを能動終端回路５４に印加する必要がないため、送受信装置５０Ａの構成を単純化することができる。尚、回路の動作は図３の実施の形態と同様であるため、細部動作に対する説明は省略する。
【００４０】
本実施の形態において、レベルシフトを活性化させるための信号に入力電圧Ｖｏの相補信号を用いることが望ましい。これにより、能動終端回路５４が伝送ラインに接続されない場合、不要な能動終端回路５４での電力消耗を防ぐことができる。
【００４１】
図５は、本発明の別の実施の形態に係る送受信装置５０Ｂの構成を示した回路図である。図示のように、本実施の形態では、自己終端駆動回路５２と能動終端回路５４とを両極電流モード回路で構成している。
【００４２】
本実施の形態に係る送受信装置によれば、単極電流モード駆動回路（unipolar current-mode driver）だけでなく、図示されているように、より複雑な両極電流モード駆動回路（bipolar current-mode driver）においても同一の原理で動作する自己終端駆動回路と、それぞれの自己終端駆動回路に並列に接続される終端回路１００、１０５とを含ませて構成することができる。例えば、送受信装置が信号を伝送ラインに出力する場合は両極電流モードの自己終端駆動回路を伝送ラインに接続し、伝送ラインを介して信号を受信するか、又はチップ内終端に用いなければならない場合は能動終端回路を選択的に伝送ラインに接続する。
【００４３】
図６は、本発明のさらに別の実施の形態に係る送受信装置５０Ｃの構成を示した回路図である。図示のように、本実施の形態では、拡張された形の自己終端駆動回路と能動終端回路で構成している。
【００４４】
本実施の形態によれば、従来の如何なる形の電流モード駆動回路及び電圧モード駆動回路であっても、同一の原理で本発明に係る装置を構成することができる。
【００４５】
終端回路としては図４及び図５に示されているように、トランジスタ等の能動素子だけでなく手動素子を直列或いは並列に接続する方法で等価抵抗を構成することができる。このような場合において、終端回路の線形性は受動素子により定められる。
【００４６】
以上、本発明について好ましい実施の形態を基に説明したが、これらの実施の形態は、例示することを目的として開示したものであり、当業者であれば、本発明の技術的範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更等も、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
【００４７】
【発明の効果】
前述のように、本発明に係る送受信装置及び高速動作インタフェースシステムによれば、駆動回路の出力インピーダンスをチャンネルインピーダンスに正確に整合或いは近似的に整合させることができる。
【００４８】
したがって、チャンネルから流入される反射波を最小化することができ、受信器にそれぞれ並列接続されている伝送ライン接続装置の能動終端回路を選択的にチップ内終端に活用して反射波を最小化することができる。
【００４９】
これにより、各種の伝送ライン上で高速にデータを送受信しようとするとき、従来の技術に係る駆動回路と外部の並列終端抵抗とを用いるのに比べ、高速動作インタフェースで信号完全性を向上させることができる。さらに、能動終端回路を適切に用いる場合、外部並列終端抵抗を全く用いないことも可能である。このように、全体システム構成を単純化して生産コストを低減することができるという著しい効果がある。
【図面の簡単な説明】
【図１】 従来の技術に係る複数の送受信装置を含む高速動作インタフェースシステムの構成を示すブロック回路図である。
【図２】 本発明の実施の形態に係る複数の送受信装置、及び伝送ラインを介して接続された複数の送受信装置を備えた高速インタフェースシステムの構成を示したブロック回路図である。
【図３】 本発明の第１の実施の形態に係る送受信装置の構成を示した回路図である。
【図４】 本発明の第２の実施の形態に係る送受信装置の構成を示した回路図である。
【図５】 本発明の別の実施の形態に係る送受信装置の構成を示した回路図である。
【図６】 本発明のさらに別の実施の形態に係る送受信装置の構成を示した回路図である。
【符号の説明】
５０、６０、７０、８０ 送受信装置
５２ 自己終端駆動回路
５４、６４、７４、８４ 能動終端回路
５６ 選択回路
Claims (10)
- 伝送ラインを介して信号を送受信する送受信装置において、
前記伝送ラインを介して入力信号を受信する受信装置、
該受信装置と並列に、前記伝送ラインに接続することができる能動終端回路、
出力データに応じて第１状態電圧又は第２状態電圧を出力する自己終端駆動回路、及び
該自己終端駆動回路の出力が第１状態電圧の場合、前記自己終端駆動回路を前記伝送ラインに選択的に接続し、出力が第２状態電圧の場合は前記自己終端駆動回路或いは前記能動終端回路を前記伝送ラインに選択的に接続する選択回路を含み、
前記受信装置と能動終端回路との合成入力インピーダンス及び前記自己終端駆動回路の出力インピーダンスが、前記伝送ラインの特性インピーダンスに整合又は近似整合されていることを特徴とする送受信装置。 - 前記自己終端回路が、前記能動終端回路の全部又は一部の構成を共有し、前記自己終端駆動回路の出力インピーダンスが前記伝送ラインの特性インピーダンスに整合又は近似整合されており、
前記能動終端回路と前記自己終端駆動回路との共通構成部分は、前記選択回路の動作に関わりなく前記伝送ラインに接続されていることを特徴とする請求項１記載の送受信装置。 - 前記送受信装置がデータを送受信しない場合、前記選択回路が、制御信号により前記能動終端回路だけを前記伝送ラインに選択的に接続するものであることを特徴とする請求項１又は請求項２記載の送受信装置。
- 前記制御信号が、前記送受信装置の内部又は外部の制御回路から発生する信号であることを特徴とする請求項３記載の送受信装置。
- 前記自己終端駆動回路が、ネガティブフィードバック回路を利用して出力インピーダンスを前記伝送ラインの特性インピーダンスに整合又は近似整合させるものであり、
前記能動終端回路が、能動素子、受動素子及びその結合のうち一つ一つを利用して入力インピーダンスを伝送ラインの特性インピーダンスに整合又は近似整合させるものであることを特徴とする請求項１又は請求項２記載の送受信装置。 - 前記第１状態電圧が、特定論理状態を表すための０Ｖでない出力電圧であり、前記第２状態電圧が逆の論理状態を表すための０Ｖ出力電圧であることを特徴とする請求項１又は請求項２記載の送受信装置。
- 前記自己終端駆動回路が、単極電流モード駆動回路、両極電流モード駆動回路、単極電圧モード駆動回路、及び両極電圧モード駆動回路のうちいずれか１つで構成されており、
前記能動終端回路が、単極モード能動終端回路、及び両極モード能動終端回路のうちいずれか１つで構成されていることを特徴とする請求項１又は請求項２記載の送受信装置。 - 伝送ラインに連結され互いに接続される複数の請求項１に記載の送受信装置、及び該複数の送受信装置を制御する制御回路
を含み、
前記制御回路が、特定電位レベルの信号を、前記伝送ラインを介して送信する前記送受信装置の前記自己終端駆動回路を選択的に活性化させ、前記伝送ラインから信号を受信する前記送受信装置の前記能動終端回路を選択的に活性化させるものであることを特徴とする高速動作インタフェースシステム。 - 前記制御回路は、伝送ラインを介してデータを送受信しない送受信装置の場合、能動終端回路を選択的に活性化させるものであることを特徴とする請求項８記載の高速動作インタフェースシステム。
- 前記送受信装置が、能動終端回路及び受信装置が伝送ラインに接続されたものであり、
前記制御回路が、前記送受信装置が前記伝送ラインを介して送受信する場合に限り、前記能動終端回路を伝送ラインに常に接続させ、送信側では前記自己終端駆動回路を追加的に前記伝送ラインに選択的に接続させるものであることを特徴とする請求項８又は請求項９記載の高速動作インタフェースシステム。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-072778 | 2001-11-21 | ||
| KR20010072778 | 2001-11-21 | ||
| KR2002-042771 | 2002-07-20 | ||
| KR10-2002-0042771A KR100469155B1 (ko) | 2001-11-21 | 2002-07-20 | 고속동작 인터페이스를 위한 능동종단기 및 자체종단구동기를 포함하는 송수신 장치 및 시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218958A JP2003218958A (ja) | 2003-07-31 |
| JP4206731B2 true JP4206731B2 (ja) | 2009-01-14 |
Family
ID=26639471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002337573A Expired - Fee Related JP4206731B2 (ja) | 2001-11-21 | 2002-11-21 | 送受信装置及びそれを備えた高速動作インタフェースシステム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6937111B2 (ja) |
| JP (1) | JP4206731B2 (ja) |
| DE (1) | DE10253695A1 (ja) |
| TW (1) | TWI320631B (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690191B2 (en) * | 2001-12-21 | 2004-02-10 | Sun Microsystems, Inc. | Bi-directional output buffer |
| EP1665844A1 (de) * | 2003-09-10 | 2006-06-07 | Siemens Aktiengesellschaft | Verlängerung der sim-karten-schnittstelle in gsm-geräten |
| KR100539252B1 (ko) * | 2004-03-08 | 2005-12-27 | 삼성전자주식회사 | 데이터 버스 및 커맨드/어드레스 버스를 통해 전송되는신호의 충실도를 향상시킬 수 있는 메모리 모듈 및 이를포함하는 메모리 시스템 |
| US7173450B2 (en) * | 2004-06-01 | 2007-02-06 | Hewlett-Packard Development Company, L.P. | Bus controller |
| US7205789B1 (en) * | 2004-08-26 | 2007-04-17 | Chris Karabatsos | Termination arrangement for high speed data rate multi-drop data bit connections |
| US8335115B2 (en) * | 2004-12-30 | 2012-12-18 | Samsung Electronics Co., Ltd. | Semiconductor memory module and semiconductor memory system having termination resistor units |
| US7996590B2 (en) * | 2004-12-30 | 2011-08-09 | Samsung Electronics Co., Ltd. | Semiconductor memory module and semiconductor memory system having termination resistor units |
| DE102005055886B4 (de) | 2005-11-23 | 2015-03-26 | Austriamicrosystems Ag | Halbleiterkörper, Schaltungsanordnung mit dem Halbleiterkörper und Verfahren |
| US20070126462A1 (en) * | 2005-12-05 | 2007-06-07 | Intel Corporation | Enabling multiple memory modules for high-speed memory interfaces |
| WO2007117526A2 (en) * | 2006-04-03 | 2007-10-18 | Ati Technologies, Inc. | Low power mode unipolar current/voltage mode interface |
| JP4870610B2 (ja) * | 2007-04-18 | 2012-02-08 | シャープ株式会社 | 並列接続トランジスタ |
| US7863964B2 (en) * | 2007-12-27 | 2011-01-04 | Northrop Grumman Systems Corporation | Level shifting switch driver on GaAs pHEMT |
| KR100943861B1 (ko) * | 2008-06-12 | 2010-02-24 | 주식회사 하이닉스반도체 | 임피던스 매칭된 양방향 멀티 드롭 버스 시스템, 그를이용한 메모리 시스템 및 메모리 모듈 |
| KR100991383B1 (ko) | 2008-12-26 | 2010-11-02 | 주식회사 하이닉스반도체 | 반도체 장치의 출력 드라이버 |
| TWI407421B (zh) * | 2009-02-17 | 2013-09-01 | Au Optronics Corp | 用於驅動一液晶顯示面板之驅動裝置 |
| KR101009348B1 (ko) * | 2009-07-01 | 2011-01-19 | 주식회사 하이닉스반도체 | 반도체 장치 |
| JP6015144B2 (ja) * | 2012-06-04 | 2016-10-26 | 富士通株式会社 | 電子機器及び半導体装置 |
| US9094068B2 (en) * | 2013-10-11 | 2015-07-28 | Entropic Communications, Llc | Transmit noise and impedance change mitigation in wired communication system |
| US10425361B2 (en) | 2017-03-16 | 2019-09-24 | Trane International Inc. | Dynamic allocation of termination resistors in a communication network |
| US10530325B1 (en) | 2018-08-30 | 2020-01-07 | Advanced Micro Devices, Inc. | Low loss T-coil configuration with frequency boost for an analog receiver front end |
| US10692545B2 (en) | 2018-09-24 | 2020-06-23 | Advanced Micro Devices, Inc. | Low power VTT generation mechanism for receiver termination |
| US10749552B2 (en) | 2018-09-24 | 2020-08-18 | Advanced Micro Devices, Inc. | Pseudo differential receiving mechanism for single-ended signaling |
| US10461965B1 (en) | 2018-09-28 | 2019-10-29 | Western Digital Technologies, Inc. | Active low-power termination |
| US10944368B2 (en) | 2019-02-28 | 2021-03-09 | Advanced Micro Devices, Inc. | Offset correction for pseudo differential signaling |
| US11152944B2 (en) | 2019-09-13 | 2021-10-19 | Advanced Micro Devices, Inc. | Termination calibration scheme using a current mirror |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4748426A (en) | 1986-11-07 | 1988-05-31 | Rodime Plc | Active termination circuit for computer interface use |
| US4713827A (en) | 1986-11-10 | 1987-12-15 | Ncr Corporation | Terminator for a cmos transceiver device |
| US5568064A (en) | 1995-01-23 | 1996-10-22 | International Business Machines Corporation | Bidirectional transmission line driver/receiver |
| US5822426A (en) | 1995-06-06 | 1998-10-13 | International Business Machines Corporation | Balanced hybrid circuit |
| JPH1020974A (ja) | 1996-07-03 | 1998-01-23 | Fujitsu Ltd | バス構造及び入出力バッファ |
| US6222389B1 (en) | 1999-03-25 | 2001-04-24 | International Business Machines Corporation | Assisted gunning transceiver logic (AGTL) bus driver |
| US6477205B1 (en) * | 1999-06-03 | 2002-11-05 | Sun Microsystems, Inc. | Digital data transmission via multi-valued logic signals generated using multiple drive states each causing a different amount of current to flow through a termination resistor |
| US6501293B2 (en) * | 1999-11-12 | 2002-12-31 | International Business Machines Corporation | Method and apparatus for programmable active termination of input/output devices |
| US6577179B2 (en) * | 1999-11-15 | 2003-06-10 | Intel Corporation | Dynamic line termination with self-adjusting impedance |
| JP3423267B2 (ja) | 2000-01-27 | 2003-07-07 | 寛治 大塚 | ドライバ回路、レシーバ回路、および信号伝送バスシステム |
| US6356106B1 (en) * | 2000-09-12 | 2002-03-12 | Micron Technology, Inc. | Active termination in a multidrop memory system |
| US6766155B2 (en) * | 2002-01-24 | 2004-07-20 | Agilent Technologies, Inc. | Fixed termination scheme for differential receiver that compensates for process, voltage, and temperature variations |
-
2002
- 2002-11-14 US US10/293,312 patent/US6937111B2/en not_active Expired - Fee Related
- 2002-11-18 DE DE10253695A patent/DE10253695A1/de not_active Withdrawn
- 2002-11-21 JP JP2002337573A patent/JP4206731B2/ja not_active Expired - Fee Related
- 2002-11-21 TW TW091133945A patent/TWI320631B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20030124989A1 (en) | 2003-07-03 |
| DE10253695A1 (de) | 2003-06-26 |
| TW200402191A (en) | 2004-02-01 |
| US6937111B2 (en) | 2005-08-30 |
| TWI320631B (en) | 2010-02-11 |
| JP2003218958A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4206731B2 (ja) | 送受信装置及びそれを備えた高速動作インタフェースシステム | |
| US7795919B2 (en) | Transmitter driver circuit in high-speed serial communications system | |
| US6704818B1 (en) | Voltage-mode driver with pre-emphasis, slew-rate control and source termination | |
| US7595661B2 (en) | Low voltage differential signaling drivers including branches with series resistors | |
| US7940086B2 (en) | Interface circuit that can switch between single-ended transmission and differential transmission | |
| KR100433019B1 (ko) | 출력 버퍼 회로 | |
| US7750666B2 (en) | Reduced power differential type termination circuit | |
| US5864584A (en) | Circuitry for allowing two drivers to communicate with two receivers using one transmission line | |
| EP2740218B1 (en) | Apparatuses and methods of communicating differential serial signals including charge injection | |
| US20080079457A1 (en) | High speed IO buffer | |
| US8989238B2 (en) | Bi-directional interface circuit having a switchable current-source bias | |
| US6265893B1 (en) | Signal line drivers | |
| JPH07235952A (ja) | 信号伝送回路およびその回路を用いた信号伝送装置 | |
| US7920014B2 (en) | Semiconductor integrated circuit device | |
| US6604206B2 (en) | Reduced GMII with internal timing compensation | |
| US7816949B2 (en) | Signal transmission circuit and signal transmission system using the same | |
| US6850091B2 (en) | Bi-directional impedance matching circuit | |
| US20130038346A1 (en) | Apparatus and method for signal transmission over a channel | |
| KR100469155B1 (ko) | 고속동작 인터페이스를 위한 능동종단기 및 자체종단구동기를 포함하는 송수신 장치 및 시스템 | |
| US6366126B1 (en) | Input circuit, output circuit, and input/output circuit and signal transmission system using the same input/output circuit | |
| US9705499B1 (en) | System and method for interchangeable transmission driver output stage and low-power margining mode | |
| JPH07221624A (ja) | 入出力インタフェース回路装置 | |
| KR20040059440A (ko) | 반도체 장치의 출력드라이버 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080917 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081007 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |