TWI407421B

TWI407421B - 用於驅動一液晶顯示面板之驅動裝置

Info

Publication number: TWI407421B
Application number: TW098104947A
Authority: TW
Inventors: Chun Fan Chung; Sheng Kai Hsu
Original assignee: Au Optronics Corp
Priority date: 2009-02-17
Filing date: 2009-02-17
Publication date: 2013-09-01
Also published as: TW201032203A; US8441426B2; US20100207930A1

Description

用於驅動一液晶顯示面板之驅動裝置

本發明係有關於一種驅動裝置，尤指一種用於驅動一液晶顯示面板之驅動裝置。

液晶顯示裝置(Liquid Crystal Display；LCD)是目前廣泛使用的一種平面顯示器，其具有外型輕薄、省電以及無輻射等優點。液晶顯示裝置的工作原理係利用改變液晶層兩端的電壓差來改變液晶層內之液晶分子的排列狀態，用以改變液晶層的透光性，再配合背光模組所提供的光源以顯示影像。一般而言，液晶顯示裝置包含驅動裝置及液晶顯示面板。驅動裝置用來根據影像訊號、水平同步(Horizontal Synchronization)訊號、垂直同步(Vertical Synchronization)訊號、資料致能(Data Enable)訊號、及時脈訊號等以提供複數個資料訊號饋入至液晶顯示面板。

由於具高色彩深度(High Color Depth)、高解析度(High Resolution)及高畫面更新頻率(High Frame Rate)之液晶顯示裝置的開發，驅動影像顯示之操作頻率也越來越高。然而，在習知液晶顯示裝置之驅動裝置的運作中，複數個源極驅動器所接收之差動訊號的訊號品質低落且訊號品質不平均，為了遷就接收訊號品質最差的源極驅動器，傳輸頻率必需要降低以使驅動裝置可正常運作，所以不適合於高頻操作。換句話說，低訊號品質之差動訊號並不適用於高工作頻率之訊號傳輸，例如對200微微秒(pico-second)的週期抖動範圍(Period Jitter Range)而言，在100MHz的操作頻率中，仍可正常運作，但是在1GHz的操作頻率中，就可能會導致1GHz的傳輸介面完全收不到訊號。亦即，傳輸介面的操作頻率越高，則雜訊容忍度越低，而且更容易因為低訊號傳輸品質導致錯誤的訊號準位判斷或幾乎無法分辨所接收差動訊號的每一資料位元。

依據本發明之實施例，其揭露一種用於驅動一液晶顯示面板之驅動裝置，包含時序控制器、複數對傳輸線、複數個源極驅動電路、複數個終端電阻以及複數個輔助電阻。時序控制器係用以產生複數個差動訊號。時序控制器包含複數個輸出埠，每一個輸出埠包含二輸出端以輸出對應差動訊號。每一對傳輸線包含二傳輸線分別耦接於時序控制器之對應輸出埠的二輸出端以接收對應差動訊號。複數個源極驅動電路係用以根據複數個差動訊號產生複數個資料訊號饋入至液晶顯示面板。每一個源極驅動電路耦接於複數對傳輸線以接收複數個差動訊號。每一個源極驅動電路包含複數個輸入埠，每一個輸入埠包含二輸入端耦接於相對應之一對傳輸線。每一個終端電阻耦接於相對應之一對傳輸線的二終端之間。複數個第一輔助電阻係分別耦接於時序控制器與複數個源極驅動電路之間的複數傳輸線。

依據本發明之實施例，其另揭露一種用於驅動一液晶顯示面板之驅動裝置，包含時序控制器、複數對傳輸線、複數個源極驅動電路以及複數個終端電阻。時序控制器係用以產生複數個差動訊號。時序控制器包含複數個輸出埠，每一個輸出埠包含二輸出端以輸出對應差動訊號。每一對傳輸線包含二傳輸線分別耦接於時序控制器之對應輸出埠的二輸出端以接收對應差動訊號。複數個源極驅動電路係用以根據複數個差動訊號產生複數個資料訊號饋入至液晶顯示面板。每一個源極驅動電路耦接於複數對傳輸線以接收複數個差動訊號。每一個源極驅動電路包含複數個輸入埠，每一個輸入埠包含二輸入端耦接於相對應之一對傳輸線。每一個第一終端電阻耦接於複數個源極驅動電路之第一源極驅動電路的對應輸入埠之二輸入端之間，其中第一源極驅動電路係耦接於複數條對傳輸線之複數終端。

依據本發明之實施例，其另揭露一種用於驅動一液晶顯示面板之驅動裝置，包含時序控制器、複數對傳輸線、複數個源極驅動電路以及複數個終端電阻。

時序控制器係用以產生複數個差動訊號。時序控制器包含複數個差動訊號傳送器及複數個輔助電阻。每一個差動訊號傳送器包含二輸出端，用以輸出對應差動訊號。每一個輔助電阻耦接於對應差動訊號傳送器的二輸出端之間。每一對傳輸線包含二傳輸線分別耦接於對應差動訊號傳送器的二輸出端以接收對應差動訊號。複數個源極驅動電路係用以根據複數個訊號產生複數個資料訊號饋入至液晶顯示面板。每一個源極驅動電路耦接於複數對傳輸線以接收複數個差動訊號。每一個源極驅動電路包含複數個輸入埠，每一個輸入埠包含二輸入端耦接於相對應之一對傳輸線。每一個終端電阻耦接於相對應之一對傳輸線的二終端之間。

為讓本發明更顯而易懂，下文依本發明用於驅動一液晶顯示面板之驅動裝置，特舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍。

第1圖為本發明第一實施例之驅動裝置的結構示意圖。如第1圖所示，驅動裝置310包含時序控制器(Timing Controller)320、複數對傳輸線330、複數個終端電阻335、複數個第一輔助電阻360以及複數個源極驅動電路350。時序控制器320包含序列產生器(Serializer)321、複數個差動訊號傳送器(Differential Signal Transmitters)323及複數個輸出埠325。序列產生器321用以根據時脈訊號CLKin將影像訊號Dimage、水平同步訊號HS、垂直同步訊號VS及資料致能訊號轉換為複數個序列訊號，分別饋入至複數個差動訊號傳送器323。每一個差動訊號傳送器323包含二輸出端324，用以將所接收到的序列訊號轉換為差動訊號，經由二輸出端324輸出至對應輸出埠325。每一個輸出埠325包含二輸出端326，用以輸出對應差動訊號。差動訊號傳送器323所輸出之差動訊號可以是微型低壓差動訊號(Mini Low Voltage Differential Signal,Mini LVDS)或低擺幅差動訊號(Reduced Swing Differential Signal,RSDS)。

每一對傳輸線330耦接至對應輸出埠325之二輸出端326，用以接收對應差動訊號。每一個第一輔助電阻360係耦接於時序控制器320之對應輸出埠325的二輸出端326之間，進一步而言，複數個第一輔助電阻360係設置於時序控制器320之複數輸出埠325與複數節點361之間。第一輔助電阻360係用以減少傳輸路徑上的訊號反射，由於實驗顯示被傳輸之差動訊號在終端電阻335附近具有較佳的訊號品質，所以在時序控制器320的每一資料輸出路徑前端設置第一輔助電阻360，用以減少訊號反射並改善傳輸訊號品質。每一個終端電阻335耦接於相對應之一對傳輸線330的二終端之間。每一個源極驅動電路350包含複數個輸入埠355。每一個輸入埠355包含二輸入端356耦接至相對應之一對傳輸線330，據以接收對應差動訊號，而前述複數節點361位在時序控制器320之複數輸出埠325與源極驅動電路350之複數輸入端356之間。複數個源極驅動電路350係用以根據複數對傳輸線330所輸入之複數個差動訊號，產生複數個資料訊號以驅動液晶顯示面板395。

如前所述，訊號傳輸品值的好壞係為決定操作頻率高低的關鍵。在第1圖所示驅動裝置310的架構中，由於具有複數個源極驅動電路350作為複數個負載，所以在差動訊號的傳輸路徑上就有複數個分支以耦接複數個負載，而被傳輸之差動訊號會因複數個分支和複數個負載而導致訊號品質的下降。習知技術為提高訊號傳輸品質以達到高頻操作的目的，通常使用點對點(Pointto Pint)架構，即在單一傳輸路徑上只會有一個負載(單一源極驅動電路)。

但使用複數個源極驅動電路並共用相同的傳輸路徑，可顯著簡化時序控制器與傳輸介面的架構。由於實驗顯示被傳輸之差動訊號在終端電阻335附近具有較佳的訊號品質，所以本發明驅動裝置310即另設置複數個第一輔助電阻360，用以減少傳輸路徑上的訊號反射，即在時序控制器320的每一資料輸出路徑前端設置第一輔助電阻360，用以減少訊號反射並改善傳輸訊號品質。如此，驅動裝置310就可在第1圖所示之時序控制器320與傳輸介面的簡化架構中，執行差動訊號的高頻傳輸。

請參考第2(a)圖及第2(b)圖。第2(a)圖為習知驅動裝置運作時的差動訊號之眼圖，其中橫軸為時間軸。第2(b)圖為第1圖之驅動裝置運作時的差動訊號之眼圖，其中橫軸為時間軸。一般而言，差動訊號的訊號完整性(Signal Integrity,SI)係用以表示相對應之訊號品質。在差動訊號的眼圖(Eye Pattern Diagram)中，眼形區域(Eye Pattern Region)越大表示訊號完整性越佳，亦即，訊號品質越好。眼形區域的大小可由眼區長度及眼區寬度決定。眼區長度越長表示週期抖動範圍(Period Jitter Range)越小，而每一週期的有效判斷時段就越長，所以越適合高頻操作。眼區寬度越寬表示雜訊容忍度越大，即執行訊號準位判斷的錯誤率越低。

如第2(a)圖及第2(b)圖所示，本發明驅動裝置310運作的差動訊號之眼形區域ERi顯著大於習知L型驅動裝置110運作的差動訊號之眼形區域ERp。眼形區域ERi之眼區長度ELi大於眼形區域ERp之眼區長度ELp，所以週期抖動範圍ΔTji小於週期抖動範圍ΔTjp，因此本發明驅動裝置310更適合高頻操作。此外，眼形區域ERi之眼區寬度EWi大於眼形區域ERp之眼區寬度EWp，表示在本發明驅動裝置310的運作中，可容忍更高的雜訊干擾，進而降低執行訊號準位判斷的錯誤率。請注意，在下述本發明各種實施例的驅動裝置運作中，均可使源極驅動電路所接收之差動訊號具有更長的眼區長度或更寬的眼區寬度。

第3圖為本發明第二實施例之驅動裝置的結構示意圖。如第3圖所示，驅動裝置380包含時序控制器320、複數對傳輸線330，複數個終端電阻335、複數個第二輔助電阻370以及複數個源極驅動電路350。每一個第二輔助電阻370係耦接於對應傳輸線330與對應源極驅動電路350之對應輸入端356之間。相較於第1圖所示之驅動裝置310，驅動裝置380省略複數個第一輔助電阻360，另設置複數個第二輔助電阻370，除此之外，驅動裝置380之其餘結構係同於驅動裝置310之結構。

由於差動訊號的傳輸路徑具有複數個分支以耦接複數個源極驅動電路350，而複數個分支與複數個源極驅動電路350則會造成訊號傳輸品質的低落。通常，造成訊號品質低落最主要有兩個原因：(1)傳輸路徑上的複數個分支和所耦接的複數個源極驅動電路350會造成整體訊號品質下降；(2)傳輸路徑的阻抗大於源極驅動電路350的輸入阻抗，由於整體傳輸路徑的阻抗不連續，會導致顯著的訊號反射，進而造成整體訊號品質下降。

為了提高差動訊號的傳輸品質，所以在源極驅動電路350的輸入端356耦接第二輔助電阻370以提高輸入阻抗。第二輔助電阻370可提供兩種效益：(1)每一第二輔助電阻370可降低對應分支對整體傳輸路徑的影響，用以改善整體訊號傳輸品質，而每一個源極驅動電路350所接收差動訊號的訊號品質也就跟著提昇；(2)源極驅動電路350的輸入阻抗因第二輔助電阻370而增加，用以使源極驅動電路350的輸入阻抗更接近傳輸路徑上的阻抗，所以可顯著降低因阻抗不連續造成的訊號反射效應。

此外，複數個第二輔助電阻370另可用以調節和分配不均勻的訊號品質。因在習知技術中，複數個源極驅動電路所接收差動訊號的訊號品質非常不均勻，最好與最差的訊號品質可能相差非常大，所以就降低操作頻率以遷就接收最差訊號品質之差動訊號的源極驅動電路。驅動裝置380所設置的第二輔助電阻370，即可調節和分配複數個源極驅動電路350所接收差動訊號的訊號品質。在一實施例中，複數個第二輔助電阻370係用以降低最好訊號品質並提昇最差訊號品質，如此操作頻率就可因最差訊號品質的提昇而提高。

第4圖為本發明第三實施例之驅動裝置的結構示意圖。如第4圖所示，驅動裝置390包含時序控制器320、複數對傳輸線330，複數條遮蔽線(Shielding Lines)339、複數個終端電阻335、複數個第一輔助電阻360、複數個第二輔助電阻370以及複數個源極驅動電路350。複數條遮蔽線339均接收接地電壓或固定電壓，每一條遮蔽線339係設置於相鄰對傳輸線330之間，用來避免相鄰對傳輸線330的訊號串音(Crosstalk)干擾以改善訊號品質。相較於第1圖所示之驅動裝置310，驅動裝置390另設置複數個第二輔助電阻370及複數條遮蔽線339，除此之外，驅動裝置390之其餘結構係同於驅動裝置310之結構，所以不再贅述。

第5圖為本發明第四實施例之驅動裝置的結構示意圖。如第5圖所示，驅動裝置510包含時序控制器520、複數對傳輸線530、複數個終端電阻535以及複數個源極驅動電路550。時序控制器520之內部結構係同於第1圖所示之時序控制器320。每一對傳輸線530耦接至對應輸出埠325之二輸出端326，用以接收對應差動訊號。複數個源極驅動電路550包含第一源極驅動電路CD1、第二源極驅動電路CD2、…、及第n源極驅動電路CDn，其中第一源極驅動電路CD1係位於傳輸線530之未端，而第n源極驅動電路CDn係位於最靠近時序控制器520的傳輸線530之前端。每一個源極驅動電路550包含複數個輸入埠555。每一個輸入埠555包含二輸入端556耦接至相對應之一對傳輸線530，據以接收對應差動訊號。每一個終端電阻535耦接於第一源極驅動電路CD1之對應輸入埠555的二輸入端556之間。複數個源極驅動電路550係用以根據複數對傳輸線530所輸入之複數個差動訊號，產生複數個資料訊號以驅動液晶顯示面板595。

第6圖為本發明第五實施例之驅動裝置的結構示意圖。如第6圖所示，驅動裝置580包含時序控制器520、複數對傳輸線530，複數條遮蔽線539、複數個終端電阻535、複數個第一輔助電阻560、複數個第二輔助電阻540、複數個第三輔助電阻570以及複數個源極驅動電路550。每一個第一輔助電阻560係耦接於時序控制器520之對應輸出埠325的二輸出端326之間，進一步而言，複數個第一輔助電阻560係設置於時序控制器520之複數輸出埠325與複數節點561之間。複數條遮蔽線539均接收接地電壓或固定電壓，每一條遮蔽線539係設置於相鄰對傳輸線530之間，用來避免相鄰對傳輸線530的訊號串音干擾以改善訊號品質。

每一個終端電阻535耦接於第一源極驅動電路CD1之對應輸入埠555的二輸入端556之間。複數個第二輔助電阻540係分別耦接於第二源極驅動電路CD2至第n源極驅動電路CDn的複數個輸入埠555之二輸入端556之間。每一個第三輔助電阻570係耦接於對應傳輸線530與對應源極驅動電路550之對應輸入端556之間。相較於第5圖所示之驅動裝置510，驅動裝置580另設置複數條遮蔽線539、複數個第一輔助電阻560、複數個第二輔助電阻540以及複數個第三輔助電阻570，除此之外，驅動裝置580之其餘結構係同於驅動裝置510之結構，所以不再贅述。在另一實施例中，只有第n源極驅動電路CDn之每一個輸入埠555的二輸入端556之間耦接第二輔助電阻540。

第7圖為本發明第六實施例之驅動裝置的結構示意圖。如第7圖所示，驅動裝置610包含時序控制器620、複數對傳輸線630、複數條遮蔽線639、複數個終端電阻635，複數個第一輔助電阻660、複數個第二輔助電阻640、複數個第三輔助電阻670、複數個右側源極驅動電路651以及複數個左側源極驅動電路652。時序控制器620之內部結構係同於第1圖所示之時序控制器320。每一個第一輔助電阻660係耦接於時序控制器620之對應輸出埠325的二輸出端326之間，進一步而言，複數個第一輔助電阻660係設置於鄰近時序控制器620之複數輸出埠325的複數節點661與複數節點662之間。複數條遮蔽線639均接收接地電壓或固定電壓，每一條遮蔽線639係設置於相鄰對傳輸線630之間，用來避免相鄰對傳輸線630的訊號串音干擾以改善訊號品質。

複數個右側源極驅動電路651包含第一右側源極驅動電路CDX1、第二右側源極驅動電路CDX2、…、及第m右側源極驅動電路CDXm，其中第一右側源極驅動電路CDX1係位於傳輸線630之右側未端，而第m右側源極驅動電路CDXm係位於最靠近時序控制器620的傳輸線630之右側前端。複數個左側源極驅動電路652包含第一左側源極驅動電路CDY1、第二左側源極驅動電路CDY2、．．．、及第n左側源極驅動電路CDYn，其中第一左側源極驅動電路CDY1係位於傳輸線630之左側未端，而第n左側源極驅動電路CDYn係位於最靠近時序控制器620的傳輸線630之左側前端。n與m係為相等或相異之正整數。每一個右側源極驅動電路651包含複數個輸入埠655。每一個輸入埠655包含二輸入端656耦接至相對應之一對傳輸線630以接收對應差動訊號。每一個左側源極驅動電路652的耦接相關結構係同於右側源極驅動電路651。

第一右側源極驅動電路CDX1之每一個輸入埠655的二輸入端656之間耦接相對應之一終端電阻635。第一左側源極驅動電路CDY1之每一個輸入埠655的二輸入端656之間也耦接相對應之一終端電阻635。第二右側源極驅動電路CDX2至第m右側源極驅動電路CDXm之每一個輸入埠655的二輸入端656之間耦接相對應之一第二輔助電阻640。第二左側源極驅動電路CDY2至第n左側源極驅動電路CDYn之每一個輸入埠655的二輸入端656之間也耦接相對應之一第二輔助電阻640。每一個第三輔助電阻670係耦接於對應傳輸線630與右側/左側源極驅動電路651,652之對應輸入端656之間。複數個右側源極驅動電路651與複數個左側源極驅動電路652係用以根據複數對傳輸線630所輸入之複數個差動訊號，產生複數個資料訊號以驅動液晶顯示面板695。在另一實施例中，只有第m右側源極驅動電路CDXm與第n左側源極驅動電路CDYn之每一個輸入埠655的二輸入端656之間耦接第二輔助電阻640。

第8圖為本發明第七實施例之驅動裝置的結構示意圖。如第8圖所示，驅動裝置710包含時序控制器720、複數對傳輸線730、複數個終端電阻735、複數個右側源極驅動電路751以及複數個左側源極驅動電路752。時序控制器720包含序列產生器721、複數個差動訊號傳送器723、複數個第一輔助電阻760以及複數個輸出埠725。序列產生器721用以根據時脈訊號CLKin將影像訊號Dimage、水平同步訊號HS、垂直同步訊號VS及資料致能訊號DE轉換為複數個序列訊號，分別饋入至複數個差動訊號傳送器723。每一個差動訊號傳送器723包含二輸出端724，用以將所接收到的序列訊號轉換為差動訊號，經由二輸出端724輸出至對應輸出埠725。每一個第一輔助電阻760耦接於對應差動訊號傳送器723的二輸出端724之間。每一個輸出埠725包含二輸出端726，用以輸出對應差動訊號。差動訊號傳送器723所輸出之差動訊號可以是微型低壓差動訊號或低擺幅差動訊號。

複數個右側源極驅動電路751包含第一右側源極驅動電路CDX1、第二右側源極驅動電路CDX2、…、及第m右側源極驅動電路CDXm，其中第一右側源極驅動電路CDX1係位於傳輸線730之右側未端，而第m右側源極驅動電路CDXm係位於最靠近時序控制器720的傳輸線730之右側前端。複數個左側源極驅動電路752包含第一左側源極驅動電路CDY1、第二左側源極驅動電路CDY2、…、及第n左側源極驅動電路CDYn，其中第一左側源極驅動電路CDY1係位於傳輸線730之左側未端，而第n左側源極驅動電路CDYn係位於最靠近時序控制器720的傳輸線730之左側前端。n與m係為相等或相異之正整數。每一個右側源極驅動電路751包含複數個輸入埠755。每一個輸入埠755包含二輸入端756耦接至相對應之一對傳輸線730以接收對應差動訊號。每一個左側源極驅動電路752的耦接相關結構係同於右側源極驅動電路751。第一右側源極驅動電路CDX1之每一個輸入埠755的二輸入端756之間耦接相對應之一終端電阻735。第一左側源極驅動電路CDY1之每一個輸入埠755的二輸入端756之間也耦接相對應之一終端電阻735。

複數個右側源極驅動電路751與複數個左側源極驅動電路752係用以根據複數對傳輸線730所輸入之複數個差動訊號，產生複數個資料訊號以驅動液晶顯示面板795。在另一實施例中，複數個左側源極驅動電路752係可省略，亦即，只利用複數個右側源極驅動電路751產生複數個資料訊號以驅動液晶顯示面板795。或者，複數個右側源極驅動電路751係可省略，亦即，只利用複數個左側源極驅動電路752產生複數個資料訊號以驅動液晶顯示面板795。

第9圖為本發明第八實施例之驅動裝置的結構示意圖。如第9圖所示，驅動裝置780包含時序控制器720、複數對傳輸線730、複數條遮蔽線739、複數個終端電阻735、複數個第二輔助電阻740、複數個第三輔助電阻770、複數個右側源極驅動電路751以及複數個左側源極驅動電路752。第二右側源極驅動電路CDX2至第m右側源極驅動電路CDXm之每一個輸入埠755的二輸入端756之間耦接相對應之一第二輔助電阻740。第二左側源極驅動電路CDY2至第n左側源極驅動電路CDYn之每一個輸入埠755的二輸入端756之間也耦接相對應之一第二輔助電阻740。每一個第三輔助電阻770係耦接於對應傳輸線730與右側/左側源極驅動電路751,752之對應輸入端756之間，複數條遮蔽線739均接收接地電壓或固定電壓，每一條遮蔽線739係設置於相鄰對傳輸線730之間，用來避免相鄰對傳輸線730的訊號串音干擾以改善訊號品質。相較於第8圖所示之驅動裝置710，驅動裝置780另設置複數個第二輔助電阻740、複數個第三輔助電阻770、及複數條遮蔽線739，除此之外，驅動裝置780之其餘結構係同於驅動裝置710之結構，所以不再贅述。在另一實施例中，只有第m右側源極驅動電路CDXm與第n左側源極驅動電路CDYn之每一個輸入埠755的二輸入端756之間耦接第二輔助電阻740。

第10圖為本發明第九實施例之驅動裝置的結構示意圖。如第10圖所示，驅動裝置810包含時序控制器820、複數對傳輸線830、複數條遮蔽線839、複數個第一終端電阻836、複數個第二終端電阻837、複數個第一輔助電阻860、複數個第二輔助電阻870、複數個右側源極驅動電路851以及複數個左側源極驅動電路852。每一個第一終端電阻836耦接於相對應之一對傳輸線830的二第一終端之間。每一個第二終端電阻837耦接於相對應之一對傳輸線830的二第二終端之間。複數條遮蔽線839均接收接地電壓或固定電壓，每一條遮蔽線839係設置於相鄰對傳輸線830之間，用來避免相鄰對傳輸線830的訊號串音干擾以改善訊號品質。時序控制器820之內部結構係同於第1圖所示之時序控制器320。每一個第一輔助電阻860係耦接於時序控制器820之對應輸出埠325的二輸出端326之間，進一步而言，複數個第一輔助電阻660係設置於鄰近時序控制器820之複數輸出埠325的複數節點861與複數節點862之間。

每一個右側源極驅動電路851包含複數個輸入埠855。每一個輸入埠855包含二輸入端856耦接至相對應之一對傳輸線830以接收對應差動訊號。每一個左側源極驅動電路852的耦接相關結構係同於右側源極驅動電路851。每一個第二輔助電阻870係耦接於對應傳輸線830與右側/左側源極驅動電路851,852之對應輸入端856之間。複數個右側源極驅動電路851與複數個左側源極驅動電路852係用以根據複數對傳輸線830所輸入之複數個差動訊號，產生複數個資料訊號以驅動液晶顯示面板895。

綜上所述，本發明驅動裝置係藉由變更複數個終端電阻的耦合關係或另設置複數個輔助電阻，而改善源極驅動電路所接收之差動訊號的訊號完整性，即用以使差動訊號的眼區長度更長或使差動訊號的眼區寬度更寬。總之，本發明驅動裝置特別適合高工作頻率的運作，並可容忍高雜訊干擾，進而降低高頻差動訊號運作的訊號準位判斷錯誤率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何具有本發明所屬技術領域之通常知識者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

310、380、390、510、580、610、710、780、810．．．驅動裝置

320、520、620、720、820．．．時序控制器

321、721．．．序列產生器

323、723．．．差動訊號傳送器

324、326、724、726．．．輸出端

325、725．．．輸出埠

330、530、630、730、830．．．傳輸線

335、535、635、735．．．終端電阻

339、539、639、739、839．．．遮蔽線

350、550．．．源極驅動電路

355、555、655、755、855．．．輸入埠

356、556、656、756、856．．．輸入端

360、560、660、760、860．．．第一輔助電阻

361、561、661、662、861、862．．．節點

370、540、640、740、870．．．第二輔助電阻

395、595、695、795、895．．．液晶顯示面板

570、670、770．．．第三輔助電阻

651、751、851．．．右側源極驅動電路

652、752、852．．．左側源極驅動電路

836．．．第一終端電阻

837．．．第二終端電阻

CD1．．．第一源極驅動電路

CD2．．．第二源極驅動電路

CDn．．．第n源極驅動電路

CDX1．．．第一右側源極驅動電路

CDX2．．．第二右側源極驅動電路

CDXm．．．第m右側源極驅動電路

CDY1．．．第一左側源極驅動電路

CDY2．．．第二左側源極驅動電路

CDYn．．．第n左側源極驅動電路

CLKin．．．時脈訊號

DE．．．資料致能訊號

Dimage．．．影像訊號

ELi、ELp．．．眼區長度

ERi、ERp．．．眼形區域

EWi、EWp．．．眼區寬度

HS．．．水平同步訊號

VS．．．垂直同步訊號

ΔTji、ΔTjp．．．週期抖動範圍

第1圖為本發明第一實施例之驅動裝置的結構示意圖。

第2(a)圖為習知驅動裝置運作時的差動訊號之眼圖，其中橫軸為時間軸。

第2(b)圖為第1圖之驅動裝置運作時的差動訊號之眼圖，其中橫軸為時間軸。

第3圖為本發明第二實施例之驅動裝置的結構示意圖。

第4圖為本發明第三實施例之驅動裝置的結構示意圖。

第5圖為本發明第四實施例之驅動裝置的結構示意圖。

第6圖為本發明第五實施例之驅動裝置的結構示意圖。

第7圖為本發明第六實施例之驅動裝置的結構示意圖。

第8圖為本發明第七實施例之驅動裝置的結構示意圖。

第9圖為本發明第八實施例之驅動裝置的結構示意圖。

第10圖為本發明第九實施例之驅動裝置的結構示意圖。

310．．．驅動裝置

320．．．時序控制器

321．．．序列產生器

323．．．差動訊號傳送器

324、326．．．輸出端

325．．．輸出埠

330．．．傳輸線

335．．．終端電阻

350．．．源極驅動電路

355．．．輸入埠

356．．．輸入端

360．．．第一輔助電阻

361．．．節點

395．．．液晶顯示面板

CLKin．．．時脈訊號

DE．．．資料致能訊號

Dimage．．．影像訊號

HS．．．水平同步訊號

VS．．．垂直同步訊號

Claims

一種用於驅動一液晶顯示面板之驅動裝置，其包含：一時序控制器，用以產生複數個差動訊號，該時序控制器包含複數個輸出埠，每一個輸出埠包含二輸出端以輸出一對應差動訊號；複數對傳輸線，每一對傳輸線包含二傳輸線分別耦接於該時序控制器之一對應輸出埠的二輸出端以接收一對應差動訊號；複數個源極驅動電路，用以根據該些差動訊號產生複數個資料訊號饋入至該液晶顯示面板，每一個源極驅動電路耦接於該些對傳輸線以接收該些差動訊號，該源極驅動電路包含：複數個輸入埠，每一個輸入埠包含二輸入端耦接於相對應之一對傳輸線；複數個第一終端電阻，每一個第一終端電阻耦接於該些源極驅動電路之一第一源極驅動電路的一對應輸入埠之二輸入端之間，其中該第一源極驅動電路係耦接於該些對傳輸線之複數第一終端；以及複數個第一輔助電阻，每一個第一輔助電阻耦接於該些源極驅動電路的除該第一源極驅動電路以外之其餘源極驅動電路的一對應輸入埠之二輸入端之間。
如請求項1所述之驅動裝置，另包含：複數條遮蔽線，用以接收一接地電壓或一固定電壓，每一條遮蔽線係設置於相鄰的二對傳輸線之間。
如請求項1所述之驅動裝置，另包含：複數個第二輔助電阻，每一個第二輔助電阻耦接於鄰近該時序控制器之一對應輸出埠的相對應之二傳輸線之間。
如請求項1所述之驅動裝置，另包含：複數個第二輔助電阻，每一個第二輔助電阻耦接於一對應傳輸線與一對應源極驅動電路的一對應輸入端之間。
如請求項1所述之驅動裝置，其中該些源極驅動電路包含一第一組源極驅動電路與一第二組源極驅動電路，該時序控制器係耦接於該第一組源極驅動電路與該第二組源極驅動電路，該第一組源極驅動電路係位於該時序控制器與該些第一終端之間，該第一源極驅動電路係屬於該第一組源極驅動電路。
如請求項5所述之驅動裝置，其中每一個第一輔助電阻耦接於一對應傳輸線與該第一組源極驅動電路之一對應源極驅動電路的一對應輸入端之間。
如請求項5所述之驅動裝置，另包含：複數個第二終端電阻，每一個第二終端電阻耦接於該第二組源極驅動電路之一第二源極驅動電路的一對應輸入埠之二輸入端之間，其中該第二源極驅動電路係耦接於該些對傳輸線之複數第二終端；其中該第二組源極驅動電路係位於該時序控制器與該些第二終端之間。
如請求項7所述之驅動裝置，另包含：複數個第二輔助電阻，每一個第二輔助電阻耦接於一對應傳輸線與該第二組源極驅動電路之一對應源極驅動電路的一對應輸入端之間。
如請求項7所述之驅動裝置，另包含：複數個第二輔助電阻，每一個第二輔助電阻耦接於該第二組源極驅動電路的除該第二源極驅動電路以外之其餘源極驅動電路的一對應輸入埠之二輸入端之間。
一種用於驅動一液晶顯示面板之驅動裝置，其包含：一時序控制器，用以產生複數個差動訊號，該時序控制器包含：複數個差動訊號傳送器，每一個差動訊號傳送器包含二輸出端，用以輸出一對應差動訊號；以及複數個第一輔助電阻，每一個第一輔助電阻耦接於一對應差動訊號傳送器的二輸出端之間；複數對傳輸線，每一對傳輸線包含二傳輸線分別耦接於一對應差動訊號傳送器的二輸出端以接收一對應差動訊號；複數個源極驅動電路，用以根據該些差動訊號產生複數個資料訊號饋入至該液晶顯示面板，每一個源極驅動電路耦接於該些對傳輸線以接收該些差動訊號，該源極驅動電路包含：複數個輸入埠，每一個輸入埠包含二輸入端耦接於相對應之一對傳輸線；複數個第一終端電阻，每一個第一終端電阻耦接於相對應之一對傳輸線的二第一終端之間，且每一終端電阻係耦接於該些源極驅動電路之一第一源極驅動電路的一對應輸入埠之二輸入端之間，該第一源極驅動電路係耦接於該些對傳輸線的該些第一終端；以及複數個第二輔助電阻，每一個第二輔助電阻耦接於該些源極驅動電路的除該第一源極驅動電路以外之其餘源極驅動電路的一對應輸入埠之二輸入端之間。
如請求項10所述之驅動裝置，另包含：複數條遮蔽線，用以接收一接地電壓或一固定電壓，每一條遮蔽線係設置於相鄰的二對傳輸線之間。
如請求項10所述之驅動裝置，另包含：複數個第三輔助電阻，每一個第三輔助電阻耦接於一對應傳輸線與一對應源極驅動電路的一對應輸入端之間。
如請求項10所述之驅動裝置，其中該些源極驅動電路包含一第一組源極驅動電路與一第二組源極驅動電路，該時序控制器係耦接於該第一組源極驅動電路與該第二組源極驅動電路，該第一組源極驅動電路係位於該時序控制器與該些第一終端之間，該第一源極驅動電路係屬於該第一組源極驅動電路。
如請求項13所述之驅動裝置，另包含：複數個第三輔助電阻，每一個第三輔助電阻耦接於一對應傳輸線與該第一組源極驅動電路之一對應源極驅動電路的一對應輸入端之間。
如請求項13所述之驅動裝置，另包含：複數個第二終端電阻，每一個第二終端電阻耦接於相對應之一對傳輸線的二第二終端之間。
如請求項15所述之驅動裝置，其中該第二終端電阻係耦接於該第二組源極驅動電路之一第二源極驅動電路的一對應輸入埠之二輸入端之間，該第二源極驅動電路係耦接於該些對傳輸線的該些第二終端。
如請求項16所述之驅動裝置，另包含：複數個第三輔助電阻，每一個第三輔助電阻耦接於該第二組源極驅動電路的除該第二源極驅動電路以外之其餘源極驅動電路的一對應輸入埠之二輸入端之間。
如請求項13所述之驅動裝置，另包含：複數個第三輔助電阻，每一個第三輔助電阻耦接於一對應傳輸線與該第二組源極驅動電路之一對應源極驅動電路的一對應輸入端之間。
一種用於驅動一液晶顯示面板之驅動裝置，其包含：一時序控制器，用以產生複數個差動訊號，該時序控制器包含：複數個差動訊號傳送器，每一個差動訊號傳送器包含二輸出端，用以輸出一對應差動訊號；以及複數個第一輔助電阻，每一個第一輔助電阻耦接於一對應差動訊號傳送器的二輸出端之間；複數對傳輸線，每一對傳輸線包含二傳輸線分別耦接於一對應差動訊號傳送器的二輸出端以接收一對應差動訊號；複數條遮蔽線，用以接收一接地電壓或一固定電壓，每一條遮蔽線係設置於相鄰的二對傳輸線之間；複數個源極驅動電路，用以根據該些差動訊號產生複數個資料訊號饋入至該液晶顯示面板，每一個源極驅動電路耦接於該些對傳輸線以接收該些差動訊號，該源極驅動電路包含：複數個輸入埠，每一個輸入埠包含二輸入端耦接於相對應之一對傳輸線；以及複數個第一終端電阻，每一個第一終端電阻耦接於相對應之一對傳輸線的二第一終端之間。