KR20040059440A - 반도체 장치의 출력드라이버 회로 - Google Patents

반도체 장치의 출력드라이버 회로

Info

Publication number
KR20040059440A
KR20040059440A KR1020020086188A KR20020086188A KR20040059440A KR 20040059440 A KR20040059440 A KR 20040059440A KR 1020020086188 A KR1020020086188 A KR 1020020086188A KR 20020086188 A KR20020086188 A KR 20020086188A KR 20040059440 A KR20040059440 A KR 20040059440A
Authority
KR
South Korea
Prior art keywords
data
output
output driver
pull
data transfer
Prior art date
Application number
KR1020020086188A
Other languages
English (en)
Inventor
김준배
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020086188A priority Critical patent/KR20040059440A/ko
Publication of KR20040059440A publication Critical patent/KR20040059440A/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069I/O lines read out arrangements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 고속으로 동작하면서 스위칭 노이즈가 줄어든 반도체 장치의 출력드라이버를 제공하기 위한 것으로, 이를 위해 본 발명은 반도체 장치의 내부의 데이터를 출력단을 통해 외부의 반도체 장치로 전송하기 위한 출력드라이버에 있어서, 상기 데이터를 입력받는 입력버퍼; 상기 입력버퍼의 출력에 입력단이 접속된 다수의 데이터 전달 버퍼; 상기 출력단을 풀다운 또는 폴업시키기 위해, 상기 다수의 데이터 전달 버퍼에 각각 연결된 다수의 데이터 드라이빙수단; 상기 입력버퍼의 출력신호가 상기 다수의 데이터 전달 버퍼에 서로 다른 타이밍에 전달되도록 하기 위해, 상기 입력버퍼와 상기 데이터 전달버퍼의 사이에 접속된 데이터신호 지연수단을 구비하는 것을 특징으로 하는 반도체 장치의 출력드라이버를 구비한다.

Description

반도체 장치의 출력드라이버 회로{Circiuit of output driver in semiconductor devices}
본 발명은 반도체 장치에 관한 것으로, 특히 데이터신호를 반도체 장치의 외부로 출력하기 위한 출력드라이버에 관한 것이다.
반도체 장치를 구성하는 여러 구성 요소들 중에서 데이터를 최종 출력하여 외부의 다른 칩으로 데이터를 전달하는 부분이 출력 드라이버이다. 출력 드라이버는 일반적으로 출력 단자의 전압을 높이기 위한 풀업 트랜지스터와 출력 단자의 전압을 낮추기 위한 풀다운 트랜지스터로 구성되며, 일반적으로 칩외부에서는 큰 부하(load)를 가지기 때문에, 큰 부하에서의 고속 데이터 전송을 위해 반도체 장치의 내부에 사용되는 회로보다 큰 부하구동능력을 가진다.
한편, 반도체 제조 기술의 계속적인 발달로 인하여 반도체 칩의 집적도와 동작 주파수가 증가하고 있으나, 반도체 칩과 반도체 칩 사이 전송속도는 배선의 큰 부하등으로 인해 제한을 받고 있어서 시스템의 동작 주파수는 매우 낮은 증가를 보이고 있다.
도1은 반도체 칩에서의 출력드라이버가 하는 역할을 나타내는 블럭구성도이다.
도1에 도시된 바와 같이 제1 반도체장치(10)에서 제2 반도체 장치(20)로 데이터를 전송할 때에는 제1 반도체 장치(10)의 내부에서 저장된 데이터는 출력드라이버(11)를 통해 출력되고, 제2 반도체 장치(20)의 입력버퍼(21)를 통해 입력되는 것이다.
이 때 통상적으로 반도체 장치와 반도체 장치사이의 배선은 반도체 장치 내부의 배선보다 길이가 길어서 큰 부하를 가지게 되고, 이로 인해 반도체 장치 외부로 데이터를 출력시키기 위한 출력드라이버는 큰 부하구동능력을 가지게 된다.
도2는 도1의 출력드라이버를 나타내는 블럭구성도이다.
도2를 참조하여 살펴보면, 출력드라이버는 하이 데이터(dn)를 받아들여 출력단(Y)을 풀다운 시키기 위한 풀다운 출력드라이버(40)과, 로우 데이터(up)를 받아들여 출력단(Y)을 풀업 시키기 위한 풀업 출력드라이버(30)으로 구성된다.
풀업 출력드라이버(30)은 로우 데이터(up)를 입력받는 입력부(31)와, 입력부(31)에 입력된 데이터를 전달하기 위한 데이터 전달부(32)와, 데이터 전달부(30)를 통과한 데이터에 따라 출력단(Y)을 풀업시키기 위해 병렬연결된 다수의 풀업 모스트랜지스터(33)을 구비한다.
풀다운 출력드라이버(40)은 하이 데이터(dn)를 입력받는 입력부(41)와, 입력부(41)에 입력된 데이터를 전달하기 위한 데이터 전달부(42)와, 데이터 전달부(40)를 통과한 데이터에 따라 출력단(Y)을 풀업시키기 위해 병렬연결된 다수의 풀업 모스트랜지스터(43)을 구비한다.
도3은 도2에 도시된 출력드라이버의 피모스트랜지스터와 앤모스트랜지스터를 나타내는 회로도이다. 도3은 도2에 도시된 출력드라이버에서 풀업 및 풀다운 모스트랜지스터(33,43)를 회로기호로 표기한 것이다.
도4는 도3에 도시된 출력드라이버의 동작을 나타내는 파형도이다.
도1 내지 도4를 참조하여 출력드라이버의 동작을 살펴본다.
풀업 출력드라이버(30)로 로우 데이터(up)가 입력되면 입력부(31)와, 전달부(32)를 통과하여 풀업모스트랜지스터(33)를 동시에 턴온시키고, 이로 인해출력단(Y)의 전위를 전원전압(VDD)까지 풀업시킨다. 한편, 풀다운 출력드라이버(40)로 하이 데이터(dp)가 입력되면 입력부(41)와, 전달부(42)를 통과하여 풀업모스트랜지스터(43)를 동시에 턴온시키고, 이로 인해 출력단(Y)의 전위를 접지전압(VSS)까지 풀다운시킨다.
전술한 바와 같이, 반도체 장치의 동작주파수는 빠른 속도로 증가하고 있으나 반도체 장치와 반도체 장치 사이의 전송속도 제한으로 시스템의 동작주파수를 증가시키는데는 제한을 받고 있다. 따라서 시스템의 동작 주파수를 증가시키기 위하여 출력드라이버의 전류량을 증가시키고 출력단의 풀다운/풀업 시간을 감소시키는 방법이 시도되고 있다.
따라서 도3에 도시된 바와 같이 출력드라이버에 병렬연결된 풀다운 또는 풀업모스트랜지스터의 수를 증가시켜, 출력드라이버의 전류량을 증가시키고, 출력단의 풀업 또는 풀다운 시간을 감소시키도록 하고 있다.
그런데 이러한 방법은 회로의 동작스위칭 잡음을 크게 하여, 클럭 생성부등의 아날로그 회로의 전기적 특성을 악화 시킬 뿐만 아니라 구동하는 출력드라이버의 개수 즉, 데이터 패턴에 따른 스큐(skew)를 크게 하여 타이밍 마진을 감소시킨다.
도4를 참조하여 살펴보면, 다수의 병렬연결된 풀업 및 풀다운 모스트랜지스터가 동시에 턴온되어 출력단을 풀업 또는 풀다운 하는 순간에 많은 스위칭 노이즈가 생기는 것을 볼 수 있다.
따라서 고속으로 동작하면서 스위칭 노이즈가 작은 출력드라이버가 필요하다.
본 발명은 고속으로 동작하면서 스위칭 노이즈가 줄어든 반도체 장치의 출력드라이버를 제공함을 목적으로 한다.
도1은 반도체 칩에서의 출력드라이버가 하는 역할을 나타내는 블럭구성도.
도2는 도1의 출력드라이버를 나타내는 블럭구성도.
도3은 도2에 도시된 출력드라이버의 피모스트랜지스터와 앤모스트랜지스터를 나타내는 회로도.
도4는 도3에 도시된 출력드라이버의 동작을 나타내는 파형도.
도5는 본 발명의 바람직한 실시예에 의해 구성된 출력드라이버의 블럭구성도.
도6은 도5에 도시된 출력드라이버의 회로도.
도7은 도5에 도시된 출력드라이버의 동작파형도.
상기의 목적을 달성하기 위한 본 발명은 반도체 장치의 내부의 데이터를 출력단을 통해 외부의 반도체 장치로 전송하기 위한 출력드라이버에 있어서, 상기 데이터를 입력받는 입력버퍼; 상기 입력버퍼의 출력에 입력단이 접속된 다수의 데이터 전달 버퍼; 상기 출력단을 풀다운 또는 폴업시키기 위해, 상기 다수의 데이터 전달 버퍼에 각각 연결된 다수의 데이터 드라이빙수단; 상기 입력버퍼의 출력신호가 상기 다수의 데이터 전달 버퍼에 서로 다른 타이밍에 전달되도록 하기 위해, 상기 입력버퍼와 상기 데이터 전달버퍼의 사이에 접속된 데이터신호 지연수단을 구비하는 것을 특징으로 하는 반도체 장치의 출력드라이버를 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도5는 본 발명의 바람직한 실시예에 의해 구성된 출력드라이버의 블럭구성도이다.
도5를 참조하여 살펴보면, 본 실시예에 의한 출력드라이버는 데이터신호(dn,up)를 입력받는 입력버퍼부(100)와, 입력버퍼(200)의 출력에 입력단이 접속된 다수의 데이터 전달 버퍼(200)와, 출력단(Y)을 풀다운 또는 폴업시키기 위해, 다수의 데이터 전달 버퍼(200)에 각각 연결된 다수의 데이터 드라이빙수단(300)과,입력버퍼(100)의 출력신호(up_i,dn_i)가 다수의 데이터 전달 버퍼(300)에 서로 다른 타이밍에 전달되도록 하기 위해, 상기 입력버퍼와 상기 데이터 전달버퍼의 사이에 접속된 데이터신호 지연부(400)를 구비한다. 데이터신호 지연부(400)은 4개의 딜레이(D1 ~ D4)로 구성된다.
도6은 도5에 도시된 출력드라이버에서 데이터신호 지연부(400)를 구체적인 회로로 표시한 도면이다. 여기서 데이터 신호 지연부(400)는 다수의 저항(R1 ~ R4)와, 다수의 캐패시터(C1~ C4)로 구성된다. 여기서 도시된 데이터 신호 지연부(400)는 일예를 든 것으로, 저항, 캐패시터등의 소자를 이용해서 데이터 전달버퍼(200)에 구비된 다수의 인버터가 서로 다른 타이밍으로 입력버퍼로 부터 데이터를 전달받도록 구성되면 되는 것이다.
또한, 다수의 데이터 드라이빙수단(300)은 각각 출력단(Y)을 풀업시키기 위한 피모스트랜지스터로 구성되거나, 출력단(Y)을 풀다운시키기 위한 앤모스트랜지스터로 구성된다.
도7은 도5에 도시된 출력드라이버의 동작파형도이다.
이하에서는 도5 내지 도7을 참조하여 본 발명의 데이터 출력드라이버의 동작에 대해 살펴본다.
먼저, 로우 또는 하이 데이터(up,dn)가 입력버퍼(100)로 전달되면, 입력버퍼(100)에서는 상기 데이터를 반전하여 출력한다.
데이터 신호 지연부(400)는 입력버퍼부(100)에서 출력된 데이터신호(up_i,dn_i)를 다수의 데이터 전달 버퍼(200)에 서로 다른 타이밍에 전달되도록 한다.
여기서는 다수의 데이터 전달버퍼(200)가 전부 서로 다른 타이밍에 데이터신호(up_i,dn_i)를 전달받도록 구성되었지만, 시스템에 따라 적절하게 지연소자의 구성을 달리하여 다수의 데이터 전달 버퍼(200)에 데이터신호가 입력되는 타이밍을 조절할 수 있다. 도7에는 데이터출력드라이버가 출력단을 풀업 또는 풀다운할 때에 순차적으로 풀업 또는 풀다운을 수행하는 것이 도시되어 있다.
이는 데이터신호 지연부(400)가 입력버퍼부(400)를 통과한 데이터신호(up_i,dn_i)가 다수의 데이터전달 버퍼(200)에 서로 다른 타이밍에 전달되로록 하기 때문이다. 이로 인해 다수의 데이터전달 버퍼(200)는 서로 다른 타이밍에 데이터를 출력하고, 다수의 풀업 또는 풀 다운 모스트랜지스터(300)가 서로 다른 타이밍에 출력단(Y)를 풀업 또는 풀다운 하게 된다.
따라서 데이터 출력드라이버의 동작시 흐르는 전류량이 분산되기 때문에 순간적으로 많은 전류가 흐름으로서 생기던 스위칭 노이즈가 감소하게 되는 것이다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 따른 반도체 장치의 출력드라이버를 통해 데이터를 외부 반도체 장치에 전송함으로서, 동작시 스위칭노이즈가 줄어들면서도 데이터를 고속으로 전송할 수 있어, 안정적이면서도 고속동작이 가능한 반도체 집적회로 시스템을 구성하는 것이 가능하다.

Claims (4)

  1. 반도체 장치의 내부의 데이터를 출력단을 통해 외부의 반도체 장치로 전송하기 위한 출력드라이버에 있어서,
    상기 데이터를 입력받는 입력버퍼;
    상기 입력버퍼의 출력에 입력단이 접속된 다수의 데이터 전달 버퍼;
    상기 출력단을 풀다운 또는 폴업시키기 위해, 상기 다수의 데이터 전달 버퍼에 각각 연결된 다수의 데이터 드라이빙수단;
    상기 입력버퍼의 출력신호가 상기 다수의 데이터 전달 버퍼에 서로 다른 타이밍에 전달되도록 하기 위해, 상기 입력버퍼와 상기 데이터 전달버퍼의 사이에 접속된 데이터신호 지연수단
    을 구비하는 것을 특징으로 하는 반도체 장치의 출력드라이버.
  2. 제 1 항에 있어서,
    상기 데이터 지연수단은 저항 또는 캐패시터를 구비하는 것을 특징으로 하는 반도체 장치의 출력드라이버.
  3. 제 1 항에 있어서,
    상기 데이터 드라이빙수단은 상기 출력단을 풀업시키기 위한 피모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 출력드라이버.
  4. 제 1 항에 있어서,
    상기 데이터 드라이빙수단은 상기 출력단을 풀다운시키기 위한 앤모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 출력드라이버.
KR1020020086188A 2002-12-30 2002-12-30 반도체 장치의 출력드라이버 회로 KR20040059440A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086188A KR20040059440A (ko) 2002-12-30 2002-12-30 반도체 장치의 출력드라이버 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086188A KR20040059440A (ko) 2002-12-30 2002-12-30 반도체 장치의 출력드라이버 회로

Publications (1)

Publication Number Publication Date
KR20040059440A true KR20040059440A (ko) 2004-07-05

Family

ID=37351446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086188A KR20040059440A (ko) 2002-12-30 2002-12-30 반도체 장치의 출력드라이버 회로

Country Status (1)

Country Link
KR (1) KR20040059440A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728472B1 (ko) * 2005-12-29 2007-06-13 매그나칩 반도체 유한회사 반도체 장치의 출력드라이버

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728472B1 (ko) * 2005-12-29 2007-06-13 매그나칩 반도체 유한회사 반도체 장치의 출력드라이버

Similar Documents

Publication Publication Date Title
JP3487723B2 (ja) インタフェース回路及び信号伝送方法
KR100670653B1 (ko) 반도체 소자의 출력 드라이버
US7772883B2 (en) Level shifter
JP3571013B2 (ja) 半導体装置、その駆動方法及びその設定方法
JP4627928B2 (ja) 半導体集積回路
US6980019B2 (en) Output buffer apparatus capable of adjusting output impedance in synchronization with data signal
KR20020074023A (ko) 반도체 메모리 장치 및 이 장치의 데이터 출력방법
JP3708897B2 (ja) 出力バッファ回路
US8653853B1 (en) Differential interfaces for power domain crossings
JP2006287163A (ja) 半導体集積回路
US6275088B1 (en) Method and apparatus for dynamic impedance clamping of a digital signal delivered over a transmission line
US20030222679A1 (en) Voltage conversion circuit and semiconductor device
KR20040059440A (ko) 반도체 장치의 출력드라이버 회로
KR100309618B1 (ko) 병렬/직렬 변환기
JP2004241930A (ja) 出力回路
JPH10242835A (ja) 出力回路、半導体集積回路、及び電子回路装置
US6172527B1 (en) Output circuit capable of reducing feedthrough current
US11798635B2 (en) Semiconductor integrated circuit
US6288962B1 (en) Semiconductor device allowing fast signal transfer and system employing the same
US5994919A (en) Method and apparatus for reducing ringing of a digital signal delivered over a transmission line
US6172539B1 (en) Synchronous buffer circuit and data transmission circuit having the synchronous buffer circuit
KR20020022919A (ko) 씨모스 버퍼회로
KR19980083401A (ko) 반도체 장치의 입/출력 버퍼
CN118199565A (zh) 一种施密特触发脉冲控制低噪声驱动电路
KR960004565B1 (ko) 동기랜덤액세스메모리장치의 클럭동기 논리회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination