DE10253695A1

DE10253695A1 - Vorrichtung und System, welches einen selbst abgeschlossenen Treiber und einen aktiven Abschlusswiderstand für ein Hochgeschwindigkeitsinterface besitzt

Info

Publication number: DE10253695A1
Application number: DE10253695A
Authority: DE
Inventors: Chang Ki Kwon
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2001-11-21
Filing date: 2002-11-18
Publication date: 2003-06-26
Also published as: JP2003218958A; US20030124989A1; JP4206731B2; US6937111B2; TW200402191A; TWI320631B

Abstract

Die vorliegende Erfindung bezieht sich im Allgemeinen auf einen Übertragungsleitungsadapter für ein Hochgeschwindigkeitsinterface und ein System dazu. Ein Transceiver zum Senden und Empfangen von Signalen über eine Übertragungsleitung entsprechend der vorliegenden Erfindung weist auf: einen Empfänger zum Empfangen von Eingangssignalen über die Übertragungsleitung; einen aktiven Abschlusswiderstandsschaltkreis zum selektiven Verbundenwerden mit der Übertragungsleitung parallel zum Empfänger entsprechend dem Empfangszustand; einen selbst abgeschlossenen Treiberschaltkreis zum Ausgeben einer ersten Spannung und einer zweiten Spannung, entsprechend den Ausgangsdaten; und einen selektiven Schaltkreis zum selektiven Verbinden des selbst abgeschlossenen Treiberschaltkreises mit der Übertragungsleitung, wenn das Ausgangssignal des selbst abgeschlossenen Treiberschaltkreises eine erste Spannung ist und zum selektiven Verbinden des selbst abgeschlossenen Treiberschaltkreises oder des aktiven Abschlusswiderstandsschaltkreises mit der Übertragungsleitung, wenn das Ausgangssignal eine zweite Spannung ist. In dem Transceiver der vorliegenden Erfindung sind die Eingangsimpedanz, welche den Empfänger mit dem aktiven Abschlusswiderstandsschaltkreis vereint, und die Ausgangsimpedanz des selbst abgeschlossenen Treiberschaltkreises, an die charakteristische Impedanz der Übertragungsleitung angepasst oder näherungsweise angepasst. Demzufolge kann die vorliegende Erfindung die resultierende ...

Description

Hintergrund der Erfindung

1. Bereich der Erfindung

Die vorliegende Erfindung bezieht sich im Allgemeinen auf einen Transceiver bzw. ein Sende-Empfangsgerät und ein System für ein Hochgeschwindigkeitsinterface. Speziell bezieht sich die vorliegende Erfindung auf einen Transceiver und ein Hochgeschwindigkeitsinterfacesystem: aktives Auswählen eines aktiven Abschlussschaltkreises, dessen Eingangsimpedanz an die charakteristische Impedanz einer Übertragungsleitung angepasst oder näherungsweise angepasst ist, und Verbinden des aktiven Abschlusswiderstandsschaltkreises mit der Übertragungsleitung; selektives Verbinden eines selbst abgeschlossenen Treiberschaltkreises, dessen Ausgangsimpedanz an die charakteristische Impedanz der Übertragungsleitung angepasst oder näherungsweise angepasst ist.

2. Beschreibung des Standes der Technik

Entsprechend dem fortlaufenden Anwachsen der Datenübertragungsgeschwindigkeit und der Taktgeschwindigkeit in einem Rechnersystem nehmen auch die Reflektionswellen zu, welche von einer Fehlanpassung der Impedanz herrühren an. Demzufolge ist es schwierig, Datensignale in Hochgeschwindigkeitsinterfacen genau zu übertragen und zu empfangen. Im allgemeinen ist die Ausgangsimpedanz des Senders und die Eingangsimpedanz des Empfängers nicht der charakteristischen Impedanz der Übertragungsleitung angepasst, ungeachtet der Arten von Übertragungsleitungen, welche mit dem Transceiver verbunden sind. Um dieses Problem zu überwinden, wird beim herkömmlichen Stand der Technik ein Empfänger und ein Treiber mit offenem Drain für niedrig schwingende hohe Geschwindigkeit, und ein Verfahren genutzt, in welchem ein einzelner Aus-Chip mit parallelem Abschlusswiderstand, dessen Impedanz an eine Übertragungsleitung angepasst ist, mit einer Abschlussleitung der Übertragungsleitung verbunden wird.
Fig. 1 ist ein Blockschaltbild, welches ein herkömmliches Hochgeschwindigkeitsinterfacesystem darstellt, welches eine Vielzahl von Transceivern beinhaltet. Eine Vielzahl von Transceivern 10, 20, 30 und 40 ist mit einer Übertragungsleitung verbunden. In einem ersten Transceiver 10 wird jeweils der Sender 12 und ein Empfänger 15 dargestellt, aber bei den restlichen Transceivern 20, 30 und 40 werden die Empfänger 25, 35 und 45 nur der Erklärung wegen dargestellt. Unvermeidlich hat dieses System parasitäre Kapazitäten cp1, cp2, . . ., cpN in jedem Stichkanal und in jedem Empfänger 15, 25, 35, 45. Die parasitäre Kapazität verlängert die Anstiegs- und Abfallzeit der Übertragungssignale und erniedrigt die Grenzen der Betriebsfrequenz, wodurch ein extra paralleler Abschlusswiderstand erforderlich ist. Demzufolge weist das System ein kompliziertes Design und hohe Herstellungskosten auf.
Da die Anstiegs- und Abfallzeit der Übertragungssignale verkürzt wird und die Betriebsfrequenz ansteigt, wächst die Reflektionswelle an, welche aus dem diskontinuierlichen Punkt am Kanal herrührt, der die Eingangseinheiten der Empfänger 15, 25, 35, 45 beinhaltet. Wenn jedoch die Ausgangsimpedanz des Senders 12 und die Eingangsimpedanz der Empfänger 15, 25, 35, 45 nicht an die charakteristische Impedanz der Übertragungsleitungen angepasst sind, wird die Reflektionswelle nicht ausreichend absorbiert. Demzufolge ist die Signal-Integrität bzw. Unverfälschtheit der Übertragungssignale, welche von den Empfängern 15, 25, 35, 45 empfangen werden, beträchtlich herabgesetzt. Um entsprechend die Signalintegrität zu verbessern, ist es erforderlich, ein Anpassen der Impedanz oder näherungsweises Anpassen einfach und bequem in Hochgeschwindigkeitsinterfacesystemen zu liefern, welche eine Vielzahl von Transceivern beinhalten.

Zusammenfassung der Erfindung

Eine Aufgabe der vorliegenden Erfindung ist es, einen Transceiver und ein Hochgeschwindigkeitsinterfacesystem für das selektive Anpassen oder näherungsweise Anpassen einer Ausgangsimpedanz eines Transceivers und der Eingangsimpedanz eines Empfängers an die charakteristische Impedanz einer Übertragungsleitung zu liefern, und einen aktiven Abschlusswiderstandsschaltkreis selektiv mit der Übertragungsleitung zu verbinden, wodurch die Reflektionswelle reduziert wird und die Integrität der Übertragungssignale bei hohen Betriebsfrequenzen verbessert wird.

Um die obige Aufgabe zu erfüllen, wird ein Transceiver zum Übertragen und Empfangen von Signalen über eine Übertragungsleitung geliefert, welcher aufweist: einen Empfänger zum Empfangen von Eingangssignalen über die Übertragungsleitung; einen aktiven Abschlusswiderstandsschaltkreis, der selektiv mit der Übertragungsleitung parallel mit dem Empfänger entsprechend dem Empfangszustand verbunden wird; einen selbst abgeschlossenen Treiberschaltkreis zum Ausgeben einer ersten Spannung und einer zweiten Spannung entsprechend der Ausgangsdaten; und einen selektiven Schaltkreis zum selektiven Verbinden des selbst abgeschlossenen Treiberschaltkreises mit der Übertragungsleitung, wenn das Ausgangssignal des abgeschlossenen Treiberschaltkreises eine erste Spannung ist und zum selektiven Verbinden des selbst abgeschlossenen Treiberschaltkreises oder des aktiven Abschlussschaltkreises mit der Übertragungsleitung, wenn das Ausgangssignal eine zweite Spannung ist, wobei die Eingangsimpedanz, welche den Empfänger mit dem aktiven Abschlusswiderstandsschaltkreis verbindet und die Ausgangsimpedanz des selbst abgeschlossenen Treiberschaltkreises an die charakteristische Impedanz der Übertragungsleitung angepasst oder näherungsweise angepasst sind.

Es wird auch ein Hochgeschwindigkeitsinterfacesystem geliefert, welches aufweist: einen Steuerschaltkreis zum Steuern einer Vielzahl von Transceivern, welche über eine Übertragungsleitung miteinander verbunden sind, zum Senden und Empfangen von Signalen, in welcher der Transceiver einen selbst abgeschlossenen Treiberschaltkreis zum Anpassen oder näherungsweisen Anpassen der Ausgangsimpedanz an die charakteristische Impedanz der Übertragungsleitung, und einen aktiven Abschlusswiderstandsschaltkreis zum Anpassen oder näherungsweisen Anpassen der Eingangsimpedanz zusammen mit einem Sender an die charakteristische Impedanz der Übertragungsleitung, aufweist; und in welchem der Steuerschaltkreis selektiv den selbst abgeschlossenen Treiberschaltkreis des Transceivers aktiviert, wenn Übertragungssignale mit speziellem Spannungspegel über die Übertragungsleitungen übertragen werden und selektiv den aktiven Abschlusswiderstandsschaltkreis des Transceivers aktiviert, wenn Signale von der Übertragungsleitung empfangen werden.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Blockschaltbild, welches ein herkömmliches Hochgeschwindigkeitsinterfacesystem darstellt.
Fig. 2 ist ein Blockschaltbild, welches ein Hochgeschwindigkeitsinterfacesystem entsprechend einer bevorzugten Ausführungsform der Erfindung darstellt.
Fig. 3 ist ein Schaltplan eines Transceivers entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 4 ist ein Schaltplan eines Transceivers, entsprechend einer anderen bevorzugten Ausführungsform der vorliegenden Erfindung.
Fig. 5 ist ein äquivalentes Schaltplan entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung, welcher in einem bipolaren Strommodustreiberschaltkreis und einem aktiven Abschlusswiderstandsschaltkreis eingebaut ist.
Fig. 6 ist ein äquivalenter Schaltplan entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung, welcher in einem bipolaren Spannungsmodulstreiberschaltkreis und einem aktiven Abschlusswiderstandsschaltkreis eingebaut ist.

Detaillierte Beschreibung der bevorzugten Ausführungsformen

Die vorliegende Erfindung wird anhand von beispielhaften Ausführungsformen im Detail mit Bezug auf die beigefügten Zeichnungen beschrieben, welche nur der Erläuterung wegen gegeben werden und daher nicht eingrenzend für die vorliegende Erfindung sind.
Fig. 2 ist ein Blockschaltbild eines Hochgeschwindigkeitsinterfacesystems, in welchem eine Vielzahl von Transceivern über eine Übertragungslinie miteinander verbunden sind, entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung. Der einfachen Erklärung wegen werden nur in Transceiver 50 ein selbst abgeschlossener Treiberschaltkreis 52 und ein selektiver Schaltkreis 56 dargestellt, die restlichen Transceiver 60, 70, 80 weisen jedoch auch die gleiche Struktur wie der Transceiver 50 auf.
Der Transceiver 50 der vorliegenden Erfindung hat einen selbst abgeschlossenen Treiberschaltkreis 52, einen aktiven Abschlussschaltkreis 54 und einen selektiven Schaltkreis 56. Der selbst abgeschlossene Treiberschaltkreis 52 wird als ein äquivalenter Schaltkreis gezeigt, in welchem eine unabhängige Stromquelle 10 und ein äquivalenter Widerstand R₀ parallel an eine Übertragungsleitung Z₀ angeschlossen sind. Der Widerstand R₀ des äquivalenten Schaltkreises legt einen Widerstandswert R₀ fest, so dass die Ausgangsimpedanz R₀ an die Charakteristische Impedanz angepasst werden (Z₀ = R₀) oder nahezu angepasst werden (5 Z₀> R₀> Z₀ oder (Z₀/5) <R_0<Z₀) kann, wenn der selbst abgeschlossene Treiberschaltkreis 52 von der Übertragungsleitung Z₀ aus betrachtet wird, um die Reflektionen der Ausgangssignale gegenüber der Übertragungsleitung zu minimieren. Der selbst abgeschlossene Treiberschaltkreis 52 passt oder passt näherungsweise die Ausgangsimpedanz der Transceiver 50, 60, 70, 80 an die charakteristische Impedanz der Übertragungsleitungen an. Demzufolge kann der Schaltkreis 52 merklich Reflektionen reduzieren, welche von den Eingangseinheiten erzeugt werden, wenn die Transceiver 50, 60, 70, 80 elektronische Signale eines vorher festgelegten Pegels in die Übertragungsleitung ausgeben, im Vergleich zu einem herkömmlichen Transceiver, in welchem die Impedanz nicht angepasst ist.
Aktive Abschlussschaltkreise 54, 64, 74, 84 sind mit einer Übertragungsleitung parallel zu den Empfängern 15, 25, 35, 45 der jeweiligen Transceiver 50, 60, 70, 80 verbunden. Die Impedanz des aktiven Abschlussschaltkreises 54, 64, 74, 84 ist so gewählt, dass sie ungefähr die Eingangsimpedanz, welche die aktiven Abschlusswiderstandsschaltkreise 54, 64, 74, 84 mit den Empfängern 15, 25, 35, 45 vereint, an die charakteristische Impedanz Z₀ der Übertragungsleitung anpasst oder näherungsweise anpasst. Die aktiven Abschlusswiderstandsschaltkreise 54, 64, 74, 86 können äquivalent zum Widerstand R₀ sein, wobei ihre Anschlüsse mit den Endspannungen Vtt verbunden sind. Die Ausgangsimpedanz des selbst abgeschlossenen Treiberschaltkreises 52 sowie die Eingangsimpedanz des aktiven Abschlusswiderstandsschaltkreises 54, 64, 74, 84 in den Transceivern 50, 60, 70, 80 sind angepasst oder näherungsweise angepasst an die charakteristische Impedanz der Übertragungsleitungen. Demzufolge können die Transceiver 50, 60, 70, 80 die Reflektionen merklich reduzieren, welche von den Eingangseinheiten erzeugt werden, wenn sie elektronische Signale eines vorher festgelegten Pegels in einer Übertragungsleitung empfangen, im Vergleich zu einem herkömmlichen Transceiver, in welchem die Impedanz nicht angepasst ist.
Eine selektive Schaltung 56 transformiert die Impedanz der Transceiver 50, 60, 70, 80, so dass sie für eine elektronische Ausstattung eines Transceiversystems geeignet sind. Das Transceiversystem ändert sich entsprechend dem Ausgangszustand der elektronischen Signale mit einem vorher festgelegten Pegel. Mit anderen Worten, wenn der Transceiver 50 elektronische Signale mit einem vorher festgelegten Pegel in eine Übertragungsleitung ausgibt, verbindet die Ausgangsimpedanz selektiv den selbst abgeschlossenen Treiberschaltkreis 52 oder den aktiven Abschlusswiderstandsschaltkreis 54 mit der Übertragungsleitung. Der Schaltkreis 52 ist an die charakteristische Impedanz der Übertragungsleitung angepasst oder näherungsweise angepasst. Wenn der Transceiver 50 elektronische Signale mit einem vorher festgelegten Pegel über die Übertragungsleitung empfängt, schließt die Eingangsimpedanz selektiv den aktiven Abschlusswiderstandsschaltkreis 54 angepasst oder näherungsweise angepasst an die charakteristische Impedanz der Übertragungsleitung an.
Wünschenswerter ist es, dass die selektierten Operationen zwischen dem selbst abgeschlossenen Treiberschaltkreis 52 und dem aktiven Abschlusswiderstandsschaltkreis 54 in dem selektiven Schaltkreis 56 alternativ ausgeführt werden. Entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung wird der selektive Schaltkreis 56 gebildet, um einen aktiven Abschlussschaltkreis 54 und den selbst abgeschlossenen Treiberschaltkreis auszuwählen, aber er kann auch gebildet werden, um beide gleichzeitig auszuwählen. Zusätzlich kann der selektive Schaltkreis der bevorzugten Ausführungsform benachbart zur Übertragungsleitung platziert sein, wie dies in Fig. 2 gezeigt wird, aber er kann auch in einem elektronisch äquivalenten Schaltkreis installiert sein, welcher benachbart zu einer Versorgungsschiene platziert ist, wie dies in Fig. 3 und 4 gezeigt wird. In diesem Fall verbessern passive Elemente die Linearität der Abschlussschaltkreise. Um die Struktur der Transceiver zu vereinfachen, ist der Transceiver so gestaltet, dass er die partielle Struktur der Impedanzeinrichtungen des selbst abgeschlossenen Treiberschaltkreises 52 und des aktiven Abschlussschaltkreises 54 teilt. Das gemeinsame Teil ist konstant mit der Übertragungsleitung verbunden ungeachtet der selektiven Operation des selektiven Schaltkreises 56.
Der Transceiver 50 entsprechend der vorliegenden Erfindung wird nachfolgend erklärt. Zunächst werden im Fall des 1-zu-1 Interfaces die Daten vom Transceiver 50 an den Transceiver 80 übertragen. Der selektive Schaltkreis 56 des Transceivers 50 verbindet als ein Sender den selbst abgeschlossenen Treiberschaltkreis 52 oder den aktiven Abschlusswiderstandsschaltkreis 54 mit der Übertragungsleitung, um elektronische Signale mit einem vorher festgelegten Pegel zu übertragen. Der selektive Schaltkreis des Transceivers 80 schließt als ein Empfänger den aktiven Abschlusswiderstandsschaltkreis 84 an. Hier ist der selbst abgeschlossene Treiberschaltkreis nicht mit der Übertragungsleitung über den selektiven Schaltkreis verbunden. Die Transceiver 60 und 70, welche nicht an der Übertragungs- und Empfangsoperation beteiligt sind, können sowohl beide aktive Abschlusswiderstandsschaltkreise 64 und 74 mit der Übertragungsleitung verbinden oder können beide nicht verbinden.
Wünschenswerter ist es, dass der Transceiver 80 als ein Empfänger nicht den aktiven Abschlusswiderstandsschaltkreis 84 mit der Übertragungsleitung verbindet, während andere Transceiver 60 und 70, die nicht an der Sende- und Empfangsoperation beteiligt sind, die nahezu angepassten aktiven Abschlusswiderstandsschaltkreise 64 und 74 anschließen. Demzufolge kann die vorliegende Erfindung Signalreflektionen vermindern, welche auf der Fehlanpassung der Impedanz einer Übertragungslinie und den Transceivern 60 und 70 beruhen, so dass dadurch vollständige Signale sowohl an den Sender als auch den Empfänger geliefert werden.
Im Falle des 1-zu-N-Interfaces, wenn elektronische Signale einer vorher festgelegten Spannung ausgegeben werden, verbindet der selektive Schaltkreis 56 als ein Sender den selbst abgeschlossenen Treiberschaltkreis 52 oder den aktiven Abschlussschaltkreis 54 mit der Übertragungsleitung und die restlichen selektiven Schaltkreise als Empfänger verbinden die Abschlussschaltkreise mit der Übertragungsleitung. Entsprechend der obigen Operation kann die Ausgangsimpedanz des Treiberschaltkreises 52 und die charakteristische Impedanz der Übertragungsleitung präzise angepasst oder näherungsweise angepasst werden, wodurch Reflektionen beträchtlich absorbiert werden, welche von der Übertragungsleitung her fließen. Zusätzlich werden die Abschlussschaltkreise 65, 75, 85, welche jeweils parallel mit den Empfängern 25, 35, 45 verbunden sind, als Abschlusswiderstände innerhalb der Chips genutzt, wodurch Reflektionen minimiert werden.
Ein Wirkwiderstand wird als ein Element für das Anpassen der Impedanz in einer bevorzugten Ausführungsform der vorliegenden Erfindung erläutert. Jedoch kann die Impedanz angepasst oder näherungsweise angepasst werden, indem passive Elemente, wie z. B. kapazitive oder induktive Elemente als auch aktive Elemente, wie z. B. Transistoren verwendet werden.
Der Transceiver der vorliegenden Erfindung hat eine Eingangs- /Ausgangsimpedanz, welche an die charakteristische Impedanz der Übertragungsleitung angepasst oder näherungsweise angepasst ist. Entsprechend kann der Transceiver, welcher die oben beschriebene Struktur aufweist, in einem Interfacesystem ohne einen Stichkanal, eine externe Spannung Vtt und einen externen Abschlusswiderstand Rtt genutzt werden, um einen parallelen Abschlusswiderstand anzuschließen.
Fig. 3 ist ein Schaltplan, welcher eine erste bevorzugte Ausführungsform darstellt, wobei ein Transceiver 50 der vorliegenden Erfindung eingebaut ist, indem ein CMOS genutzt wird. Der Transceiver 50 weist einen selbst abgeschlossenen Treiberschaltkreis 52, einen aktiven Abschlusswiderstandsschaltkreis 54 und einen selektiven Schaltkreis auf. Der selbst abgeschlossene Treiberschaltkreis 52 ist in negative Rückkopplungsschaltkreise wie z. B. MND, MPF und MNF, eine Vorspannungsquelle Vbias und einen Transistor MNB eingebaut. Der Abschlusswiderstandsschaltkreis 54 ist in passive Widerstandselemente, wie z. B. Rc, Rd, einen Transistor MPR und eine Endspannungsquelle VTT eingebaut. Der selektive Schaltkreis ist in eine Vielzahl von Transistoren wie z. B. MPR, MND und MNF eingebaut.
Der Transistor entsprechend der ersten Ausführungsform arbeitet wie folgt. Wenn eine Eingangsspannung V₀ mit hohem Pegel an die elektronischen Ausgangssignale mit einer vorher festgelegten Spannung an die Übertragungsleitung angelegt wird, wird der NMOS-Transistor MND, welcher den selektiven Schaltkreis bildet, über einen Vortreiber angeschaltet und der negative Rückkopplungsschaltkreis 52 wird mit der Übertragungsleitung verbunden, indem ein Anfangsvorstrom I₀genutzt wird. Hier wird der PMOS-Transistor MPR, welcher den selektiven Schaltkreis bildet, nicht angeschaltet, der Abschlussschaltkreis 54 wird nicht mit der Übertragungsleitung verbunden. Der Transistor MND des negativen Rückkopplungsschaltkreises 52 besitzt seinen Drain, wobei der Betrag des verbleibenden Stroms, nachdem der Strom der Transistoren MNF und MPF von der Vorspannung abgezogen ist, als I₀ fließt.
Wenn als nächstes eine Eingangsspannung V₀ mit niedrigem Pegel angelegt wird, wird der PMOS-Transistor MPR, welcher den selektiven Schaltkreis bildet, über einen Vortreiber angeschaltet und der Schaltkreis 52 verbindet den Abschlusswiderstandsschaltkreis 54 mit der Übertragungsleitung. Hier werden die NMOS-Transistoren MND und MNF, welche den selektiven Schaltkreis bilden, nicht angeschaltet. Demzufolge wird der selbst abgeschlossene Treiberschaltkreis 52 nicht mit der Übertragungsleitung verbunden. Der Transistor MPR des Abschlusswiderstandsschaltkreises 54 dient als äquivalenter Wirkwiderstand, welcher zwischen die Entspannung Vtt und die Übertragungsleitung eingefügt wird. Der Schaltkreis 54 weist ferner ein Widerstandselement Rc zwischen Vtt und MPR und der Übertragungsleitung auf.
Wenn die Transceiver 50, 60, 70, 80 der vorliegenden Erfindung als Abschlusswiderstand innerhalb der Chips genutzt werden, wird der aktive Abschlusswiderstandsschaltkreis 54 mit der Übertragungsleitung über extra Steuersignale zwangsweise verbunden. In der bevorzugten Ausführungsform wird ein Verfahren des Anwendens von extra Steuersignalen Enable_Act an die Transistoren, welche zwischen dem Vortreiber und selektiven Schaltkreisen MPR und MND eingefügt sind, benutzt, um den Abschlussschaltkreis 54 mit der Übertragungsleitung zu verbinden, ungeachtet der Eingangsspannung V₀. Zum Beispiel, wenn Enable_Act mit hohem Pegel angelegt wird, wird der Transistor MPR angeschaltet, ungeachtet einer Eingangsspannung V₀ und der aktive Abschlusswiderstandsschaltkreis 54 wird selektiv mit der Übertragungsleitung verbunden. Hier kann Enable Act jeweils von den Transceivern 50, 60, 70, 80 erzeugt werden oder von extra Steuergeräten zum Steuern jedes Transceivers.
Fig. 4 ist ein Diagramm, welches eine bevorzugte zweite Ausführungsform des Transceivers entsprechend der vorliegenden Erfindung darstellt. Im Gegensatz zum Schaltkreis der Fig. 3, wird in der zweiten bevorzugten Ausführungsform eine Spannung Vtt in eine Spannung transformiert, welche Vtt der Fig. 3 entspricht, in dem ein Pegelschieber benutzt wird, und sie wird dann an den aktiven Abschlusswiderstandsschaltkreis 54 angelegt. Aufgrund der obigen Struktur ist es nicht notwendig, eine extra Vtt an den Schaltkreis 54 anzulegen, wodurch die Strukturen der Transceiver 50, 60, 70, 80 vereinfacht werden. Die Arbeitsweise des Schaltkreises wird nicht erklärt, da die Arbeitsweise identisch zur bevorzugten Ausführungsform der Fig. 3 ist. Wie es wünschenswerter ist, kann dieses Beispiel Leistungsverbrauch in dem aktiven Abschlusswiderstandsschaltkreis 54 verhindern, wenn der Schaltkreis 54 nicht mit der Übertragungsleitung verbunden ist, indem komplementäre Signale der Eingangsspannung V₀ benutzt werden, um die Pegelverschiebung zu aktivieren.
Fig. 5 stellt eine bevorzugte Ausführungsform dar, in welcher ein selbst abgeschlossener Treiberschaltkreis 52 und ein aktiver Widerstandschaltkreis 54 in den Transceivern 50, 60, 70, 80 der vorliegenden Erfindung in Schaltkreise mit bipolarem Strommodus eingebaut sind. Die vorliegende Erfindung kann selbst abgeschlossene Treiberschaltkreise, welche sogar in komplexen bipolaren Strommodustreibern entsprechend dem gleichen Prinzip arbeiten und einen Abschlusswiderstandsschaltkreis 100 und 105 beinhalten, welche parallel mit jedem selbst abgeschlossenen Treiberschaltkreis verbunden sind, als auch unipolare Strommodustreiber. Wenn zum Beispiel Signale in eine Übertragungsleitung ausgegeben werden, verbindet ein Transceiver einen selbst abgeschlossenen Treiberschaltkreis mit einem bipolaren Strommodus mit der Übertragungsleitung. Beim Empfangen von Signalen über die Übertragungsleitung oder wenn er als ein Abschluss innerhalb eines Chips genutzt wird, kann der Transceiver selektiv den aktiven Abschlusswiderstandsschaltkreis mit der Übertragungsleitung verbinden.
Fig. 6 stellt eine andere bevorzugte Ausführungsform der vorliegenden Erfindung dar, welche einen selbst abgeschlossenen Treiberschaltkreis beinhaltet und einen aktiven Abschlusswiderstandsschaltkreis, welcher eine erweiterte Form besitzt. Entsprechend der vorliegenden Erfindung kann eine Vorrichtung eingebaut sein, welche das gleiche Prinzip in einem herkömmlichen Spannungsmodustreiberschaltkreis als auch in einem herkömmlichen Strommodustreiberschaltkreis nutzt.
Wie in Fig. 4 und 5 gezeigt wird, kann ein Abschlusswiderstandsschaltkreis in einem äquivalenten Widerstand eingebaut sein, in dem ein Verfahren zum Anschließen aktiver und passiver Elemente von Transistoren in Reihe oder parallel genutzt wird. Hier geben die passiven Bauelemente die Linearität des Abschlusswiderstandsschaltkreises vor.
Während die Erfindung auf verschiedene Modifikationen und andere Formen angewendet werden kann, wurden spezielle Ausführungsformen in den Zeichnungen gezeigt und hier im Detail beschrieben. Es ist jedoch so zu verstehen, dass die Erfindung nicht auf spezielle Formen, welche hier veröffentlicht sind, begrenzt ist. Vielmehr deckt die Erfindung alle Modifikationen, Äquivalente und Alternativen ab, welche dem Geist und Umfang der Erfindung entsprechen, wie sie in den angefügten Ansprüchen definiert werden.
Wie vorher diskutiert, kann ein Transceiver und ein Hochgeschwindigkeitsinterfacesystem entsprechend der vorliegenden Erfindung genau oder näherungsweise eine Ausgangsimpedanz der Treiberschaltkreise an die Kanalimpedanz anpassen. Demzufolge kann die vorliegende Erfindung Reflektionen minimieren, welche von den Kanälen fließen, indem selektiv aktive Abschlusswiderstandsschaltkreise einer Übertragungsleitungsverbindungsvorrichtung genutzt werden, welche an Empfänger parallel als Abschlüsse innerhalb des Chips angeschlossen sind. Wenn Daten auf verschiedenen Arten von Übertragungsleitungen bei hoher Geschwindigkeit gesendet/empfangen werden, kann die vorliegende Erfindung die Signalintegrität bzw. -treue in einem Hochgeschwindigkeitsinterface, verglichen mit einem konventionellen Treiberschaltkreis, welcher externe parallele Abschlusswiderstände nutzt, verbessern. Zusätzlich kann die vorliegende Erfindung die gesamte Aufbaustruktur vereinfachen und die Herstellungskosten reduzieren, da sie nicht externe parallele Abschlusswiderstände nutzt, indem Abschlusswiderstandsschaltkreise richtig genutzt werden.

Claims

1. Transceiver zum Senden und Empfangen von Signalen über eine Übertragungsleitung, welcher aufweist:
einen Empfänger zum Empfangen von Eingangssignalen über die Übertragungsleitung;
einen aktiven Abschlusswiderstandsschaltkreis, welcher selektiv mit der Übertragungsleitung parallel zum Empfänger entsprechend dem Empfangszustand verbunden ist;
einen selbst abgeschlossenen Treiberschaltkreis zum Ausgeben einer ersten Spannung und einer zweiten Spannung entsprechend den Ausgangsdaten; und
einen selektiven Schaltkreis zum selektiven Verbinden des selbst abgeschlossenen Treiberschaltkreises mit der Übertragungsleitung, wenn das Ausgangssignal des selbst abgeschlossenen Treiberschaltkreises eine erste Spannung ist, und zum selektiven Verbinden des selbst abgeschlossenen Treiberschaltkreises oder des aktiven Abschlussschaltkreises mit der Übertragungsleitung, wenn das Ausgangssignal eine zweite Spannung ist, wobei die Eingangsimpedanz, welche den Empfänger mit dem aktiven Abschlusswiderstandskreis kombiniert und die Ausgangsimpedanz des selbst abgeschlossenen Treiberschaltkreises vereint, an die charakteristische Impedanz der Übertragungsleitung angepasst oder näherungsweise angepasst sind.

2. Transceiver nach Anspruch 1, wobei der selbst abgeschlossene Schaltkreis die gesamte oder Teil-Struktur des aktiven Abschlusswiderstandsschaltkreises aufweist, wodurch die Ausgangsimpedanz des selbst abgeschlossenen Treiberschaltkreises an die charakteristische Impedanz der Übertragungsleitung angepasst oder näherungsweise angepasst wird, und wobei ein gemeinsames Strukturteil des aktiven Abschlusswiderstandsschaltkreises und des selbst abgeschlossenen Treiberschaltkreises mit der Übertragungsleitung verbunden wird, ungeachtet der Operation des selektiven Schaltkreises.

3. Transceiver nach Anspruch 1 oder 2, wobei der selektive Schaltkreis selektiv den aktiven Abschlusswiderstandsschaltkreis mit der Übertragungsleitung verbindet, indem Steuersignale genutzt werden, wenn der Transceiver keine Daten sendet und empfängt.

4. Transceiver nach Anspruch 3, wobei die Steuersignale von einem internen oder externen Steuerschaltkreis des Transceivers erzeugt werden.

5. Transceiver nach Anspruch 1 oder 2, wobei der selbst abgeschlossene Treiberschaltkreis die Ausgangsimpedanz an die charakteristische Impedanz der Übertragungsleitung anpasst oder näherungsweise anpasst, indem ein negativer Rückkopplungsschaltkreis genutzt wird, und der aktive Abschlusswiderstandsschaltkreis die Eingangsimpedanz an die charakteristische Impedanz der Übertragungsleitung anpasst oder näherungsweise anpasst, indem aktive Elemente, passive Elemente oder eine Kombination von beiden genutzt werden.

6. Transceiver nach Anspruch 1 oder 2, wobei die erste Spannung zum Anzeigen eines speziellen logischen Zustands ausser einer Ausgangsspannung nicht 0 V beträgt und die zweite Spannung 0 V beträgt, um einen konträren logischen Zustand anzuzeigen.

7. Transceiver nach Anspruch 1 oder 2, wobei der selbst abgeschlossene Treiberschaltkreis entweder in einen Treiberschaltkreis mit unipolarem Strommodus, oder in einen Treiberschaltkreis mit bipolarem Strommodus, oder in einen Treiberschaltkreis mit unipolarem Spannungsmodus oder in einen Treiberschaltkreis mit bipolarem Spannungsmodus eingebaut ist; und wobei der aktive Abschlusswiderstandsschaltkreis in einen unipolaren aktiven Abschlusswiderstandsschaltkreis oder einen bipolaren aktiven Abschlusswiderstandsschaltkreis eingebaut ist.

8. Hochgeschwindigkeitsinterfacesystem, welches aufweist:
einen Steuerschaltkreis zum Steuern einer Vielzahl von Transceivern, welche auf einer Übertragungsleitung zum Übertragen und Empfangen von Signalen miteinander verbunden sind,
wobei der Transceiver aufweist:
einen selbst abgeschlossenen Treiberschaltkreis zum Anpassen oder näherungsweisen Anpassen der Ausgangsimpedanz an die charakteristische Impedanz der Übertragungsleitung und einen aktiven Abschlusswiderstandsschaltkreis zum Anpassen oder näherungsweisen Anpassen der Eingangsimpedanz, vereint mit einem Sender, an die charakteristische Impedanz der Übertragungsleitung; und
wobei der Steuerschaltkreis selektiv den selbst abgeschlossenen Treiberschaltkreis des Transceivers aktiviert, wenn Signale mit einem speziellen Spannungspegel über die Übertragungsleitung gesendet werden und selektiv den aktiven Abschlusswiderstandsschaltkreis des Transceivers aktiviert, wenn Signale von der Übertragungsleitung empfangen werden.

9. Hochgeschwindigkeitsinterfacesystem nach Anspruch 8, wobei der Steuerschaltkreis selektiv einen aktiven Abschlusswiderstandsschaltkreis aktiviert, für den Fall, dass ein Transceiver keine Daten über eine Übertragungsleitung sendet und empfängt.

10. Hochgeschwindigkeitsinterfacesystem nach Anspruch 8 oder 9, wobei der Transceiver einen aktiven Abschlusswiderstandsschaltkreis und einen Empfänger mit einer Übertragungsleitung verbindet; und
wobei der Steuerschaltkreis konstant den aktiven Abschlusswiderstandsschaltkreis mit der Übertragungsleitung nur verbindet, wenn der Transceiver Daten über die Datenübertragungsleitung sendet und empfängt und selektiv den selbst abgeschlossenen Treiberschaltkreis mit der Übertragungsleitung in dem Sender verbindet.