DE102005055886A1

DE102005055886A1 - Halbleiterkörper, Schaltungsanordnung mit dem Halbleiterkörper und Verfahren

Info

Publication number: DE102005055886A1
Application number: DE102005055886A
Authority: DE
Inventors: Bernhard Greimel-Rechling; Peter Trattler
Original assignee: Austriamicrosystems AG
Current assignee: Ams AG
Priority date: 2005-11-23
Filing date: 2005-11-23
Publication date: 2007-05-24
Anticipated expiration: 2025-11-24
Also published as: WO2007059893A1; EP1964267A1; US20100164538A1; DE102005055886B4; US8242801B2; WO2007059893A8

Abstract

Eine Eingangsschaltungsanordnung (1) weist einen Eingang (2), einen Komparator (30) und eine Auswerteschaltung (50) auf. Der Eingang (2) ist zum Koppeln mit einem ersten Anschluss (101) einer Impedanz (100) und zur Zuführung eines Eingangssignals (ES) ausgelegt. Der Komparator (30) ist mit dem Eingang (2) der Eingangsschaltungsanordnung (1) verbunden und zum Abgeben eines Aktiviersignals (S1) an einem Ausgang (31) in Abhängigkeit von einem Vergleich des Eingangssignals (ES) mit einem einstellbaren Schwellwert (SW1) ausgelegt. Weiter ist die Auswerteschaltung (50) mit dem Eingang (2) der Eingangsschaltungsanordnung (1) und zu ihrer Aktivierung mit dem Ausgang (31) des Komparators (30) verbunden und zur Auswertung des Werts der anschließbaren Impedanz (100) ausgelegt.

Description

Die vorliegende Erfindung betrifft einen Halbleiterkörper mit einer Eingangsschaltungsanordnung, eine Schaltungsanordnung mit dem Halbleiterkörper, eine Verwendung der Schaltungsanordnung und ein Verfahren zur Auswertung eines Eingangssignals.

Halbleiterkörper mit Schaltungsanordnungen weisen in vielen Fällen einen ersten und einen zweiten Eingang auf, wobei der erste Eingang zur Zuführung eines digital kodierten Signals dient und an den zweiten Eingang ein Widerstand angeschlossen ist, der an seinem zweiten Anschluss mit einem Bezugspotenzialanschluss verbunden ist und dessen Wert von der Schaltung ausgewertet wird. Solche Halbleiterkörper weisen daher eine Vielzahl von Eingängen, englisch pins, auf, welche eine hohen Flächenbedarf und Aufwand zur Folge haben.

Aufgabe der vorliegenden Erfindung ist es, einen Halbleiterkörper mit einer Eingangsschaltungsanordnung, eine Schaltungsanordnung mit dem Halbleiterkörper sowie ein Verfahren zur Auswertung eines Eingangsignals bereitzustellen, die einen geringen Aufwand und eine geringe Anzahl von Anschlüssen erfordern.

Diese Aufgaben werden mit dem Gegenstand des unabhängigen Patentanspruchs 1 sowie des Patentanspruchs 14 und dem Verfahren gemäß dem unabhängigem Patentanspruch 26 gelöst. Weiterbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche.

Erfindungsgemäß umfasst ein Halbleiterkörper eine Eingangsschaltungsanordnung. Die Eingangsschaltungsanordnung weist einen Eingang, einen Komparator und eine Auswerteschaltung auf. Der Komparator und die Auswerteschaltung sind eingangsseitig mit dem Eingang der Eingangsschaltungsanordnung gekoppelt. Der Komparator weist einen Ausgang auf. Die Auswerteschaltung ist eingangsseitig mit dem Ausgang des Komparators verbunden.

Der Eingang der Eingangsschaltungsanordnung ist ausgelegt zum Koppeln mit einem ersten Anschluss einer anschließbaren Impedanz.

Der Eingang ist zusätzlich zur Zuführung eines Eingangssignals eingerichtet. Der Komparator ist zum Bilden eines Aktiviersignals in Abhängigkeit von einem Vergleich des Eingangssignals mit einem einstellbaren Schwellwert und zur Abgabe des Aktiviersignals an dem Ausgang ausgelegt. Die Auswerteschaltung ist mittels des Aktiviersignals aktivierbar. Die Auswerteschaltung ist zur Auswertung des Werts der anschließbaren Impedanz eingerichtet.

Nach dem vorgeschlagenen Prinzip sind mit Vorteil über einen gemeinsamen Eingang ein Aktivieren der Auswerteschaltung und ein Zuführen eines Einstellparameters an die Auswerteschaltung vorgesehen. Dadurch ist die Anzahl der Eingänge des Halbleiterkörpers reduziert. Der Halbleiterkörper weist somit mit Vorteil eine geringe Pinanzahl auf und ist damit kostengünstig herstellbar.

In einer Ausführungsform ist an einem Ausgang einer aktivierten Auswerteschaltung das Auswertesignal mit einem von Null verschiedenen Pegel und bei einer nicht-aktivierten Auswerteschaltung ein Null-Pegel abgreifbar.

In einer bevorzugten Ausführungsform ist die Auswerteschaltung in einen eingeschalteten oder in einen ausgeschalteten Betriebszustand in Abhängigkeit von dem Zustand des Aktiviersignal schaltbar. Mit Vorteil ist die Auswertevorrichtung mittels des Aktiviersignals ausschaltbar oder kann in einen Ruhezustand versetzt werden, so dass insgesamt der elektrische Leistungsverbrauch der Eingangsschaltungsanordnung reduziert ist.

In einer Weiterbildung ist der Komparator ausgelegt, als Aktiviersignal ein digital, bevorzugt binär kodiertes Signal abzugeben.

In einer Ausführungsform umfasst der Komparator einen Verstärker, welcher an einem Eingang mit dem Eingang der Eingangsschaltungsanordnung und an einem Ausgang mit dem Ausgang des Komparators verbunden ist. Dem Verstärker ist an einem weiteren Eingang ein Schwellwert zuführbar ist. Der Verstärker kann einen hohen Verstärkungsfaktor aufweisen.

In einer anderen Ausführungsform umfasst der Komparator einen Inverter, welcher einen p-Kanal Feldeffekttransistor und einen n-Kanal Feldeffekttransistor aufweist. Der p-Kanal und der n-Kanal Feldeffekttransistor sind an ihren jeweiligen Steueranschlüssen mit dem Eingang der Eingangsschaltungsanordnung verbunden. Ein Anschluss des p-Kanal Feldeffekttransistor ist mit einem ersten Versorgungsspannungsanschluss und ein weiterer Anschluss mit einem Ausgang des Inverters verbunden. Der n-Kanal Feldeffekttransistor ist an einem ersten Anschluss mit dem Ausgang des Inverters und an einem zweiten Anschluss mit einem Bezugspotenzialanschluss verbunden. Der Ausgang des Inverters ist mit dem Ausgang des Komparators gekoppelt. Mit Vorteil ist die Leistungsaufnahme des Inverters, wenn das Eingangssignal in der Nähe einer ersten Versorgungsspannung oder eines Bezugspotentials ist, sehr gering.

In einer Ausführungsform weist der p-Kanal Feldeffekttransistor mindestens einen Geometrieparameter und der n-Kanal Feldeffekttransistor mindestens einen weiteren Geometrieparameter auf. Die Geometrieparameter können die Kanalweite und/oder die Kanallänge des p-Kanal Feldeffekttransistors und die Kanalweite und/oder die Kanallänge des n-Kanal Feldeffekttransistors umfassen. Weiter weist der p-Kanal Feldeffekttransistor einen Schwellwert und der n-Kanal Feldeffekttransistor einen weiteren Schwellwert auf. Mit den Geometrieparametern und/oder Schwellwerten ist mit Vorteil der Schwellwert des Komparators einstellbar.

In einer Ausführungsform ist die Auswerteschaltung zur Abgabe eines analogen Auswertesignals an dem Ausgang ausgelegt. In einer alternativen Ausführungsform ist die Auswerteschaltung zur Abgabe eines digital kodierten Auswertesignals an dem Ausgang ausgelegt.

In einer Weiterbildung umfasst die Auswerteschaltung eine Stromquelle, die zur Abgabe eines ersten Ausgangsstroms in Abhängigkeit des Werts der anschließbaren Impedanz ausgelegt ist. Die Stromquelle ist eingangsseitig mit dem Eingang der Eingangschaltungsanordnung verbunden. Ein Ausgang der Stromquelle ist in einer Ausführungsform mit dem Ausgang der Auswerteschaltung gekoppelt. An dem Ausgang der Stromquelle ist ein erster Ausgangsstrom abgreifbar.

In einer Ausführungsform der Stromquelle umfasst die Stromquelle einen ersten Transistor und einen Verstärker. Der erste Transistor ist an einem ersten Anschluss mit dem Eingang der Eingangsschaltungsanordnung und an einen zweiten Anschluss mit dem Ausgang der Stromquelle gekoppelt. Der Verstärker ist an einem zweiten Eingang mit dem Eingang der Eingangsschaltung gekoppelt. An einem Ausgang ist der Verstärker mit einem Steueranschluss des ersten Transistors gekoppelt. Dem Verstärker ist an einem ersten Eingang eine Referenzspannung zuführbar.

In einer Ausführungsform umfasst die Auswerteschaltung einen Wandler, der zum Bereitstellen des digital kodierten Auswertesignals in Abhängigkeit von einem Vergleich des ersten Ausgangsstroms oder eines davon abgeleiteten Stroms mit mindestens einer Stromschaltschwelle ausgelegt ist.

In alternativen Ausführungsformen der Auswerteschaltung kann die Stromquelle im Rahmen des vorgeschlagenen Prinzips durch andere Schaltungen ersetzt werden, welche einen Impedanzwert als Einstellparameter aufweisen.

In einer Ausführungsform ist eine Schaltungsanordnung vorgesehen, die den Halbleiterkörper und die Impedanz umfasst, wobei die Impedanz an dem ersten Anschluss mit dem Eingang der Eingangsschaltungsanordnung gekoppelt ist.

Die Impedanz kann einen Widerstand umfassen. Der Widerstand kann als ohmscher Widerstand ausgebildet sein. Die Impedanz kann einen induktiven Anteil aufweisen. Die Impedanz kann einen kapazitiven Anteil aufweisen. Der Wert der Impedanz kann mittels eines Schalters einstellbar sein.

In einer ersten Ausführungsform ist ein zweiter Anschluss der Impedanz mit einem Bezugspotenzialanschluss gekoppelt.

In einer zweiten Ausführungsform ist der zweite Anschluss der Impedanz mit einem zweiten Versorgungsspannungsanschluss zur Zuführung einer zweiten Versorgungsspannung gekoppelt.

In einer dritten und bevorzugten Ausführungsform umfasst die Schaltungsanordnung eine Ausgangsschaltungsanordnung, die ausgangsseitig mit dem zweiten Anschluss der Impedanz gekoppelt ist. Die Ausgangsschaltungsanordnung ist auf einem weiteren Halbleiterkörper realisiert. Sie ist zur Abgabe eines digital kodierten Signals an einem Ausgang der Ausgangsschaltungsanordnung ausgelegt.

In einer Ausführungsform umfasst die Ausgangsschaltungsanordnung einen universellen Busausgang, englisch General Purpose Input Output, abgekürzt GPIO.

In einer Weiterbildung umfasst die Ausgangsschaltungsanordnung einen Ausgang mit drei Betriebszuständen, englisch Tri-State Output, mit den drei Betriebszuständen hoher Pegel, niedriger Pegel sowie hochohmig.

In einer Ausführungsform ist die Ausgangsschaltungsanordnung als Digitalschaltung ausgebildet. In einer Weiterbildung umfasst die Ausgangsschaltungsanordnung einen Mikrocontroller.

In einer Ausführungsform umfasst die Ausgangsschaltungsanordnung einen ersten Ausgangstransistor. Der Ausgangstransistor ist an einem ersten Anschluss mit dem Ausgang der Ausgangsschaltungsanordnung und an einem zweiten Anschluss mit dem Bezugspotenzialanschluss verbunden. Es ist ein Vorteil der Ausführungsform, dass diese nur die Betriebszustände niedriger Pegel und hochohmig kennt und somit unbeeinflusst ist, ob eine dritte Versorgungsspannung, mit der die Ausgangsschaltungsanordnung beaufschlagbar ist, höher oder niedriger als die erste Versorgungsspannung ist.

In einer alternativen Ausführungsform umfasst die Ausgangsschaltungsanordnung den ersten Ausgangstransistor und einen zweiten Ausgangstransistor. Der zweite Ausgangstransistor ist an einem ersten Anschluss mit dem dritten Versorgungsspannungsanschluss zur Zuführung der dritten Versorgungsspannung und an einem zweiten Anschluss mit dem Ausgang der Ausgangsschaltungsanordnung gekoppelt. Mit Vorteil ist somit eine Ausführungsform eines Tri-State Output realisiert.

In einer Weiterbildung umfasst die Schaltungsanordnung mindestens eine weitere Impedanz, die an einem ersten Anschluss mit dem Eingang der Eingangsschaltungsanordnung gekoppelt ist. In einer Ausführungsform der Weiterbildung ist die mindestens eine weitere Impedanz an einem zweiten Anschluss mit mindestens einem weiteren Ausgang der Ausgangsschaltungsanordnung gekoppelt.

In einer alternativen Ausführungsform dieser Weiterbildung ist mindestens eine weitere Impedanz an dem zweiten Anschluss mit mindestens einem Anschluss mindestens einer weiteren Ausgangsschaltungsanordnung, welche auf mindestens einem weiteren Hableiterkörper realisiert ist, gekoppelt. Mit Vorteil ist das Eingangssignal der Eingangsschaltungsanordnung durch ein Zusammenwirken von mindestens zwei Ausgangsschaltungsanordnungen bereitstellbar.

In einer Ausführungsform ist die Impedanz mit diskreten Bauelementen aufgebaut. Die Impedanz kann einen diskret aufgebauten Widerstand umfassen. Die Impedanz kann einen diskret aufgebauten Kondensator umfassen. Die Impedanz kann eine diskret aufgebaute Spule aufweisen. Der Schalter kann als Drucktaster oder Taste realisiert sein. Der Schalter kann als Relais ausgeführt sein. Der Schalter kann einen Transistor umfassen. Bevorzugt ist der Transistor als Feldeffekttransistor ausgebildet.

Unter dem Halbleiterkörper mit der Eingangsschaltungsanordnung und dem mindestens einen weiteren Halbleiterkörper mit mindestens einer weiteren Ausgangsschaltungsanordnung wird in einer Ausführungsform je eine integrierte Schaltung verstanden.

In einer Ausführungsform sind der Halbleiterkörper und der mindestens eine weitere Halbleiterkörper der Schaltungsanordnung auf einem Träger aufgebaut. Der Halbleiterkörper und der mindestens eine weitere Halbleiterkörper können gehäust oder alternativ ungehäust in Chip- und Board-Technik auf dem Träger aufgebracht sein.

Es kann ein Bonddraht zur Verbindung des Eingangs und/oder des Ausgangs mit einem der Anschlüsse der Impedanz vorgesehen sein.

Alternativ können Bumps vorgesehen sein, mit denen der Eingang beziehungsweise der Ausgang mit einer metallischen Fläche auf dem Träger elektrisch leitend zur Zu- und Ableitung der Signale verbunden ist.

In einer Ausführungsform ist der Träger eine Leiterplatte, englisch printed circuit board, abgekürzt PCB. Die Leiterplatte kann als flexible Leiterplatte realisiert sein.

In einer alternativen Ausführungsform ist der Träger eine Keramik. Die Impedanz kann einen Dünnfilmwiderstand oder alternativ einen Dickschichtwiderstand umfassen. Die Impedanz kann einen Dünnfilmkondensator oder alternativ einen in Dickschichttechnik realisierten Kondensator umfassen.

Die Schaltungsanordnung ist verwendbar, ein digitales Signal und einen Impedanzwert an einen Eingang einer Eingangsschaltungsanordnung eines Halbleiterkörpers zu übergeben.

Die Schaltungsanordnung ist bei Beleuchtungen anwendbar, wie bei einer Taschenlampe, bei einem Blitz, bei einer Hintergrundbeleuchtung und/oder bei einer Tastenbeleuchtung. Die Schaltungsanordnung ist bei Standard Linear Schaltungen anwendbar, wie bei einer Stromquelle zur Stromeinstellung, bei einem Spannungsregulator, abgekürzt LDO zur Spannungseinstellung, bei einem Gleichspannungswandler, abgekürzt DC/DC Converter zur Spannungseinstellung oder bei einem Tonverstärker zur Verstärkungsfaktor-Einstellung. Die Schaltungsanordnung ist bei Kommunikationsschaltungen anwendbar.

Zusammenfassend hat das erfindungsgemäße Prinzip folgende Vorteile:

– An einem gemeinsamen Eingang werden zwei Informationen übergeben, nämlich ein digital kodiertes Signal und ein Impedanzwert.
– Aufgrund der Doppelnutzung eines Eingangs eines Halbleiterkörpers weist der Halbleiterkörper wenige Eingänge und damit eine kleinere Fläche auf. Die Anzahl der Verbindungen auf dem Träger und von dem Träger zu dem Halbleiterkörper ist reduziert, dadurch ist die Gehäusung kompakt und kostengünstig. Der Aufbau der gesamten Schaltungsanordnung ist klein und kostengünstig.
– Bei vorgegebener Gehäusegröße können mehr Funktionen im Design verwirklicht werden.
– Der Halbleiterkörper mit Eingangsschaltungsanordnung ist in großen Stückzahlen und damit kostengünstig herstellbar und für verschiedene Anwendungen mittels unterschiedlicher Impedanzen flexibel einsetzbar.
– Mit dem zweifachen Ausnutzen eines Einganges kann auf aufwendige Schnittstellen wie dem Inter-IC Bus, abgekürzt I2C-Bus oder dem Serial Peripheral Interface Bus, abgekürzt SPI Bus bei einer Systemintegration gegebenenfalls verzichtet werden.

Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Bauelemente tragen gleiche Bezugszeichen. Insoweit Schaltungsteile in Bauelementen und ihrer Funktion übereinstimmen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.
1A bis 1C zeigen jeweils beispielhafte Schaltungsanordnungen nach dem vorgeschlagenen Prinzip.
2A bis 2C zeigen beispielhafte Ausführungsformen eines Komparators.
3A bis 3D zeigen jeweils beispielhafte Schaltungsanordnungen nach dem vorgeschlagenen Prinzip mit unterschiedlichen Auswerteschaltungen und Ausgangsschaltungen.
4 zeigt eine weitere beispielhafte Auswerteschaltung.
5A bis 5G zeigen beispielhafte Ausführungsformen einer Impedanz.
1A zeigt eine beispielhafte Schaltungsanordnung nach dem vorgeschlagenen Prinzip, umfassend eine Eingangsschaltungsanordnung 1, eine Impedanz 100 und eine Ausgangsschaltungsanordnung 80. Die Eingangsschaltungsanordnung 1 weist eine Auswerteschaltung 50 und einen Komparator 30 auf, die jeweils eingangsseitig mit einem Eingang 2 der Eingangsschaltungsanordnung 1 verbunden sind. Die Impedanz 100 ist an einem ersten Anschluss 101 mit dem Eingang 2 der Eingangsschaltungsanordnung 1 verbunden. Die Impedanz 100 ist an einem zweiten Anschluss 102 mit einem Anschluss 81 der Ausgangsschaltungsanordnung 80 verbunden. Der Komparator 30 umfasst einen Ausgang 31 zur Abgabe eines Aktiviersignals S1. Der Ausgang 31 ist mit einem Eingang 64 der Auswerteschaltung 50 verbunden. Die Auswerteschaltung 50 umfasst einen Ausgang 51 zur Abgabe eines Auswertesignals S2.
Die Ausgangsschaltungsanordnung 80 gibt an ihrem Anschluss 81 ein Ausgangssignal S3 ab. Über die Impedanz 100 wird das Ausgangssignal S3 dem Eingang 2 der Eingangsschaltungsanordnung 1 zugeführt, sodass an dem Eingang 2 ein Eingangssignal ES anliegt. Der Komparator 30 ist ausgelegt, das Aktiviersignal S1 in Abhängigkeit von einem Vergleich des Eingangssignals ES mit einem einstellbaren Schwellwert SW1 abzugeben. Die Auswerteschaltung 50 ist dazu eingerichtet, den Wert der Impedanz 100 auszuwerten. Sie gibt bei Aktivierung das Auswertesignal S2 in Abhängigkeit des Werts der Impedanz 100 aus. Das Eingangssignal ES ist eine Funktion des Ausgangssignals 53, der Impedanz 100 und einer von der Eingangsschaltungsanordnung 1 gebildeten Eingangsimpedanz. Die Eingangsimpedanz ist eine Funktion der Auswerteschaltung 50 und des Komparators 30.
Es ist ein Vorteil der Schaltungsanordnung, dass an dem Eingang 2 der Eingangsschaltungsanordnung 1 zwei Informationen der Eingangsschaltungsanordnung 1 übermittelbar sind. Dadurch ist ein Eingang eingespart.
1B zeigt eine weitere beispielhafte Ausführungsform der Schaltungsanordnung gemäß 1A. Ein Halbleiterkörper 3 umfasst die Eingangsschaltungsanordnung 1 mit dem Eingang 2. Ein weiterer Halbleiterkörper 86 umfasst die Ausgangsschaltungsanordnung 80 mit dem Anschluss 81. Der Halbleiterkörper 3, der weitere Halbleiterkörper 86 und die Impedanz 100 sind auf einem Träger 109 aufgebracht. Eine Bondverbindung 110 verbindet den Anschluss 81 der Ausgangsschaltungsanordnung mit dem zweiten Anschluss 102 der Impedanz 100. Eine weitere Bondverbindung 111 verbindet den Eingang 2 der Eingangsschaltungsanordnung 1 mit dem ersten Anschluss 101 der Impedanz 100. Die Impedanz 100 ist als Widerstand aus einem resistiven Material und bondbaren ersten und zweiten Anschlüssen 101, 102 aufgebaut. Der Träger 109 ist eine Leiterplatte, englisch printed circuit board. Die Schaltungsanordnung ist somit in Chip on Board Technik realisiert.
Es ist ein Vorteil der Schaltungsanordnung gemäß 1B, dass durch das Einsparen von Ein- und Ausgängen bei den Halbleiterkörpern 3, 86 die Schaltungsanordnung kompakt ist.
Alternativ kann die Impedanz 100 als Surface Mount Device, abgekürzt SMD-Bauelement, ausgebildet sein.
1C zeigt eine weitere beispielhafte Schaltungsanordnung nach dem vorgeschlagenen Prinzip, die eine Weiterbildung der Schaltungsanordnung gemäß 1A ist. Die Eingangsschaltungsanordnung 1' weist einen zweiten Widerstand 4 auf, der zwischen dem Eingang 2 und einem Bezugspotenzialanschluss 8 geschaltet ist. Die Eingangsschaltungsanordnung 1' weist einen dritten Widerstand 5 auf, der zwischen dem Eingang 2 und einem ersten Versorgungsspannungsanschluss 9 zur Versorgung mit einer ersten Versorgungsspannung VC1 geschaltet ist. Die Impedanz 100 ist an dem ersten Anschluss 101 mit dem Eingang 2 der Eingangsschaltungsanordnung 1' und an dem zweiten Anschluss 102 mit einem zweiten Versorgungsspannungsanschluss 10 zur Verbindung mit einer zweiten Versorgungsspannung VC2 verbunden.
Der zweite Widerstand 4 dient zum näherungsweise Einstellen eines Potentials des Eingangs 2 der Eingangsschaltungsanordnung 1 auf das Bezugspotential im Falle eines unbeschalteten Eingangs 2 der Eingangsschaltungsanordnung 1' oder eines Fehlens eines Eingangssignals ES. Mittels des dritten Widerstands 5 ist bei Fehlen des zweiten Widerstands 4 das Potentials des Eingangs 2 der Eingangsschaltungsanordnung 1' näherungsweise auf ein Potential der erste Versorgungsspannung VC1 einstellbar. Der zweite und der dritten Widerstand 4, 5 zusammen dienen zum Einstellen des Eingangssignals ES auf ein Potential zwischen der ersten Versorgungsspannung VC1 und dem Bezugspotenzial, sofern an dem Eingang 2 keine Impedanz 100 angeschlossen oder keine Eingangsspannung ES von außen angelegt ist. Der zweite und der dritten Widerstand 4, 5 wirken als Spannungsteiler.
Der zweite und/oder der dritte Widerstand 4, 5 weisen einen hohen Widerstandswert verglichen mit einem Widerstandswert der Impedanz 100 auf.
Ein logischer Pegel an dem zweiten Anschluss 102 der Impedanz 100 ist fest zur Aktivierung der Auswerteeinheit eingestellt, da der zweite Anschluss 102 der Impedanz 100 mit der zweiten Versorgungsspannung VC2 beaufschlagt ist.
Der zweite und/oder der dritte Widerstand 4, 5 sind alternativ jeweils durch einen als Widerstand geschalteten Transistor ausgebildet.
In einer alternativen Ausführung ist der zweite Anschluss 102 der Impedanz 100 mit dem Bezugspotentialanschluss 8 verbunden. Ist der Komparator 30 so eingerichtet, dass er bei einem Wert des Eingangssignals ES, der kleiner als der Schwellwert SW1 ist, das Aktiviersignals S1 zur Aktivierung der Auswerteschaltung 50 bereitstellt, so mit Vorteil ein fester logischer Wert an dem zweiten Anschluss 102 der Impedanz 100 eingestellt und ist die Auswerteschaltung 50 aktiviert.
2A bis 2C zeigen beispielhafte Ausführungsformen eines Komparators 30, 30', 30'', wie er als Komparator 30 in den Eingangsschaltungsanordnungen 1 gemäß den 1A bis 1C, 3A bis 3D eingesetzt werden kann. Der Komparator 30 ist mit dem Eingang 2 der Eingangsschaltungsanordnung 1 verbunden.
2A zeigt den Komparator 30, aufweisend einen Verstärker 35 und den Ausgang 31 zur Abgabe des Aktiviersignals S1. Der Verstärker 35 ist an einem invertierenden Eingang mit dem Eingang 2 der Eingangsschaltungsanordnung 1 und an einem Ausgang mit dem Ausgang 31 des Komparators 30 verbunden.
Der Verstärker 35 ist an einem nichtinvertierenden Eingang mit dem ersten Schwellwert SW1 beaufschlagt. Der Verstärker 35 bildet das Aktiviersignal S1 mit einem hohen Pegel, wenn das Eingangssignal ES unter dem ersten Schwellwert SW1 liegt, und mit einem niedrigen Pegel, wenn das Aktiviersignal ES über dem ersten Schwellwert SW1 liegt.
2B zeigt eine weitere beispielhafte Ausführungsform des Komparators 30, nämlich einen Komparator 30'. Der Komparator 30' weist einen P-Kanal Feldeffekttransistor 33 und einen N-Kanal Feldeffekttransistor 34 auf. Die beiden Feldeffekttransistoren 33, 34 sind eingangsseitig mit dem Eingang 2 der Eingangsschaltungsanordnung 1 verbunden. Ein Anschluss des P-Kanal Feldeffekttransistors 33 ist mit dem ersten Versorgungsspannungsanschluss 9 zur Verbindung mit der ersten Versorgungsspannung VC1 verbunden. Ein Anschluss des N-Kanal Feldeffekttransistors 34 ist mit dem Bezugspotenzialanschluss 8 verbunden. Je ein weiterer Anschluss des P-Kanal Feldeffekttransistors 33 und des N-Kanal Feldeffekttransistors 34 sind miteinander verbunden und mit dem Ausgang 31 gekoppelt. Die Kopplung ist mittels eines Puffers 36 ausgeführt. Der P-Kanal Feldeffekttransistor 33 umfasst eine Kanalweite WP und eine Kanallänge LP. Der N-Kanal Feldeffekttransistor 34 umfasst eine Kanalweite WN und eine Kanallänge LN. Die Kanalweiten WP, WN und Kanallängen LP, LN sind Geometriedaten der beiden Feldeffekttransistoren 33, 34.
Bei einem hohen Wert des Eingangssignals ES ist der N-Kanal Feldeffekttransistor 34 leitend und der P-Kanal Feldeffekttransistor 33 gesperrt geschaltet, sodass das Aktiviersignal S1' einen niedrigen Pegel aufweist. Bei einem niedrigen Pegel des Eingangssignals ES ist der P-Kanal Feldeffekttransistor 33 leitend und der N-Kanal Feldeffekttransistor 34 gesperrt geschaltet, dass das Aktiviersignal S1' einen hohen Wert aufweist. Die erste Schaltschwelle SW1 des Komparators 30 in 2B ist durch die beiden Kanalweiten WP, WN und Kanallängen LP und LN sowie die nicht gezeigte Schwellspannung des P-Kanal-Feldeffekttransistors 33 und die nicht gezeigte Schwellspannung des N-Kanal-Feldeffekttransistors 34 eingestellt.
Mit Vorteil wird somit mit sehr wenigen Bauelementen das Aktiviersignal S1 aus dem Eingangssignal ES gebildet.
2C zeigt eine beispielhafte Weiterbildung des Komparators 30 gemäß 2A, nämlich einen Komparator 30''. Im Unterschied zu dem Komparator 30 gemäß 2A ist ein weiterer Verstärker 37 vorgesehen, der an einem nichtinvertierenden Eingang mit dem weiteren Schwellwert SW2 beaufschlagt und an einem invertierenden Eingang mit dem Eingang 2 der Eingangsschaltung 1 verbunden sowie mit dem Eingangssignal ES beaufschlagt ist. Der Schwellwert SW1 und der weitere Schwellwert SW2 sind verschieden. Der Ausgang des Verstärkers 35 und der Ausgang des weiteren Verstärkers 37 sind mit Eingängen eines UND-Gatters 41 verbunden. Ein Ausgang des UND-Gatters 41 ist mit dem Ausgang 31 des Komparators 30'' verbunden.
Ist der weitere Schwellwert SW2 kleiner als der Schwellwert SW1, so liegt am Ausgang 31 das Aktiviersignal S1'' mit einem hohen Pegel an, wenn sich das Eingangssignal ES zwischen dem weiteren und dem Schwellwert SW1, SW2 befindet. Ist der Schwellwert SW1 kleiner als der weitere Schwellwert SW2, so weist das Aktiviersignal S1'' einen hohen Pegel auf, wenn das Eingangssignal ES kleiner als der Schwellwert SW1 oder größer als der weitere Schwellwert SW2 ist.
Somit ist mit Vorteil ein Fensterkomparator gebildet.
Alternativ kann anstelle des UND-Gatters 41 ein RS-Flipflop verwendet sein.
3A zeigt eine beispielhafte Schaltungsanordnung nach dem vorgeschlagenen Prinzip, die eine Weiterbildung der Schaltungsanordnungen gemäß 1A bis 1C ist. Die Schaltungsanordnung umfasst die Ausgangsschaltungsanordnung 80, einen ohm'schen Widerstand 105 als Impedanz und die Eingangsschaltungsanordnung 1. Die Ausgangsschaltungsanordnung 80 weist einen ersten und einen zweiten Ausgangstransistor 84, 85 auf. Der erste Ausgangstransistor 84 ist als n-Kanal Feldeffekttransistor und der zweite Ausgangstransistor 85 als p-Kanal Feldeffekttransistor ausgebildet. Der erste Ausgangstransistor 84 ist an einem ersten Anschluss mit dem Bezugspotenzialanschluss 8 und an einem weiteren Anschluss mit dem Ausgang 81 der Ausgangsschaltungsanordnung 80 verbunden. Der zweite Ausgangstransistor 85 ist an einem Anschluss mit einem dritten Versorgungsspannungsanschluss 11 und an einem weiteren Anschluss mit dem Ausgang 81 verbunden. Der Ausgang 81 der Ausgangsschaltungsanordnung ist über den ohm'schen Widerstand 105 mit dem Eingang 2 der Eingangsschaltungsanordnung 1 verbunden.
Die Eingangsschaltungsanordnung 1 weist den Komparator 30 auf, der mit dem Eingang 2 der Eingangsschaltungsanordnung 1 gekoppelt ist. Als Komparator 30 ist der Komparator 30 gemäß 2A vorgesehen. Die Eingangsschaltungsanordnung 1 weist die Auswerteschaltung 50 auf, die eingangsseitig mit dem Eingang 2 der Eingangsschaltungsanordnung 1 verbunden ist. Die Auswerteschaltung 50 umfasst eine Stromquelle 52, der ein Stromspiegel 56, 57 nachgeschaltet ist. Der Stromspiegel 56, 57 ist ausgangsseitig mit dem Ausgang 51 der Auswerteschaltung 50 verbunden.
Die Stromquelle 52 umfasst einen Verstärker 54 und einen ersten Transistor 53. Der Verstärker 54 ist an einem Eingang mit einem Referenzwert RW beaufschlagt und an einem weiteren Eingang mit dem Eingang 2 verbunden. Ausgangsseitig ist der Verstärker 54 mit einem Steueranschluss des ersten Transistors 53 verbunden. Der erste Transistor 53 ist mit einem Anschluss ebenfalls mit dem Eingang 2 der Eingangsschaltungsanordnung 1 verbunden und mit einem weiteren Anschluss mit dem Ausgang 63 der Stromquelle 52 verbunden. Der Ausgang 63 der Stromquelle 52 ist mit dem Stromspiegel 56, 57 gekoppelt. Der erste Transistor 53 ist als selbstsperrender N-Kanal Feldeffekttransistor realisiert.
Der Ausgang 31 des Komparators 30 ist über einen weiteren Eingang 64 der Auswerteschaltung 50 mit dem Verstärker 54 zu dessen Aktivierung/Deaktivierung verbunden.
Der Stromspiegel 56, 57 weist einen zweiten Transistor 56 auf, der an einem Steueranschluss und einem Anschluss mit dem Ausgang der Stromquelle 52 und an einem weiteren Anschluss mit dem ersten Versorgungsspannungsanschluss 9 zur Zuführung der ersten Versorgungsspannung VC1 verbunden ist. Der Steueranschluss des zweiten Transistors 56 ist über ein Filter 58 mit einem Steueranschluss des dritten Transistors 57 verbunden, der an einem Anschluss mit dem ersten Versorgungsspannungsanschluss 9 zur Zuführung der ersten Versorgungsspannung VC1 und an einem weiteren Anschluss mit dem Ausgang 51 der Auswerteschaltung 50 verbunden ist.
Das Filter 58 weist einen ersten Widerstand 59 und einen Kondensator 60 auf. Der erste Widerstand 59 ist zwischen den Steueranschluss des zweiten Transistors 56 und den Steueranschluss des dritten Transistors 57 geschaltet. Der Steueranschluss des dritten Transistors 57 ist mittels des Kondensators 60 mit dem ersten Versorgungsspannungsanschluss 9 gekoppelt. Das Filter 58 weist somit eine Tiefpasscharakteristik auf. Der zweite und der dritte Transistor 56, 57 sind als selbstsperrende p-Kanal-Metall-Oxid-Halbleiter Feldeffekttransistoren ausgebildet.
Mit einem hohen Pegel an dem Eingangsanschluss des ersten Ausgangstransistors 84 wird das Ausgangssignal S3 der Ausgangsschaltungsanordnung 80 auf einen niedrigen Pegel gezogen. Mit einem niedrigen Pegel an dem Steueranschluss des zweiten Ausgangstransistors 85 wird das Ausgangssignal S3 auf einen hohen Pegel gezogen. Ist der Pegel an dem Steueranschluss des ersten Ausgangstransistors 84 niedrig und der Pegel an dem Steueranschluss des zweiten Ausgangstransistors 85 hoch, so wird kein Ausgangssignal S3 gebildet und der Ausgang 81 der Ausgangsschaltungsanordnung 80 ist hochohmig geschaltet.
Der Komparator 30 vergleicht das Eingangssignal ES mit dem Schwellwert SW1 und gibt einen hohen Pegel des Aktiviersignals S1 ab, falls das Eingangssignal ES kleiner als der Schwellwert SW1 ist. In diesem Fall wird mittels des Aktiviersignals S1 der Verstärker 54 der Stromquelle 52 und damit die gesamte Auswerteschaltung 50 aktiv geschaltet. Die Stromquelle 52 gibt in Abhängigkeit des Wertes des Widerstands 105 ausgangsseitig einen ersten Ausgangsstrom I1 ab. Der Wert des ersten Ausgangsstrom I1 kann näherungsweise mit der folgenden Gleichung berechnet werden:
wobei RW der Referenzwert in Form einer Spannung und R105 ein Wert des ohm'schen Widerstands 105 ist.
Es ist ein Vorteil der Schaltungsanordnung, dass mittels der Ausgangsschaltungsanordnung 80 die Stromquelle 52 aktiviert werden kann und mittels des Widerstands 105 der Stromwert I1 der Stromquelle 52 eingestellt werden kann. Dabei wird vorteilhafterweise ausschließlich ein Eingang 2 des Halbleiterkörpers 3, auf dem sich die Eingangsschaltungsanordnung 1 befindet, benötigt.
In alternativen Ausführungsformen kann als Komparator 30 ein Komparator gemäß 2B oder 2C vorgesehen sein.
Alternativ kann der Filter 58 überbrückt sein.
3B zeigt eine Weiterbildung der Schaltungsanordnung gemäß 3A. Im Unterschied zu der Schaltungsanordnung gemäß 3A ist in der Ausgangsschaltungsanordnung 80' gemäß 3A der erste Ausgangstransistor 84 vorgesehen, jedoch der zweite Ausgangstransistor 85 nicht vorgesehen. Die Stromquelle 52' der Auswerteschaltung 50' gemäß 3B weist im Unterschied zur Stromquelle 52 gemäß 3A eine Zusatzstromquelle 65 auf, die mit einem Anschluss mit dem Anschluss des ersten Transistors 53 und mit einem weiteren Anschluss mit dem weiteren Anschluss des ersten Transistors 53 verbunden ist.
Liegt ein hoher Pegel an dem Steueranschluss des ersten Ausgangstransistors 84 an, so weist das Ausgangssignal S3' einen niedrigen Pegel auf. Liegt ein niedriger Pegel an dem Steueranschluss des ersten Ausgangstransistors 84 an, so ist kein Ausgangssignal 53' gebildet und der Anschluss 81 ist hochohmig.
Durch die weitere Stromquelle 65 fließt ein Zusatzstrom IZ. Solange der Zusatzstrom IZ kleiner als das Verhältnis aus Referenzwert RW und dem ohm'schen Widerstand 105 ist, wird im aktiven Zustand der erste Ausgangsstrom I1 näherungsweise gleich dem Verhältnis aus dem Referenzwert RW und dem ohm'schen Widerstand 105 sein. Ist der Ausgang 81 der Ausgangsschaltungsanordnung 80' hochohmig geschaltet, so wirkt der Zusatzstrom IZ auf den invertierenden Eingang des Verstärkers 35 des Komparator 30, sodass das Aktiviersignal S1 einen niedrigen Pegel aufweist und somit der Verstärker 54 inaktiv geschaltet ist.
Es ist ein Vorteil der zweiten Stromquelle 65, dass bei einem fehlenden Ausgangssignal S3' der Verstärker 54 ausgeschaltet und damit der erste Transistor 53 nicht leitend geschaltet ist.
In einer alternativen Ausführungsform ist der zweite Ausgangstransistor 85, wie in 3A gezeigt, vorgesehen. Er wird jedoch nicht aktiviert, sondern ist in einen sperrenden Zustand geschaltet.
3C zeigt eine Weiterbildung der Schaltungsanordnung gemäß 3B, bei der die Ausgangsschaltungsanordnung 80'' einen dritten Ausgangstransistor 89 und einen vierten Ausgangstransistor 90 aufweist. Der dritte Ausgangstransistor 89 ist an einem Anschluss mit dem Bezugspotenzialanschluss 8 und an einem weiteren Anschluss mit einem weiteren Ausgang 87 der Ausgangsschaltungsanordnung 8'' zur Ausgabe eines weiteren Ausgangssignals S4 verbunden. Der vierte Ausgangstransistor 90 ist an einem Anschluss mit dem Bezugspotenzialanschluss 8 und an einem weiteren Anschluss mit einem weiteren Ausgang 88 der Ausgangsschaltungsanordnung 80'' zur Ausgabe eines weiteren Ausgangssignals S5 angeschlossen. Der weitere Ausgang 87 ist über einen ohm'schen Widerstand 106 mit dem Eingang 2 der Eingangsschaltungsanordnung 1'' verbunden. Der weitere Ausgang 88 ist über einen ohm'schen Widerstand 107 ebenfalls mit dem Eingang 2 der Eingangsschaltungsanordnung 1'' verbunden.
Mittels der Steuersignale an den Steueranschlüssen des ersten, dritten und vierten Ausgangstransistors 84, 89, 90 werden das Ausgangssignal S3' und die weiteren Ausgangssignale S4, S5 eingestellt. Das Eingangssignal ES ist somit eine Funktion der Ausgangssignale S3', S4, S5 und der ohm'schen Widerstände 105, 106, 109. Der erste Ausgangsstrom I1' wird in Abhängigkeit der drei Ausgangssignale S3', S4, S5 und ohmschen Widerstände 105, 106, 107 gebildet. Ist ausschließlich das Ausgangssignal S3' auf einem niedrigen Pegel und die weiteren Anschlüsse 87, 88 hochohmig geschaltet, so wird der erste Ausgangsstrom I1 ausschließlich in Abhängigkeit von dem ohm'schen Widerstand 105 gebildet. Ist beispielsweise das weitere Ausgangssignal S4 und das weitere Ausgangssignal S5 auf einem niedrigen Pegel, so weist der erste Ausgangsstrom I1 einen Wert auf, der aus dem Verhältnis des Referenzwertes RW und dem Gesamtwiderstand der beiden parallel geschalteten ohmsachen Widerstände 106, 107 gebildet ist. Der ersten Ausgangsstrom I1 kann näherungsweise mit der folgenden Gleichung berechnet werden:
wobei RW der Referenzwert; R105 der Wert des ohm'schen Widerstands 105; R106 ein Wert des ohm'schen Widerstands 106; R107 ein Wert des ohm'schen Widerstands 107 sowie S3', S4 und S5 Ausgangssignale sind, die den logischen Wert 1 bei eingeschaltetem ersten, dritten oder vierten Ausgangstransistor 84, 89, 90 und sonst den logischen Wert 0 aufweisen.
Somit kann mit Vorteil mittels mehrerer Ausgänge 81, 87, 88 der Ausgangsschaltungsanordnung 80'' und mehrerer Widerstände 105, 106, 107 der erste Ausgangsstrom I1' in der Eingangsschaltungsanordnung 1'' eingestellt werden.
In einer alternativen Ausführungsform sind zwei Ausgänge 81, 87 vorgesehen. In einer anderen alternativen Ausführungsform sind mehr als drei Ausgänge 81, 87, 88 vorgesehen.
3D zeigt eine Weiterbildung der Schaltungsanordnung gemäß 3C, in der der Stromspiegel 56, 57 weitergebildet ist und ein Wandler 61 dem Stromspiegel 56, 57 nachgeschaltet ist.
Der Stromspiegel 56, 57 umfasst zusätzlich einen vierten und einen fünften Transistor 67, 68, die jeweils an einem Steueranschluss mit einem Steueranschluss des dritten Transistors 57, an einem Anschluss mit dem ersten Versorgungsspannungsanschluss 9 zur Zuführung der ersten Versorgungsspannung VC1 und an einem weiteren Anschluss mit einem Ausgang des Stromspiegels 56, 57 verbunden sind.
Der Wandler 61 umfasst eine Kodiereinrichtung 66, die ausgangsseitig mit dem Ausgang 51 der Auswerteschaltung 50'' zur Abgabe des Auswertesignals S2'' verbunden ist. Der Ausgang 51 umfasst mehrere Leitungen. Die Kodiereinrichtung 66, englisch encoder, ist eingangsseitig über einen Puffer 72 mit einem Eingang des Wandlers 61 verbunden, der mit dem weiteren Anschluss des dritten Transistors 57 und der über eine dritte Stromquelle 69 mit dem Bezugspotenzialanschluss 8 verbunden ist. Weiter ist die Kodiereinrichtung 66 eingangsseitig über einen weiteren Puffer 73 mit einem weiteren Eingang des Wandlers 61 verbunden, an dem der weitere Anschluss des vierten Transistors 67 angeschlossen ist und der über eine vierte Stromquelle 70 mit dem Bezugspotenzialanschluss 8 verbunden ist. Darüber hinaus ist eingangsseitig die Kodiereinrichtung 66 über einen weiteren Puffer 74 mit einem dritten Eingang des Wandlers 61 verbunden, an den der weitere Anschluss des fünften Transistors 68 gekoppelt ist und der über eine fünfte Stromquelle 71 mit dem Bezugspotenzialanschluss 8 verbunden ist.
Die dritte Stromquelle 69 dient zum Einstellen einer ersten Stromschaltschwelle ST1, dahingegen dienen die vierte und fünfte Stromquelle 70, 71 zum Einstellen einer zweiten und einer dritten Stromschaltschwelle ST2, ST3. Der Wandler 61 dient zum Verglich des von dem Stromspiegel 56, 57 abgegebenen Stromes mit der ersten, zweiten und dritten Stromschaltschwelle ST1; ST2, ST3. Die Kodiereinrichtung 66 ist ausgelegt, festzustellen, ob der erste Ausgangsstrom I1 kleiner oder größer als die erste, zweite und/oder dritte Stromschaltschwelle ST1, ST2, ST3 ist. Sie ist dazu ausgelegt, an dem mehrere Leitungen umfassenden Ausgang 51 das Auswertesignals S2'' in Form eines digital kodierten Signals, verteilt auf mehreren Leitungen oder seriell, abzugeben.
Somit werden mit Vorteil digital kodierte Signale, die in der Ausgangsschaltungsanordnung 80'' an den Ausgangstransistoren 84, 89, 90 anliegen, über einen einzigen Eingang 2 der Eingangsschaltungsanordnung 1''' zugeführt und innerhalb der Eingangsschaltungsanordnung 1''' wieder in das digital kodiertes und auf mehrere Leitungen verteilte Auswertesignal S2'' umgewandelt. So werden mit Vorteil über einen einzelnen Eingang 2 parallel mehrere digital kodierte Signale übermittelt, dadurch dass vor dem Eingang 2 die digital vorliegend kodierten Signale in das Eingangssignal ES, das in Form eines analogen Signals vorliegt, umgewandelt und nach dem Eingang 2 das analoge Signal wieder in ein digital kodiertes Signal, das Auswertesignals S2, zurückgewandelt wird.
In einer alternativen Ausführungsform ist der Wandler 61 zum Vergleich mit zwei Stromschaltschwellen ST1, ST2 vorgesehen. In einer anderen alternativen Ausführungsform ist der Wandler 61 zum Vergleich mit mehr als drei Stromschaltschwellen ST1, ST2, ST3 ausgebildet.
4 zeigt eine beispielhafte Ausführungsform der Auswerteschaltung 50, die in die Eingangsschaltungsanordnung 1 gemäß den 1A und 1C einsetzbar ist, nämlich eine Auswerteschaltung 50'''. Die Auswerteschaltung 50''' umfasst einen Verstärker 62 und einen vierten Widerstand 75, der zwischen einem Ausgang des Verstärkers 62 und einem invertierenden Eingang des Verstärkers 62 geschaltet ist. Der invertierende Eingang des Verstärkers 62 ist mit dem Eingang 2 der Eingangsschaltungsanordnung 1 verbunden. Der Ausgang des Ver stärkers 62 ist mit dem Ausgang 51 der Auswerteschaltung 50''' zur Abgabe des Auswertesignals S2''' verbunden.
Dem Verstärker 62 wird an einem nichtinvertierenden Eingang das zu verstärkende Signal U-IN zugeführt. Das Auswertesignal S2''' wird in Abhängigkeit von der Impedanz 100 und dem vierten Widerstand 75 gebildet. Weist die Impedanz 100 einen Widerstand mit einem Widerstandswert auf, so ist das Auswertesignal S2''' näherungsweise proportional zu dem zu verstärkenden Signal U-IN mit einem Proportionalitätsfaktor, gebildet aus dem Verhältnis eines Widerstandswertes des vierten Widerstands 75 dividiert durch den Widerstandswert der Impedanz 100 zuzüglich eins. Die Auswerteschaltung 50''' gemäß 4 wirkt als nichtinvertierender Verstärker.
Mit Vorteil kann somit durch den Widerstandswert der Impedanz 100 ein Verstärkungsfaktor der Auswerteschaltung 50''' eingestellt werden.
Die 5A bis 5G zeigen beispielhafte Ausführungsformen der Impedanz 100, wie sie in den Schaltungsanordnungen gemäß den 1 bis 3 eingesetzt werden können. Die Impedanz 100 weist jeweils den ersten Anschluss 101 und den zweiten Anschluss 102 auf.
5A zeigt einen ohmschen Widerstand 105 als Impedanz 100.
5B zeigt eine Induktivität 115 als Impedanz 100. 5C zeigt eine Serienschaltung aus der Induktivität 115 und dem ohmschen Widerstand 105. 5D zeigt eine Parallelschaltung aus der Induktivität 115 und dem ohmschen Widerstand 105. In den 5B bis 5D weist die Impedanz 100 eine Tiefpasscharakteristik auf. Das Ausgangssignal S3 der Ausgangsschaltungsanordnung 80 wird somit mit einer Zeitverzögerung als Eingangssignal ES der Eingangsschaltungsanordnung 1 zur Verfügung gestellt. Somit kann mit Vorteil eine Verzögerungszeit eingestellt werden.
5E zeigt eine Parallelschaltung, umfassend den ohmschen Widerstand 105 und einen Kondensator 116. 5F zeigt den Kondensator 116 als Impedanz 100. Da ein Energieinhalt des Kondensators 116 stetig ist, wird eine Änderung des Ausgangssignals S3 in eine gleich große Änderung des Eingangssignals ES übergeführt. Sind beispielsweise das Ausgangssignal S3 und das Eingangssignal ES auf einem hohen Pegel und wird das Ausgangssignal S3 sprungartig von dem hohen Pegel auf einen niederen Pegel verändert, so wird gemäß 5E oder 5F der Wert des Eingangssignals ES um denselben Betrag vermindert. Durch einen Sprung des Ausgangssignals S3 wird somit ein Impuls des Aktiviersignals S1 mittels des Komparators 30 erzeugt.
5G zeigt eine Serienschaltung, umfassend den Kondensator 116 und den Widerstand 105.

1, 1', 1'', 1''': Eingangsschaltungsanordnung
2: Eingang
3: Halbleiterkörper
4: zweiter Widerstand
5: dritter Widerstand
8: Bezugspotentialanschluss
9: erster Versorgungsspannungsanschluss
10: zweiter Versorgungsspannungsanschluss
11: dritter Versorgungsspannungsanschluss
12: Schutzschaltung
30, 30', 30'': Komparator
31: Ausgang
32: Inverter
33: p-Kanal Feldeffekttransistor
34: n-Kanal Feldeffekttransistor
35: Verstärker
36: Puffer
37: weiterer Verstärker
38, 39: weiterer Ausgang
41: UND-Gatter
50, 50', 50'', 50''': Auswerteschaltung
51: Ausgang
52, 52': Stromquelle
53: erster Transistor
54: Verstärker
56: zweiter Transistor
57: dritter Transistor
58: Filter
59: erster Widerstand
60: Kondensator
61: Wandler
62: Verstärker
63: Ausgang
64: weiterer Eingang
65: Zusatzstromquelle
66: Kodiereinrichtung
67: vierter Transistor
68: fünfter Transistor
69: dritte Stromquelle
70: vierte Stromquelle
71: fünfte Stromquelle
72, 73, 74: Puffer
75: vierter Widerstand
80, 80', 80'': Ausgangsschaltungsanordnung
81: Ausgang
84: erster Ausgangstransistor
85: zweiter Ausgangstransistor
86: weiterer Halbleiterkörper
87, 88: weiterer Ausgang
89: dritter Ausgangstransistor
90: vierter Ausgangstransistor
100: Impedanz
101: erster Anschluss
102: zweiter Anschluss
105, 106, 107: ohm'scher Widerstand
109: Träger
110, 111: Bondverbindung
115: Induktivität
116: Kondensator
I1, I1': erster Ausgangsstrom
I2, I2': zweiter Ausgangsstrom
I3: dritter Ausgangsstrom
I4: vierter Ausgangsstrom
IZ: Zusatzstrom
Ln: Kanallänge des n-Kanal Feldeffekttransistors
Lp: Kanallänge des p-Kanal Feldeffekttransistors
RW: Referenzwert
ES: Eingangssignal
ST1: Stromschaltschwelle
ST2: Stromschaltschwelle
ST3: Stromschaltschwelle
SW1: Schwellwert
SW2: weiterer Schwellwert
S1, S1', S1'': Aktiviersignal
S2, S2', S2'', S2''': Auswertesignal
S3, S3': Ausgangssignal
S4, S5: weiteres Ausgangssignal
U-IN: zu verstärkendes Signal
VC1: erste Versorgungsspannung
VC2: zweite Versorgungsspannung
VC3: dritte Versorgungsspannung
Wn: Kanalweite des n-Kanal Feldeffekttransistors
Wp: Kanalweite des p-Kanal Feldeffekttransistors

Claims

Halbleiterkörper (3) mit einer Eingangsschaltungsanordnung (1), die Eingangsschaltungsanordnung (1) umfassend – einen Eingang (2), ausgelegt zum Koppeln mit einem ersten Anschluss (101) einer Impedanz (100) und zur Zuführung eines Eingangssignals (ES), – einen Komparator (30), welcher mit dem Eingang (2) der Eingangsschaltungsanordnung (1) verbunden ist und zum Abgeben eines Aktiviersignals (S1) an einem Ausgang (31) in Abhängigkeit von einem Vergleich des Eingangssignals (ES) mit einem einstellbaren Schwellwert (SW1) ausgelegt ist, und – eine Auswerteschaltung (50), welche mit dem Eingang (2) der Eingangsschaltungsanordnung (1) und zu ihrer Aktivierung mit dem Ausgang (31) des Komparators (30) verbunden und zur Auswertung des Werts der anschließbaren Impedanz (100) ausgelegt ist.
Halbleiterkörper (3) nach Anspruch 1, dadurch gekennzeichnet, dass die Auswerteschaltung (50) in Abhängigkeit von dem Aktiviersignal (S1) in einen eingeschalteten oder in einen ausgeschalteten Betriebszustand schaltbar ist.
Halbleiterkörper (3) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Komparator (30') einen Inverter (32) umfasst mit – einem p-Kanal Feldeffekttransistor (33), der an einem ersten Anschluss mit einem ersten Versorgungsspannungsanschluss (9), an einem zweiten Anschluss mit einem Ausgang des Komparators (30') und an einem Steueranschluss mit dem Eingang (2) der Eingangsschaltungsanordnung (1) gekoppelt ist, und – einem n-Kanal Feldeffekttransistor (34), der an einem ersten Anschluss mit dem Ausgang (31) des Komparators (30'), an einem zweiten Anschluss mit einem Bezugspotentialanschluss (8) und an einem Steueranschluss mit dem Eingang (2) der Eingangsschaltungsanordnung (1) gekoppelt ist und der Schwellwert (SW1) des Komparators (30') durch einen Geometrieparameter (Wp, Lp) des p-Kanal Feldeffekttransistors (31) und/oder durch einen Geometrieparameter (Wn, Ln) des n-Kanal Feldeffekttransistors (34) einstellbar ist.
Halbleiterkörper (3) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Komparator (30'') zum Abgeben des Aktiviersignals (S1'') in Abhängigkeit von einem Vergleich des Eingangssignals (ES) mit mindestens einem weiteren Schwellwert (SW2) ausgelegt ist.
Halbleiterkörper (3) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Auswerteschaltung (50, 50', 50''') einen Ausgang (51) zur Abgabe eines analogen Auswertesignals (S2, S2', S2''') umfasst.
Halbleiterkörper (3) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Auswerteschaltung (50'') einen Ausgang (51) zur Abgabe eines digital kodierten Auswertesignals (S2'') umfasst.
Halbleiterkörper (3) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Auswerteschaltung (50, 50', 50'') eine Stromquelle (52, 52') umfasst, die an einem Eingang mit dem Eingang (2) der Eingangsschaltungsanordnung (1, 1', 1'', 1''') verbunden ist und an einem Ausgang (63) mit dem Ausgang (51) der Auswerteschaltung (50, 50', 50'') gekoppelt ist sowie zur Abgabe eines ersten Ausgangstroms (I1, I1') an dem Ausgang (63) der Stromquelle (52, 52') ausgelegt ist.
Halbleiterkörper (3) nach Anspruch 7, dadurch gekennzeichnet, dass die Stromquelle (52, 52') – einen ersten Transistor (53), der an einem ersten Anschluss mit dem Eingang (2) der Eingangsschaltungsanordnung (1, 1', 1'', 1''') und an einem zweiten Anschluss mit dem Ausgang (63) der Stromquelle (52, 52') verbunden ist, und – einen Verstärker (54), dem an einem ersten Eingang eine Referenzspannung (RW) zugeführt ist, der an einem zweiten Eingang mit dem Eingang (2) der Eingangsschaltungsanordnung (1, 1', 1'', 1''') und der an einem Ausgang mit einem Steueranschluss des ersten Transistors (53) verbunden ist, umfasst.
Halbleiterkörper (3) nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Stromquelle (52') eine Zusatzstromquelle (65) umfasst, die an einem ersten Anschluss mit dem Eingang (2) der Eingangsschaltungsanordnung (1, 1', 1'', 1''') und an einem zweiten Anschluss mit dem Ausgang (63) der Stromquelle (52, 52') gekoppelt ist.
Halbleiterkörper (3) nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die Auswerteschaltung (50, 50', 50'') einen Stromspiegel (56, 57), welcher zwischen der Stromquelle (52, 52') und dem Ausgang (51) der Auswerteschaltung (50, 50', 50'') geschaltet ist, umfasst mit – einem zweiten Transistor (56), der an einem ersten Anschluss und an einem Steueranschluss mit dem Ausgang (63) der Stromquelle (52, 52') und an einem zweiten Anschluss mit einem ersten Versorgungsspannungsanschluss (9) verbunden ist, – einem dritten Transistor (57), der an einem Steueranschluss mit dem Steueranschluss des zweiten Transistors (56) und an einem ersten Anschluss mit dem ersten Versorgungsspannungsanschluss (9) verbunden ist sowie an einem zweiten Anschluss zur Abgabe eines zweiten Ausgangsstroms (I2) mit dem Ausgang (51) der Auswerteschaltung (50, 50') gekoppelt ist.
Halbleiterkörper (3) nach Anspruch 10, dadurch gekennzeichnet, dass der Stromspiegel (56, 57) einen Filter (58) umfasst, der zwischen dem Steueranschluss des zweiten Transistors (56) und dem Steueranschluss des dritten Transistors (57) geschaltet ist.
Halbleiterkörper (3) nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Auswerteschaltung (50'') einen Wandler (61) umfasst, der dem Ausgang (51) der Auswerteschaltung (50'') vorgeschaltet ist und zur Abgabe des Auswertesignals (S2'') in Abhängigkeit von einem Vergleich eines an dem Stromspiegel (56, 57) abgreifbaren Stroms (I2') mit mindestens einer einstellbaren Stromschaltschwelle (ST1, ST2, ST3) ausgelegt ist.
Halbleiterkörper (3) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Auswerteschaltung (50''') eine nicht-invertierende Verstärkeranordnung umfasst, mit einem Verstärker (62), dem an einem nichtinvertierenden Eingang ein zu verstärkendes Signal (U-IN) zuführbar ist, der an einem invertierenden Eingang mit dem Eingang (2) der Eingangsschaltungsanordnung (1, 1') und über einen vierten Widerstand (75) mit einem Ausgang des Verstärkers (62) verbunden ist und der an dem Ausgang des Verstärkers (62) mit dem Ausgang (51) der Auswerteschaltung (50''') zur Abgabe des Auswertesignals (S2''') verbunden ist.
Schaltungsanordnung mit einem Halbleiterkörper (3) mit einer Eingangsschaltungsanordnung (1, 1', 1'', 1''') nach einem der Ansprüche 1 bis 13, umfassend die Impedanz (100), die an dem ersten Anschluss (101) mit dem Eingang (2) der Eingangsschaltungsanordnung (1, 1', 1'', 1''') verbunden ist.
Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, dass die Impedanz (100) einen ohm'schen Widerstand (105) umfasst.
Schaltungsanordnung nach Anspruch 14 oder 15, dadurch gekennzeichnet, dass die Impedanz (100) einen induktiven Anteil aufweist.
Schaltungsanordnung nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, dass die Impedanz (100) einen kapazitiven Anteil aufweist.
Schaltungsanordnung nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, dass die Impedanz (100) einen einstellbaren Impedanzwert aufweist.
Schaltungsanordnung nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, dass ein zweiter Anschluss (102) der Impedanz (100) mit einem Bezugspotentialanschluss (8) verbunden ist.
Schaltungsanordnung nach einem der Ansprüche 14 bis 18 dadurch gekennzeichnet, dass ein zweiter Anschluss (102) der Impedanz (100) mit einem zweiten Versorgungsspannungsanschluss (10) verbunden ist.
Schaltungsanordnung nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, dass die Schaltungsanordnung einen weiteren Halbleiterkörper (86) mit einer Ausgangsschaltungsanordnung (80, 80', 80'') umfasst, die an einem Ausgang (81) mit einem zweiten Anschluss (102) der Impedanz (100) verbunden und zur Abgabe eines Ausgangssignals (S3, S3') in Form eines digital kodierten Signals ausgebildet ist.
Schaltungsanordnung nach Anspruch 21, dadurch gekennzeichnet, dass die Ausgangsschaltungsanordnung (80, 80', 80'') einen ersten Ausgangstransistor (84) umfasst, der an einem ersten Anschluss mit dem Ausgang (81) der Ausgangsschaltungsanordnung (80, 80', 80'') und an einem zweiten Anschluss mit dem Bezugspotentialanschluss (8) verbunden ist und einen Steueranschluss umfasst.
Schaltungsanordnung nach Anspruch 21 oder 22, dadurch gekennzeichnet, dass die Ausgangsschaltungsanordnung (80) einen zweiten Ausgangstransistor (85) umfasst, der an einem ersten Anschluss mit einem dritten Versorgungsspannungsanschluss (11) und an einem zweiten Anschluss mit dem Ausgang (81) der Ausgangsschaltungsanordnung (80) verbunden ist und einen Steueranschluss umfasst.
Schaltungsanordnung nach einem der Ansprüche 21 bis 23, dadurch gekennzeichnet, dass die Schaltungsanordnung mindestens einen weiteren ohm'schen Widerstand (106, 107) umfasst, die an einen ersten Anschluss mit dem Eingang (2) der Eingangsschaltungsanordnung (1'', 1''') und an einem zweiten Anschluss mit mindestens einem weiteren Anschluss (87, 88) der Ausgangsschaltungsanordnung (80'') verbunden ist, und die Impedanz (100) den ohm'schen Widerstand (105) umfasst.
Verwendung einer Eingangsschaltungsanordnung (1) nach einem der Ansprüche 1 bis 24 zur Auswertung eines digitalen Signals, das dem Eingang (2) der Eingangsschaltungsanordnung (1, 1', 1'', 1''') zugeleitet ist, und eines Impedanzwertes der an den Eingang (2) der Eingangsschaltungsanordnung (1, 1', 1'', 1''') koppelbaren Impedanz (101).
Verfahren zur Auswertung eines Eingangssignals (ES) an einem Eingang (2) einer Eingangsschaltungsanordnung (1, 1', 1'', 1''') eines Halbleiterkörpers (3), umfassend folgende Schritte: – Abgreifen des Eingangssignals (ES) an dem Eingang (2) der Eingangsschaltungsanordnung (1, 1', 1'', 1'''), – Vergleichen des Eingangssignals (SE) mit einem einstellbaren Schwellwert (SW1) und Abgeben eines Aktiviersignals (S1, S1', S1'') in Abhängigkeit von einem Vergleichsergebnis, – Bereitstellen eines Auswertesignals (S2, S2', S2'', S2''') in Abhängigkeit eines an dem Eingang (2) abgreifbaren Impedanzwertes, – Durchführen des Schrittes des Bereitstellen des Auswertesignals (S2, S2', S2'', S2''') in Abhängigkeit von einem Zustand des Aktiviersignals (S1, S1', S1'').