DE10201890B4

DE10201890B4 - Schaltung und Verfahren zur Kompensation eines Hochfrequenzsignalverlustes auf einer Übertragungsleitung

Info

Publication number: DE10201890B4
Application number: DE10201890A
Authority: DE
Inventors: Christopher G. Fort Collins Helt; Guy Marian Fort Collins Humphrey
Original assignee: Agilent Technologies Inc
Current assignee: Avago Technologies International Sales Pte Ltd
Priority date: 2001-02-27
Filing date: 2002-01-18
Publication date: 2006-03-23
Anticipated expiration: 2022-01-19
Also published as: JP2002325019A; US6759868B2; DE10201890A1; US20020118042A1

Abstract

Verbesserter Ausgangstreiber (100) zum Treiben eines Signals (105), wobei der Ausgangstreiber (100) folgende Merkmale aufweist:
einen ersten Treiber (140), der mit einem Signaleingang und einem Signalausgang konfiguriert ist, wobei der erste Treiber (140) eine Ausgangsimpedanz aufweist, die ausgewählt ist, um an eine charakteristische Impedanz eines Signalübertragungsmediums (148) und die Eingangsimpedanz zumindest eines Empfängers (160) angepaßt zu sein; und
einen zweiten Treiber (120), der elektrisch parallel zu dem ersten Treiber (140) geschaltet ist, wobei der zweite Treiber konfiguriert ist, um den Signaleingang ansprechend auf ein Steuerungseingangssignal (135) zu empfangen und zu verstärken, wobei das Steuerungseingangssignal derart angelegt wird, daß der zweite Treiber (120) für einen Abschnitt eines Taktzyklus, der Übergängen eines Signals (105) entspricht, das an den Signaleingang des ersten Treibers angelegt wird, angeschaltet wird.

Description

Die vorliegende Erfindung bezieht sich allgemein auf Ausgangstreiber von integrierten Schaltungen. Insbesondere bezieht sich die Erfindung sowohl auf eine Schaltung als auch auf ein Verfahren zum Einstellen von Signalübertragungsparametern eines Signals, das zur Übertragung von einer ersten integrierten Schaltung zu einer zweiten integrierten Schaltung bestimmt ist.

Integrierte Schaltungen (IC) sind elektrische Schaltungen, die Transistoren, Widerstände, Kondensatoren und andere Komponenten auf einem einzelnen Halbleiter-„Chip" enthalten, in dem die Komponenten verbunden sind, um eine bestimmte Funktion durchzuführen. Typische Beispiele von IC umfassen Mikroprozessoren, programmierbare logische Bauelemente (PLD), elektrisch löschbare programmierbare Speichervorrichtungen (EEPROM), Direktzugriffsspeichervorrichtungen (RAM), Operationsverstärker, Spannungsregler, usw. Im allgemeinen enthalten IC Chipanschlußstifte, die zum Ermöglichen einer elektrischen Verbindung von externen elektronischen Komponenten, wie z.B. anderen IC, Hochleistungsverstärkern, diskreten externen Schaltungskomponenten und anderen ähnlichen Vorrichtungen, konfiguriert sind. Elektrische Verbindungspunkte von IC können physisch oder elektrisch über eine Mehrzahl von Lötmittelkontaktpunkten oder Anschlußflächen, die wiederum elektrisch mit einer Mehrzahl von Leitern von gedruckten Schaltungsplatinen gekoppelt sind, die allgemein als Leiterbahnen bezeichnet werden, an einer gedruckten Schaltungsplatine befestigt sein. Alternativ kann für Anwendungen mit höherer Frequenz, die einen Flip-Chip oder einen Bump-Chip verwenden, eine Mehrzahl von Lötmittelspalten oder Lötmittelbumps, die strategisch auf dem Chip angeordnet sind, verwendet werden, um die physi sche und elektrische Schnittstelle zwischen den verschiedenen Schaltungskomponenten auf dem Chip und externen Schaltungselementen (d.h. anderen Halbleiterchips, IC oder anderen derartigen Vorrichtungen) zu schaffen. Die Leiterbahnen von gedruckten Schaltungsplatinen oder IC-Gehäuse in dem Fall von Hochfrequenzschaltungsanwendungen liefern ein Übertragungsmedium für Eingangs- und Ausgangssignale zu und von jeder IC. Zusätzlich können die Leiterbahnen gedruckter Schaltungsplatinen oder IC-Gehäuse dazu dienen, den IC jede notwendige Leistungs- und elektrische Massereferenz zuzuführen.

Eine exemplarische Konfiguration ist in 1A dargestellt. Diesbezüglich zeigt die Figur einen Abschnitt einer gedruckten Schaltungsplatine 20, die eine Mehrzahl von Kontaktanschlußflächen (Kontakt-ASF) 22 aufweist, die angeordnet sind, um eine Mehrzahl von IC 10a bis 10d aufzunehmen. Im allgemeinen ist, wie in 1A dargestellt ist, eine Mehrzahl von IC-Anschlußstiften 12 elektrisch und physisch über die Mehrzahl von Anschlußflächen 22 der gedruckten Schaltung zugeordnet. Wie weiter in 1A gezeigt ist, kann eine Leiterbahn 25 der gedruckten Schaltungsplatine entlang der oberen oder unteren Oberfläche der gedruckten Schaltungsplatine 20 oder zwischen zwei oder mehreren Schichten der gedruckten Schaltungsplatine, die zu einer oder beiden Oberflächen geführt werden, unter Verwendung eines Durchgangsloches vorgesehen sein, um einen oder mehrere IC-Anschlußstifte 12 von einer ersten IC 10a kommunikativ mit entworfenen Schaltungen und/oder Schaltungskomponenten außerhalb der ersten IC 10a zu koppeln. In 1A ist z.B. der Anschlußstift 12 ganz rechts, der der IC 10a zugeordnet ist, mit dem zweiten Anschlußstift von links, der der IC 10b zugeordnet ist, über die Leiterbahn 25 der gedruckten Schaltungsplatine gekoppelt.

Ein IC-Ausgangstreiber ist üblicherweise zum Bereitstellen von Signalen konfiguriert, die zur Übertragung zu den zuvor genannten externen Schaltungen oder Schaltungskomponenten bestimmt sind. Der IC-Ausgangstreiber liefert eine verstärkte Version der Signale, die zu einer oder mehreren externen Vorrichtungen kommuniziert werden soll, an einen Chip-Anschlußstift, der der IC zugeordnet ist. Es ist zu erkennen, daß es für Hochfrequenzanwendungen wünschenswert sein kann, die Zahl von möglichen Impedanzübergängen zu reduzieren, denen ein bestimmtes Signal ausgesetzt sein kann. Wie bereits vorher erklärt wurde, kann ein Halbleiterchip unter Verwendung einer Mehrzahl von strategisch plazierten Lötmittelspalten oder Lötmittelbumps mit einem IC-Gehäuse verbunden sein, um die verschiedenen Schaltungen auf dem Chip physisch und elektrisch mit dem IC-Gehäuse zu verbinden. Eine derartige Anordnung ist in 1B gezeigt. Diesbezüglich zeigt 1B eine Querschnittsansicht, die den Aufbau eines Flip-Chips 10a' an ein Kugelgitterarray 24 mit offenem Hohlraum darstellt. Wie gezeigt ist, kann der Flip-Chip 10a' eine oder mehrere (zur Vereinfachung der Darstellung ist nur eine gezeigt) Kontaktanschlußflächen 22' enthalten, wobei jede derselben ihren eigenen Lötmittelbump 28 aufweist. Ähnlich kann das Kugelgitterarray 24 mit einer oder mehreren räumlich getrennten Kontaktanschlußflächen 22' konfiguriert sein, wobei jede derselben ihren eigenen Lötmittelbump 28 aufweist. Der Flip-Chip 10a' kann in wesentlicher Kontaktausrichtung mit dem Kugelgitterarray 24 mit offenem Hohlraum plaziert sein. Wärme kann dann derart angelegt werden, daß der eine oder beide Lötmittelhöcker 28 einen Schmelzpunkt erreichen. Sobald die Wärme abgenommen wird und der eine oder mehrere Lötmittelbumps 28 abkühlen, ist der Flip-Chip 10a' sowohl physisch als auch elektrisch mit dem Kugelgitterarray 24 verbunden. Es ist ersichtlich, daß interne Leiter in dem Chip des Flip-Chips 10a', die Kontaktanschlußflächen 22' und die Lötmittelbumps 28 gemeinsam mit den zugeordneten Elementen und elektrischen Leitern auf dem Kugelgitterarray 24 das Übertragungsmedium für IC-zu-IC-Signalübertragungen bilden. Wie bekannt ist, kann das Kugelgitterarray 24 eine Mehrzahl von Leitern bereitstellen, die geeignet konfiguriert sind, um jedes des einen oder der mehreren Schnittstellensignale zu vorbe stimmten Orten auf einem oder mehreren separaten und unterschiedlichen Halbleiterchips zu führen.

Das Blockdiagramm aus 2 stellt ferner eine IC-zu-IC-Signalübertragung dar. Wie in 2 dargestellt ist, kann eine erste IC 10a, die an der gedruckten Schaltungsplatine 20 befestigt ist, elektrisch wie folgt mit einer zweiten IC 10b gekoppelt sein. Ein Ausgangstreiber 14, der konfiguriert ist, um ein Signal 30 zu verstärken, kann das verstärkte Signal 30 über einen Anschlußstift 12a der ersten IC zu einer ersten Anschlußfläche 22a der gedruckten Schaltung führen. Die erste Anschlußfläche 22a der gedruckten Schaltung kann elektrisch mit der Leiterbahn 25 der gedruckten Schaltungsplatine gekoppelt sein, die ferner mit der zweiten Anschlußfläche 22b einer gedruckten Schaltung gekoppelt sein kann. Wie in 2 dargestellt ist, kann die zweite Anschlußfläche 22b der gedruckten Schaltung mit einem Anschlußstift 12b der zweiten IC gekoppelt sein, der der zweiten IC 10b zugeordnet ist. Insbesondere kann der Anschlußstift 12b der zweiten IC mit einem bestimmten Empfänger 16 in der zweiten IC 10b gekoppelt sein. Wie weiter in dem Blockdiagramm aus 2 dargestellt ist, ist die IC-zu-IC-Signalübertragung nicht auf eine Punkt-zu-Punkt-Übertragung beschränkt. Bei diesem Beispiel ist die Übertragung von einem einzelnen Ausgangstreiber 14 zu dem Empfänger 16 dargestellt. Es ist zu erkennen, daß ein Bus 15 mit der Leiterbahn 25 der gedruckten Schaltungsplatine gekoppelt sein kann, der ferner das verstärkte Signal 30 zu verschiedenen Vorrichtungen in der gedruckten Schaltungsplatine 20 verteilen kann. Die Verteilung des verstärkten Signals 30 von der ersten IC 10a zu der zweiten IC 10b über die IC-Anschlußstifte 12, die Anschlußflächen 22 der gedruckten Schaltung und die Leiterbahn 25 der gedruckten Schaltungsplatine kann unter Verwendung der Leitungstheorie modelliert werden.

Die elektrische Verbindung, die oben Bezug nehmend auf das Blockdiagramm aus 2 beschrieben ist, beinhaltet einen störenden Widerstand, eine Induktivität und Kapazität, die die Übertragung des Signals 30 von dem Ausgangstreiber 14 zu dem Empfänger 16 stören. Die störende Interferenz erhöht die Last, der sich der Ausgangstreiber 14 ausgesetzt sieht. Die Leitungstheorie lehrt, daß für Übertragungsleitungen, die eine endliche Länge aufweisen, die mit einer nicht charakteristischen Impedanz abgeschlossen sind, zeitvariable Signale, die entlang der Übertragungsleitung übertragen werden, unter reflektierten Signalen leiden können. Umgekehrt verschwinden für zeitvariable Signale, die entlang Übertragungsleitungen mit einer endlichen Länge übertragen werden, die mit der charakteristischen Impedanz der Übertragungsleitung abgeschlossen sind, die reflektierten Signale.

Impedanzfehlanpassungen zwischen dem Ausgangstreiber 14 und den verschiedenen Signalübertragungsmedien des Signalübertragungspfades und zwischen dem Empfänger 16 und den verschiedenen Signalübertragungsmedien des Signalübertragungspfades können Signalreflexionen an dem Ausgangstreiberende und/oder dem Empfängerende des Signalübertragungspfades erzeugen. Diese Signalreflexionen können sich entlang des Übertragungspfades ausbreiten und potentiell zu einer geringeren als der erwünschten Systemleistung führen. Ein repräsentatives Signal 30, das derartige Signalreflexionen umfaßt, d.h. Reflexionen 32 und 34, ist in 3 dargestellt. Derartige Reflexionen können ein zusätzliches Rauschen und Nachschwingen (d.h. übermäßige flüchtige Spannungshübe) bewirken. Unter einigen Impedanzfehlanpassungsbedingungen werden Signalreflexionen so schwerwiegend, daß sie zu falschen Datenübertragungen zwischen dem Ausgangstreiber 14 (2) und dem Empfänger 16 (2) führen.

Aus der Schaltungstheorie ist bekannt, daß eine maximale Leistungsübertragung von einer bestimmten Spannungsquelle zu einer Last auftritt, wenn die Lastimpedanz konjugiert komplex zu der Quellenimpedanz ist. In der Übertragungsleitungsterminologie ist eine Leitung „angepaßt" und am effi zientesten, wenn die Lastimpedanz gleich der charakteristischen Impedanz der Übertragungsleitung ist. Als ein Ergebnis ist es sehr wünschenswert, die Ausgangsimpedanz des Ausgangstreibers 14 zu den verschiedenen Komponenten, die der leitfähige Pfad aufweist und die im folgenden die Übertragungsleitung (z.B. die IC-Anschlußstifte 12, die Anschlußflächen 22 der gedruckten Schaltung und die Leiterbahn 25 der gedruckten Schaltungsplatine aus 2) genannt wird, und die Eingangsimpedanz des Empfängers 16 genau anzupassen. Aufgrund des störenden Widerstands, der Induktivität und Kapazität, die in der Übertragungsleitung vorhanden sind, ist der Ausgangstreiber 14 vorzugsweise entworfen, um übermäßige Spannungshübe zu vermeiden, wenn ein Schalten auftritt (insbesondere für Hochgeschwindigkeits- oder Niedrigleistungs-I/O-Signalübertragungen). Im allgemeinen sind die Ausgangstreiber 14 für eine Ausgangsimpedanz von 50 Ohm entworfen, um die charakteristische Impedanz der Leiterbahn 25 der gedruckten Schaltungsplatine (1 und 2) anzupassen, die das Signal zu verschiedenen Zielvorrichtungen überträgt.

Aufgrund von Prozeßabweichungen, die dem Herstellungsprozeß von IC inhärent sind, können sich einzelne IC, die entworfen und beabsichtigt sind, um die gleiche Funktion durchzuführen, wesentlich unterscheiden. Als ein Ergebnis ist es schwierig, Ausgangstreiber 14 mit einer konsistenten Ausgangsimpedanz herzustellen. Der Dotierungspegel, die Länge von Kanälen in FET, die Dicke des Gate-Oxids für Transistoren, der Diffusionswiderstand und andere Charakteristika, die jeder einzelnen IC zugeordnet sind, verändern sich z.B. während des Herstellungsprozesses. Anders ausgedrückt können zwei vermeintlich identische IC in all diesen Charakteristika verschieden sein. Da sich diese Charakteristika dem Idealfall annähern, nimmt der Widerstand vieler Komponenten in einem Chip ab. Bei dem entgegengesetzten Extrem nimmt, wenn die IC-Charakteristika weiter und weiter von dem Idealfall abweicht, die Leistung der Schaltung ab. Insbeson dere nimmt der Widerstand der vielen Komponenten in dem Chip ab, was die Ansprechzeit der IC verlangsamt.

Zusätzlich zu Herstellungsabweichungen kann eine Zahl von Umgebungsfaktoren die IC-Leistung negativ beeinflussen. Die Versorgungsspannung und die Umgebungstemperatur z.B. können einzelne IC negativ beeinflussen. Insbesondere nimmt, wenn sich die Temperatur einer IC einer maximalen Betriebstemperatur annähert, der Widerstand der FET in der IC zu, was wiederum zu einer Senkung der Effizienz und zu langsameren Ansprechzeiten führt. Ferner können, wenn die Versorgungsspannung einer IC durchhängt, was gemeinsam mit Anstiegen der Umgebungstemperatur auftreten kann, die Ansprechzeiten der IC noch langsamer werden.

Ein Ansatz des Stands der Technik, um Betriebsprobleme anzugehen, die durch eine Herstellungsprozeßabweichung und Umweltfaktoren, wie z.B. Versorgungsspannung und Umgebungstemperatur, eingeführt werden, besteht darin, in einem CMOS-Ausgangstreiber eine programmierbare Ausgangstreiberstufe vorzusehen. Eine derartige Schaltung ist in 4A dargestellt. Die Figur zeigt zwei Impedanzsteuerungen 41 (z.B. programmierbare Stromquellen, die dazu dienen, die Impedanz der FET 52 und 58 zu steuern) und einen Dualausgangstreiber 50. Der Dualausgangstreiber 50 treibt eine kapazitiv abgeschlossene Übertragungsleitung 48. Die Übertragungsleitung 48 kann ferner durch eine charakteristische Impedanz von „Zo" identifiziert werden. Wie in 4A dargestellt ist, können die Anschlußflächen 22, die kapazitiv abgeschlossene Übertragungsleitung 48, die verschiedenen elektrischen Leiter, die diese und alle anderen Elemente in einem Signalübertragungspfad verbinden, als eine zusammengesetzte Übertragungsleitung 148 modelliert sein.

Wieder Bezug nehmend auf den CMOS-Ausgangstreiber bestimmen die beiden Impedanzsteuerungen 41 eine zusammengesetzte Quellenimpedanz für den Dualausgangstreiber 50. Die zusammengesetzte Quellenimpedanz kann in einen Wert R_SC (den Quellenwiderstand während des Ladens) und einen Wert R_SD (den Quellenwiderstand während des Entladens) unterteilt werden. Allgemein ausgedrückt ist es wünschenswert, daß R_SC und R_SD bezüglich einander und bezüglich der charakteristischen Impedanz Zo der Übertragungsleitung 48 gleich sind, obwohl es vorstellbar ist, daß es spezielle Umstände gibt, die es erforderlich machen würden, daß dieselben unterschiedlich sind.

Es sei auf die kapazitive Last 49 an dem Zielende der Übertragungsleitung 48 hingewiesen. Das System kann ein bereits bekanntes Verfahren verwenden, das die Ausgangsspannung verdoppelt, indem die reflektierte Leistung von der reaktiven (und nicht leistungsdissipativen) Diskontinuität (d.h. der kapazitiven Last 49) an dem Ende der Übertragungsleitung 48 verwendet wird. Es ist wünschenswert, den vollen Verdopplungseffekt ohne ein zusätzliches Überschwingen (d.h. den Fall, in dem Zo zu niedrig ist, was zu Mehrfachreflexionen führen kann) oder eine übermäßige Anstiegszeit (d. h. den Fall, in dem Zo zu groß ist, was zu Mehrfachreflexionen führen kann) zu erzielen. Es sei angemerkt, daß, wenn die Last reaktiv ist, die Leistung, die durch ein Laden durch R_SC gestartet wird, durch Zo übertragen wird, reflektiert wird (d.h. die Lastspannung wird verdoppelt), zurück durch Zo übertragen und dann durch ein Entladen absorbiert wird, und zwar ohne eine Rückreflexion durch den Quellenwiderstand R_SC. Eine ähnliche Sequenz von Ereignissen tritt für das Entladen unter Einbeziehung von R_SD auf. (Natürlich unter der Bedingung, daß R_SC = Zo = R_SD gilt) Selbst in einer Situation, in der es einen resistiven Abschluß mit der Erwartung einer echten Leistungsübertragung zu der Last ohne Reflexion gibt, ist es wichtig, die Quellenimpedanz der Ausgangstreiberstufen zu steuern.

Um den Betrieb der CMOS-Vorrichtung zu erkennen, wird die Ausgangstreiberstufe 50 betrachtet, die vier CMOS-Vorrichtungen 52, 54, 56 und 58 umfaßt, die wie gezeigt verbunden sind. Die Vorrichtungen 54 und 56 wirken als Schalter, um das Signal entsprechend hochzuziehen (Laden auf Vdd) und herunterzuziehen (Entladen auf GND), das die Übertragungsleitung 48 treibt, deren charakteristische Impedanz Zo durch R_SC (während des Hochziehens) und durch R_SD (während des Herunterziehens) angepaßt werden soll. Es ist offensichtlich, daß die Schaltvorrichtungen 54 und 56 in einem geeigneten Schema gemäß dem erwünschten Ausgangssignalverlauf „an" und „aus" getrieben werden, und daß, obwohl beide Vorrichtungen 54 und 56 gleichzeitig „aus" sein können, beide Vorrichtungen niemals zu der gleichen Zeit an sind. Diesbezüglich sind Treiberschaltungen 42 und 43 vorgesehen, um die Schaltvorrichtungen 54 und 56 „an" und „aus" zu schalten. Im allgemeinen, und wie bekannt ist, operiert eine Treiberschaltung 42, um den FET 54 zu steuern, um das Ausgangssignal von einem niedrigen zu einem hohen Wert zu treiben, während eine zweite Treiberschaltung 43 operiert, um den FET 56 zu steuern, um das Ausgangssignal von einem hohen zu einem niedrigen Wert zu treiben.

Die Vorrichtung 52 wirkt als ein Widerstand eines programmierbaren Werts, um mit dem sehr niedrigen „An"-Widerstand der Vorrichtung 54 kombiniert zu werden, um R_SC zu erzeugen. Ähnlich wirkt die Vorrichtung 58 als ein Widerstand mit programmierbarem Wert, um mit dem relativ niedrigen „An"-Widerstand der Vorrichtung 56 kombiniert zu werden, um R_SD zu erzeugen. Der Widerstand der Vorrichtung 52 wird durch den Wert der Spannung PGATE 53 gesteuert, während auf eine ähnliche Weise der Widerstand der Vorrichtung 58 durch den Wert der Spannung NGATE 59 bestimmt wird. Es wird nun angenommen, daß die P-Typ-Vorrichtung 52 und die N-Typ-Vorrichtung 58 eine im allgemeinen gleiche Transkonduktanz aufweisen, wobei die Signale NGATE 59 und PGATE 53 derart gesteuert werden, daß sie (1) extern verändert werden können, um R_SC und R_SD trotz Prozeßveränderung über einem geeignet breiten Bereich von Zo einzustellen; (2) sich gemeinsam derart verändern, daß, wenn NGATE von GND in Richtung V_DD ansteigt, PGATE 53 entsprechend von V_DD in Richtung GND abnimmt, und (3) sich automatisch einstellen, um Temperatureffekte zu kompensieren.

Ein weiterer häufiger Ansatz, der verwendet wird, um Betriebsprobleme anzugehen, die durch eine Herstellungsprozeßabweichung und Umweltfaktoren eingeführt werden, besteht darin, mehrere Finger parallel unter Verwendung eines digitalen Logikschemas zu konfigurieren. Eine derartige Schaltung ist in 4B dargestellt. Die Figur zeigt zwei digitale Impedanzsteuerungen 41', die dazu dienen, den An/Aus-Zustand von NAND-Gattern 61 oder NOR-Gattern 65 zu steuern. Der An/Aus-Zustand der NAND-Gatter und der NOR-Gatter 65 gemeinsam mit dem logischen Pegel der Eingangsdaten bildet einen Ausgangstreiber, der geeignet ist, um eine kapazitiv abgeschlossene Übertragungsleitung 48 zu treiben. Die Übertragungsleitung 48 kann ferner durch eine charakteristische Impedanz „Zo" identifiziert werden. Wie Bezug nehmend auf den analogen Ansatz, der in der Schaltung aus 4A eingeführt wurde, dargestellt und erklärt ist, können die Anschlußflächen 22, die kapazitiv abgeschlossene Übertragungsleitung 48, die verschiedenen elektrischen Leiter, die diese und alle anderen Elemente in einem Signalübertragungspfad verbinden, bei dem digitalen Ansatz auch als eine zusammengesetzte Übertragungsleitung 148 modelliert sein.

Wieder Bezug nehmend auf den digitalen Ausgangstreiber bestimmen die beiden Impedanzsteuerungen 41' eine zusammengesetzte Quellenimpedanz für den Ausgangstreiber. Wie bei dem analogen oder dem kontinuierlichen Ausgangstreiberansatz der Schaltung aus 4A kann die zusammengesetzte Quellenimpedanz in einen Wert R_SC (den Quellenwiderstand während des Ladens) und einen Wert R_SD (den Quellenwiderstand während des Entladens) aufgeteilt werden.

Der Ausgangstreiber aus 4B umfaßt drei Paare angepaßter Vorrichtungen 62, 64, die wie gezeigt verbunden sind. Die Vorrichtungen 62, 64 wirken als Schalter, um das Signal jeweils hochzuziehen (Laden auf V_DD) und herunterzuziehen (Entladen auf GND), das die Übertragungsleitung 48 treibt, deren charakteristische Impedanz Zo während des Hochziehens und während des Herunterziehens angepaßt werden soll. Es ist offensichtlich, daß die Schaltvorrichtungen 62, 64 in einem geeigneten Schema gemäß dem erwünschten Ausgangssignalverlauf „an" und „aus" getrieben werden, und daß, obwohl beide Vorrichtungen 62 und 64 gleichzeitig „aus" sein können, beide Vorrichtungen niemals gleichzeitig „an" sind.

Betriebsmäßig funktioniert die Schaltung aus 4B wie folgt. Wenn die Eingangsdaten logisch hoch sind und das entsprechende Impedanzsteuerungseingangssignal hoch ist, treibt das zugeordnete NAND-Gatter 61 seinen entsprechenden PFET 62 auf „an". Für die Zeiten, wenn das Eingangsdatensignal logisch niedrig ist und das entsprechende Impedanzsteuerungssignal niedrig ist, treibt das zugeordnete NOR-Gatter 65 seinen entsprechenden NFET auf „an". Durch steuerbares Schalten der NAND-Gatter 61 und der NOR-Gatter 65 auf „an" und „aus" kann die Ausgangsimpedanz des Ausgangstreibers eingestellt werden. Es sei darauf hingewiesen, daß die Ansprechempfindlichkeit der digitalen Implementierung, die in 4B dargestellt ist, größer ist als die der analogen Implementierung aus 4A, da es einen einzelnen FET zwischen der Versorgungsspannung V_DD und der Signalmasse gibt, gegenüber dem analogen Fall, in dem zwei FET zwischen der Versorgungsspannung und der Signalmasse auftreten. Es sei ferner darauf hingewiesen, daß die Empfindlichkeit jedes der diskreten Impedanzpegel, die aus dem Hinzufügen jedes zusätzlichen FET resultieren, abhängig von der Länge jedes jeweiligen FET-Übergangs ist.

Um den Hochgeschwindigkeitsleistungsanforderungen von modernen IC und den Systemen zu entsprechen, die dieselben unterstützen, ist es wünschenswert, IC zu erzeugen, die schnelle Datenübergangszeiten unterstützen können. Leider können sich, wenn sich IC-Takt- und Datensignalraten dem Ultrahochfrequenzbereich (UHF-Bereich) des Hochfrequenzspektrums (d.h. von 300 MHz bis 3 GHz) annähern und densel ben durchschreiten, die Übertragungsleitungen unter Umständen selbst wie Schaltungselemente verhalten. Insbesondere können bei diesen Frequenzen Abschnitte der Übertragungsleitungen entworfen sein, um eine induktive oder kapazitive Impedanz zu liefern, um eine bestimmte erwartete Last anzupassen, um eine maximale Leistungsübertragung zu ermöglichen. Es ist noch wichtiger, daß mit zunehmenden IC-Takt- und Datensignalraten die Übertragungsleitungen zunehmend die Takt- und Datensignale dämpfen.

Ein Ansatz des Stands der Technik, um die Hochfrequenzdämpfung zu überwinden, die Leiterbahnen 25 der gedruckten Schaltungsplatine inhärent ist, besteht darin, die Stärke des Ausgangstreibers zu erhöhen. Während dieser Ansatz zu schnelleren Übergangszeiten oder Flankenraten führt, ist er deshalb nicht wünschenswert, da, wenn die Treiberstärke erhöht wird, die Ausgangstreiberausgangsimpedanz wesentlich von dem im allgemeinen erwünschten 50 Ohm (d.h. der charakteristischen Impedanz einer üblichen Leiterbahn 25 einer gedruckten Schaltungsplatine) abweicht. Der Anstieg der Impedanzfehlanpassung führt zu einem Anstieg der Größe der reflektierten Signale, was wiederum das Rauschen und Nachschwingen des übertragenen Signals 30 (2 und 3) erhöht.

Aus der US 5,162,672 A ist bereits ein Ausgangstreiber zum Betreiben eines Signals bekannt, der einen ersten Treiber mit einer Ausgangsimpedanz hat, die an die Impedanz eines Signalübertragungsmediums angepasst ist, einen zweiten Treiber aufweist, der parallel zum ersten Treiber geschaltet ist und einen Signaleingang entsprechend eines Steuerungseingangssignals empfängt und verstärkt.

Aus der US 5,039,874 A ist bereits ein Ausgangstreiber bekannt, der einen ersten und einen zweiten Treiber hat, wobei der zweite Treiber abhängig vom Rauschverhalten auf der zu treibenden Leitung parallel zu dem ersten Treiber hinzugeschaltet werden kann.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, einen Ausgangstreiber und ein Verfahren zur Hochfrequenzkompensation zu schaffen, welche die inhärente Hochfrequenzdämpfung, die durch die Übertragungsleitung induziert wird, kompensieren.

Diese Aufgabe wird durch einen Ausgangstreiber gemäß Anspruch 1 oder ein Verfahren zur Hochfrequenzkompensation gemäß Anspruch 20 gelöst.

Es ist die Aufgabe der vorliegenden Erfindung, einen verbesserten Ausgangstreiber und ein Verfahren zur Hochfrequenzkompensation zu schaffen, die die inhärente Hochfrequenzdämpfung, die durch die Übertragungsleitung induziert wird, angehen, während die Vorteile eines ausgangsimpedanzangepaßten Ausgangstreibers erhalten bleiben.

Diese Aufgabe wird durch einen verbesserten Ausgangstreiber gemäß Anspruch 1 oder ein Verfahren zur Hochfrequenzkompensation gemäß Anspruch 20 gelöst.

Angesichts der vorangegangenen Beschreibung bezieht sich die Erfindung auf eine Schaltung und ein Verfahren, das die Impedanzanpassungscharakteristika eines üblichen Ausgangstreibers aufrechterhält, während die Hochfrequenzsignaldämpfung, die Leiterbahnen von gedruckten Schaltungsplatinen, Leitungsverbindungsleitern und Gehäusen von integrierten Schaltungen (IC) inhärent ist, kompensiert wird. Bei einem bevorzugten Ausführungsbeispiel umfaßt die Schaltung einen Voranhebungstreiber, der parallel zu einem Standardausgangstreiber konfiguriert ist. Der Voranhebungstreiber ist ein Treiber mit niedriger Impedanz, der als eine Dreizustandsvorrichtung bzw. Tri-State-Vorrichtung konfiguriert ist, und der ein empfangenes logisches Eingangssignal wiederspiegelt, wenn er in einem „An"-Zustand ist (d.h. das Voranhebungstreiberausgangssignal spiegelt den gleichen logischen Sinn wieder wie der Standardtreiber). Wenn der Voranhebungstreiber in einem „Aus"-Zustand ist, ist kein Ausgangssignal von dem Voranhebungstreiber vorhanden, wobei der Voranhebungstreiber eine hohe Impedanz an Signale liefert, die von Zielvorrichtungen und/oder der Übertragungsleitung reflektiert werden. Gemäß einem bevorzugten Ausführungsbeispiel wird der Voranhebungstreiber durch ein Voranhebungssteuerungssignal gesteuert, das derart konfiguriert ist, daß der Voranhebungstreiber für einen Abschnitt des Taktzyklus Hochfrequenzkomponenten in eine Übertragungsleitung injizieren kann. Das Voranhebungssteuerungssignal ist derart konfiguriert, daß der Voranhebungstreiber in naher Annäherung an Datensignalübergänge von dem Standardtreiber „an" geschaltet wird und „aus" geschaltet wird, bevor ein reflektiertes Signal, das durch die Impedanzfehlanpassung zwischen dem Voranhebungstreiber und in Verarbeitungsrichtung unterhalb gelegenen Elementen (d.h. der Übertragungsleitung und dem Empfänger) bewirkt wird, an dem Paralleltreiberausgang erscheint.

Ein Verfahren zum Bereitstellen einer Hochfrequenzkompensation für Daten- und Taktsignale ist ebenfalls offenbart. Allgemein ausgedrückt kann das Verfahren folgendermaßen beschrieben werden: Bereitstellen eines Datensignals an dem Eingang eines impedanzangepaßten Treibers; Konfigurieren eines Treibers mit niedriger Impedanz parallel zu dem impedanzangepaßten Treiber; Bereitstellen eines Steuerungssignals an den Treiber mit niedriger Impedanz, derart, daß der Treiber mit niedriger Impedanz „an" geschaltet wird, wenn das Datensignal übergeht, und „aus" geschaltet wird, bevor ein reflektiertes Signal, das durch eine Impedanzfehlanpassung induziert wird, an den Ausgang des impedanzangepaßten Treibers zurückkehrt. Das Verfahren zum Bereitstellen einer Hochfrequenzkompensation für Daten- und Taktsignale, das oben kurz dargestellt ist, führt zu einem schnelleren Übergang an Empfangsvorrichtungen, während eine Impedanzanpassung an dem Ausgang eines verbesserten Treibers beibehalten wird.

Die vorliegende Erfindung, die in den Ansprüchen definiert ist, kann Bezug nehmend auf die folgenden Zeichnungen besser verstanden werden. Die Zeichnungen sind nicht zwangsläufig maßstabsgetreu, wobei statt dessen eine klare Darstellung der Prinzipien der vorliegenden Erfindung hervorgehoben wird. Es zeigen:

1A eine perspektivische Ansicht einer exemplarischen gedruckten Schaltungsplatine, die eine Mehrzahl von IC und eine Leiterbahn der gedruckten Schaltungsplatine zum Verbinden verschiedener IC aufweist;

1B eine Querschnittsansicht eines exemplarischen Flip-Chips, der eine Mehrzahl von IC und ein Kugelgitterarray zum physischen und elektrischen Verbinden verschiedener Schaltungen auf dem Flip-Chip mit Schaltungen auf anderen IC aufweist;

2 ein Funktionsblockdiagramm, das ferner die Verbindung der Takt- und Datensignale zwischen verschiedenen IC auf der gedruckten Schaltungsplatine aus 1A darstellt;

3 einen Graphen, der repräsentative Signalreflexionen darstellt, die bei dem übertragenen Signal aus 2 beobachtet werden können;

4A ein schematisches Diagramm, das eine Schaltungskonfiguration des Stands der Technik zum steuerbaren Einstellen der Ausgangsimpedanz eines Treibers, um die repräsentativen Signalreflexionen aus 3 zu reduzieren, darstellt;

4B ein schematisches Diagramm, das eine alternative Schaltungskonfiguration zum steuerbaren Einstellen der Ausgangsimpedanz eines Treibers, um die repräsentativen Signalreflexionen aus 3 zu reduzieren, darstellt;

5 ein Funktionsblockdiagramm, das eine Schaltungskonfiguration eines Hochfrequenzkompensators darstellt, der mit der vorliegenden Erfindung übereinstimmt;

6 ein Zeitdiagramm, das die bevorzugte Beziehung des Voranhebungssteuerungssignals zu dem Datensignal aus 5 darstellt;

7A ein Schaltungsschema eines bevorzugten Ausführungsbeispiels des Voranhebungstreibers aus 5;

7B ein Schaltungsschema eines alternativen Ausführungsbeispiels des Voranhebungstreibers aus 5; und

8 ein Flußdiagramm, das ein Verfahren zur Hochfrequenzkompensation von Daten- und Taktsignalen darstellt, das durch die Schaltung, die in 5 eingeführt wurde, praktiziert werden kann.

Bezug nehmend auf die Zeichnungen bezeichnen gleiche Bezugszeichen in allen Zeichnungen entsprechende Teile. Es wird Bezug auf 5 genommen, die ein Funktionsblockdiagramm darstellt, das die Schaltungskonfiguration eines Hochfrequenzkompensators darstellt, der übereinstimmend mit der vorliegenden Erfindung ist. Diesbezüglich kann ein Hochfrequenzkompensator 100 auf einer ersten IC 10a konfiguriert sein, die über ein Signalübertragungsmedium, das durch eine zusammengesetzte Übertragungsleitung 148 modelliert sein kann, mit einer zweiten IC 10b verbunden ist. Der Hochfrequenzkompensator 100 kann einen ersten Treiber 140 und einen Voranhebungstreiber 120 (d.h. den Pe-Treiber) aufweisen. Dem Hochfrequenzkompensator 100 kann ein Datensignal 105 und ein Pe-Steuerungssignal 115 geliefert werden. Ansprechend auf sowohl das Datensignal 105 als auch das Pe-Steuerungssignal 115 kann der Hochfrequenzkompensator 100 ein hochfrequenzkompensiertes Ausgangssignal 155 erzeugen. Wie in 5 gezeigt ist, kann das hochfrequenzkompensierte Ausgangssignal 155 sowohl ein Ausgangssignal 145 des ersten Treibers als auch ein Ausgangssignal 125 des Pe-Treibers aufweisen.
Wie in 5 dargestellt ist, ist der Pe-Treiber 120 parallel zu dem ersten Treiber 140 geschaltet. Gemäß einem bevorzugten Ausführungsbeispiel ist der erste Treiber 140 ein Standardtreiber, der mit einer Ausgangsimpedanz konfiguriert ist, die an die charakteristische Impedanz Z₀ der zusammengesetzten Übertragungsleitung 148 (d.h. des kompletten Satzes von Elementen, die verwendet werden, um ein Signalübertragungsmedium von der ersten IC 10a zu der zweiten IC 10b zu bilden) und eines bestimmten Empfängers 160 angepaßt ist. Umgekehrt kann der Pe-Treiber 120 derart konfiguriert sein, daß er eine niedrige Ausgangsimpedanz aufweist, wenn er in einem „An"-Zustand ist, und eine hohe Ausgangsimpedanz, wenn er in einem „Aus"-Zustand ist. Gemäß der vorliegenden Erfindung kann der An/Aus-Status des Pe-Treibers 120 durch das Pe-Steuerungseingangssignal 115 manipuliert werden. Wie in der Figur gezeigt ist, kann das hochfrequenzkompensierte Ausgangssignal 155 über die zusammengesetzte Übertragungsleitung 148 (z.B. die IC-Anschlußstifte 12, die Anschlußflächen 22 der gedruckten Schaltung und die Leiterbahn 25 der gedruckten Schaltungsplatine aus 2) zu einem bestimmten Empfänger 160 verteilt werden. Während sich die vorliegende Erfindung auf eine Hochfrequenzkompensation von IC-zu-IC-Signalübertragungen richtet, sei darauf hingewiesen, daß die Lehren und Konzepte der vorliegenden Erfindung auch auf den Fall angewendet werden können, bei dem der Empfänger 160 auf der gleichen IC wie der Treiber 140 konfiguriert ist, und bei dem die zusammengesetzte Übertragungsleitung 148 durch eine leitende Schicht gebildet ist, die der IC zugeordnet ist. Ferner ist es für Fachleute offensichtlich, daß die Lehren und Konzepte der vorliegenden Erfindung auf Treiberkonfigurationen, bei denen die zusammengesetzte Übertragungsleitung 148 einem Bus 15 (2) zugeordnet ist, sowie auf andere Übertragungsmedien als die Leiterbahn 25 der gedruckten Schaltungsplatine (1A, 1B und 2) angewendet werden können. Es sei angemerkt, daß, wenn die charakteristische Impedanz des/der bestimmten Empfänger/s 160 und/oder die charakteristische Impedanz des Übertragungsmediums variieren, die Ausgangsimpedanz des Treibers 140 entsprechend variiert.
Nach der allgemeinen Beschreibung des Hochfrequenzkompensators 100 und seines Betriebs Bezug nehmend auf das Funktionsblockdiagramm aus 5 wird nun Bezug auf 6 genommen, die ein Zeitdiagramm darstellt, das die bevorzugte Beziehung des Pe-Steuerungssignals 115 zu dem Datensignal 105 darstellt, das an den Hochfrequenzkompensator 100 aus 5 angelegt wird. Diesbezüglich weist die Zeitbeziehung ein Datensignal 105 auf, das an den Treiber 140 (5) angelegt werden kann, um das Datensignal 105 vor der Verteilung an den Empfänger 160 (5) zu verstärken. Wie in 6 gezeigt ist, kann das Datensignal 105 mit der Zeit eine Zahl von Signalpegelübergängen aufweisen. Im allgemeinen sind die Signalpegelübergänge derart, daß die Signal spannung eine Logisches-Hoch-Schwelle oder eine Logisches-Tief-Schwelle für wesentliche Abschnitte eines Taktzyklus überschreitet. Signalpegelübergängen können auf zwei Weisen auftreten. Ein Anstiegsflankensignalpegelübergang 200 tritt auf, wenn das Datensignal 105 von einem Logisches-Tief-Spannungspegel zu einem Logisches-Hoch-Spannungspegel übergeht. Umgekehrt treten Abfallflankensignalübergänge 220 auf, wenn das Datensignal 105 von einem Logisches-Hoch-Spannungspegel zu einem Logisches-Tief-Spannungspegel übergeht. Es ist wichtig anzumerken, daß diese Methodik auch für invertierte Treiber funktioniert.
Gemäß einem bevorzugten Ausführungsbeispiel des Hochfrequenzkompensators 100 (5) wird das Pe-Steuerungssignal 115 derart an den Pe-Treiber 120 (5) angelegt, daß der Pe-Treiber für einen kurzen Zeitraum „an" geschaltet wird, der im wesentlichen gleichzeitig mit einem Datenübergang des Datensignals 105 beginnt. Wie in 6 dargestellt ist, kann das Pe-Steuerungssignal 115 konfiguriert sein, um einen „An"-Status-Puls 300a anzulegen, der mit Anstiegsflankensignalpegelübergängen 200 übereinstimmt, sowie einen „An"-Status-Puls 300b, der mit Abfallflankensignalübergängen 220 übereinstimmt. Wie weiter in der Zeitbeziehung aus 6 gezeigt ist, ist das Pe-Steuerungssignal 115 derart konfiguriert, daß der „An"-Puls 300 für einen wesentlichen Zeitraum vor dem nächsten Datenübergang entfernt wird (d.h. der Pe-Treiber 120 wird „aus" geschaltet). Es ist noch wichtiger, daß das Pe-Treibersteuerungssignal 115 derart konfiguriert ist, daß der Pe-Treiber 120 (5) „aus" geschaltet wird, bevor ein reflektiertes Signal zu der Ausgangsstufe des Treibers 140 (5) zurückkehrt. Es ist wesentlich anzumerken, daß die Zeitbeziehung aus 6 lediglich beispielhaft gegeben wird, um die allgemeine Natur des Pe-Steuerungssignals 115 und der/des zugeordneten „An"-Pulse/s 300 zu beschreiben. Praktischerweise kann das Pe-Steuerungssignal 115 ein Abstimmen erforderlich machen, um sicherzustellen, daß das Pe-Treiberausgangssignal 125 mit den jeweiligen Anstiegs- und Abfallflankenübergängen 200, 220 des Eingangsdatensignals 105 ausgerichtet ist.
Nach dieser kurzen Beschreibung der Zeitbeziehung zwischen dem Pe-Steuerungssignal 115 und dem Eingangsdatensignal 105 (5) bezüglich des exemplarischen Zeitdiagramms aus 6 wird im folgenden auf 7A Bezug genommen, die ein Schaltungsschema eines bevorzugten Ausführungsbeispiels des Voranhebungstreibers 120 aus 5 darstellt. Diesbezüglich kann ein bevorzugtes Ausführungsbeispiel des Pe-Treibers 120 ein FET-Netzwerk, wie in 7A gezeigt ist, aufweisen. Das FET-Netzwerk liefert eine steuerbare variable Impedanz, die dazu dient, die Ausgangsimpedanz des Pe-Treibers 120 zu verändern, um an eine charakteristische Impedanz der Übertragungsleitung angepaßt zu werden. Die Impedanz, die durch das FET-Netzwerk geliefert wird, kann durch eines oder mehrere Prozeß-, Spannungs- und Temperatur-Kompensationssignale (PVT-Kompensationssignale; PVT = Process, Voltage and Temperature), die ansprechend auf das Datensignal 105 geliefert werden, und die vorhandene Schaltung des Hochfrequenzkompensators 100 (5) und Umgebungsbedingungen gesteuert werden. Diese Steuerungssignale können ausgewählte FET in dem FET-Netzwerk „an" oder „aus" schalten. Das Ausgangssignal des FET-Netzwerks wird über den Pe-Treiberausgangsleiter 125 zu dem Ausgangssignal 145 des ersten Treibers (5) geleitet.
Insbesondere ist das FET-Netzwerk bezüglich des Dateneingangssignals 105, des Pe-Treiberausgangssignals 125 und der PVT- und Datensteuerung 135 dargestellt. Das FET-Netzwerk umfaßt eine Mehrzahl von PFET-Vorrichtungen 312 und eine Mehrzahl von NFET-Vorrichtungen 314, die elektrisch parallel geschaltet sind. Jeder FET 312, 314 kann durch eine Kanalbreite definiert sein, die die Leitfähigkeit (und deshalb den Widerstand) der bestimmten FET-Vorrichtung 312, 314 definiert. Wenn ein FET „an" geschaltet ist, leitet derselbe die Spannung von dem Eingangsdatensignal 105, wie durch die PVT- und Datensteuerung 135 geliefert, zu dem Pe- Treiberausgang 125. Wenn mehr als eine der FET-Vorrichtungen 312, 314 „an" geschaltet ist, wirken dieselben als Widerstände, die sich parallel kombinieren, um einen niedrigeren Widerstand zu liefern. Auf diese Weise wird die Ausgangsimpedanz der Treiberschaltung variiert. Vorzugsweise sind die FET-Vorrichtungen 312, 314 entworfen, um progressiv abnehmende Kanalbreiten aufzuweisen und insbesondere Kanalbreiten, die um einen Faktor von 2 abnehmen. So kann z.B. die Kanalbreite eines ausgewählten PFET 312a ein bestimmter Wert X sein, wobei die Kanalbreite eines zweiten PFET 312b etwa 1/2 X sein kann, die Kanalbreite eines PFET 312c etwa 1/4 X, usw. Es ist wesentlich anzumerken, daß das oben eingeführte Schema zum Variieren der Kanalbreite verschiedener FET-Vorrichtungen 312, 314 ein binär gewichtetes Impedanzsteuerungsschema darstellt. Es ist zu erkennen, daß es eine Menge geeigneter Beziehungen gibt, die auf die verschiedenen FET-Vorrichtungskanalbreiten angewendet werden können, um eine Zahl von erwünschten Impedanzsteuerungseffekten zu erzielen. Die verschiedenen FET-Vorrichtungskanalbreiten können z.B. durch ein anderes Verhältnis als 2 variiert und durch einen geeignet konfigurierten Verhältniscode eingestellt werden. Bei einem anderen Beispiel kann die Mehrzahl von FET-Vorrichtungen 312, 314 unter Verwendung eines Thermometercodes steuerbar eingestellt werden. Diese und andere Schemata zum Verändern der verschiedenen FET-Vorrichtungskanalbreiten werden als innerhalb des Bereichs der vorliegenden Erfindung betrachtet.
Gemäß den vorgenannten Steuerungsschemata können die gesamten Ausgänge aus der PVT- und Datensteuerung 135 als ein digitales Steuerungswort dienen, um ausgewählte FET-Vorrichtungen 312, 314 „an" zu schalten, um die Ausgangsimpedanz des Pe-Treibers 120 genau zu steuern. Es ist ersichtlich, daß der Schaltungsaufbau oder die Logik der PVT- und Datensteuerung 135 (nicht gezeigt) vom Prozeß, der Spannung und der Temperatur (PVT) abhängt, hier jedoch nicht beschrieben werden muß, um die Lehren und Konzepte der vorliegenden Erfindung zu erkennen.
Nach der kurzen Beschreibung der Architektur und des Betriebs eines bevorzugten Ausführungsbeispiels des Pe-Treibers 120, der in 7A dargestellt ist, wird nun Bezug auf 7B genommen, die eine alternative Implementierung darstellt. Diesbezüglich kann ein Pe-Treiber 120' ein FET-Netzwerk aufweisen, wie in 7B gezeigt ist. Das FET-Netzwerk liefert eine steuerbare variable Impedanz, was dazu dient, die Ausgangsimpedanz des Pe-Treibers 120' zu verändern, um eine charakteristische Impedanz der Übertragungsleitung anzupassen. Die Impedanz, die durch das FET-Netzwerk geliefert wird, wird durch eines oder mehrere PVT- und Datensteuerungssignale gesteuert, die von der PVT- und Datensteuerung 135 erzeugt werden. Wie in der Schaltung aus 7B dargestellt ist, wird das Ausgangssignal des FET-Netzwerks über den Pe-Treiberausgangsleiter 125 zu dem Ausgangssignal 145 des ersten Treibers (5) geleitet.
Insbesondere ist das FET-Netzwerk bezüglich des Dateneingangssignals 105, des Pe-Treiberausgangssignals 125 und der PVT- und Datensteuerung 135 dargestellt. Das FET-Netzwerk umfaßt eine Mehrzahl von NFET-Vorrichtungen 321, 322, 323, 324, 325 und 326, die elektrisch parallel geschaltet sind. Jeder der NFET 321 bis 326 kann durch eine Kanalbreite definiert sein, die die Leitfähigkeit (und deshalb den Widerstand) dieser NFET-Vorrichtung definiert. Wenn der NFET „an" geschaltet wird, leitet derselbe die Spannung von dem Eingangsdatensignal 105 zu dem Pe-Treiberausgangssignal 125. Wenn mehr als eine der NFET-Vorrichtungen 321-326 „an" geschaltet ist, wirken dieselben als Widerstände, die sich parallel kombinieren, um einen niedrigeren Widerstand zu liefern. Auf diese Weise wird die Ausgangsimpedanz der Treiberschaltung variiert. Vorzugsweise sind die NFET-Vorrichtungen 321-326 entworfen, um progressiv abnehmende Kanalbreiten aufzuweisen, und insbesondere Kanalbreiten, die um einen Faktor von 2 abnehmen. So kann z.B. die Kanal breite des NFET 321 ein bestimmter Wert X sein, wobei die Kanalbreite des NFET 322 etwa 1/2 X sein kann, die Kanalbreite des NFET 323 etwa 1/4 X, usw. Deshalb kann der gesamte Ausgang der PVT- und Datensteuerungssignale als ein digitales Steuerungswort dienen, um ausgewählte NFET-Vorrichtungen 321-326 „an" zu schalten, um die Ausgangsimpedanz des Pe-Treibers 120 genau zu steuern. Es ist zu erkennen, daß der Schaltungsaufbau oder die Logik der PVT- und Datensteuerung 135 (nicht gezeigt) von dem Prozeß, der Spannung und der Temperatur (PVT) abhängt, hierin jedoch nicht beschrieben werden muß. Wie in 7B gezeigt ist, ist das FET-Netzwerk derart entworfen, daß zumindest ein Pfad immer „an" ist, um es einem Signal zu ermöglichen, von dem Dateneingangssignal 105 zu dem Pe-Treiberausgang 125 zu gelangen.
Es sollte offensichtlich sein, daß eine Menge von geeigneten FET-Kanalbreitenbeziehungen, die Bezug nehmend auf die bevorzugte Implementierung, die in 7A eingeführt wurde, beschrieben wurden, ebenfalls auf die verschiedenen FET-Vorrichtungskanalbreiten in der Schaltung, die in 7B dargestellt ist, angewendet werden können, um eine Zahl von erwünschten Impedanzsteuerungseffekten zu erzielen. Diese und weitere Schemata zum Variieren der verschiedenen FET-Vorrichtungskanalbreiten werden als innerhalb des Bereichs der vorliegenden Erfindung betrachtet.
Im folgenden wird Bezug auf 8 genommen, die ein Flußdiagramm darstellt, das ein Verfahren zur Hochfrequenzkompensation von Daten- und Taktsignalen darstellt, das durch die Schaltung, die in 5 eingeführt wurde, praktiziert werden kann. Diesbezüglich kann das Verfahren zur Hochfrequenzkompensation von Daten- und Taktsignale 400 mit einem Schritt 405 beginnen, der hierin als „Start" bezeichnet ist. Als nächstes kann das Verfahren zur Hochfrequenzkompensation von Daten- und Taktsignalen 400 in einem Schritt 410 einen impedanzangepaßten Treiber aktivieren, um ein Signal mit ausreichender Leistung zu erzeugen, um ein Über tragungsmedium zwischen einer Signalquellenvorrichtung, die einer ersten IC-Vorrichtung zugeordnet ist, und einem bestimmten Empfänger, der sich entweder in einer wesentlichen Entfernung von der Quellenvorrichtung auf der gleichen IC befindet oder auf einer zweiten IC-Vorrichtung zugeordnet ist, zu durchlaufen. Das Verfahren zur Hochfrequenzkompensation von Daten- und Taktsignalen 400 kann mit einem Schritt 415 fortfahren, bei dem ein Signal, das zur Übertragung zu einem oder mehreren Empfängern entworfen ist, empfangen wird. Wie in einem Schritt 420 dargestellt ist, kann eine Bestimmung durchgeführt werden, ob das Signal gerade dabei ist, zu einem neuen Signalpegel überzugehen. Wenn die Bestimmung in Schritt 420 negativ ist, wie durch den „Nein"-Arm des Flußdiagramms dargestellt ist, kann das Verfahren zur Hochfrequenzkompensation von Daten- und Taktsignalen 400 die Schritte 415 und 420 fortlaufend wiederholen, bis ein Signalübergang angezeigt wird. Andernfalls kann, wenn die Bestimmung in Schritt 420 positiv ist (d.h. das empfangene Signal ist dabei, zu einem neuen Signalpegel überzugehen), das Verfahren zur Hochfrequenzkompensation von Daten- und Taktsignalen 400 konfiguriert sein, um einen Schritt 425 durchzuführen, bei dem ein Voranhebungstreiber aktiviert wird.
Gemäß den Lehren und Konzepten der vorliegenden Erfindung kann das Verfahren zur Hochfrequenzkompensation von Daten- und Taktsignalen 400 eine Abfrage durchführen, wie in einem Schritt 430 dargestellt ist, um zu bestimmen, ob der Pe-Treiber für eine ausreichende Dauer aktiviert wurde, um ein Treibersignal zu erhöhen, das das Ausgangssignal des impedanzangepaßten Treibers, der in Schritt 410 aktiviert wurde, sowie das Pe-Treiberausgangssignal 125 aufweist. Wie bereits oben Bezug nehmend auf den Hochfrequenzkompensator 100 aus 5 besprochen wurde und gemäß den Lehren der vorliegenden Erfindung sollte der Pe-Treiber 120 (5) deaktiviert (d.h. in einem „Aus"-Zustand) sein, bevor ein reflektiertes Signal ankommt, um den Vorteil, der durch den impedanzangepaßten Treiber geliefert wird, gemeinsam mit dem Hochfrequenzinhalt, der durch den Pe-Treiber 120 mit niedriger Impedanz eingeführt wird, beizubehalten. Wie weiter durch das Flußdiagramm aus 8 dargestellt ist, kann, wenn die Bestimmung in Schritt 430 negativ ist (d.h. der Pe-Treiber nicht für eine Zeit t aktiviert wurde), das Verfahren zur Hochfrequenzkompensation von Daten- und Taktsignalen 400 konfiguriert sein, um die Abfrage einfach zu wiederholen. Es ist zu erkennen, daß eine geeignete Verzögerung vor jeder Wiederholungsdurchführung der Abfrage aus Schritt 430 eingefügt werden kann. Andernfalls kann, wenn die Bestimmung in Schritt 430 positiv ist, d.h. der Pe-Treiber für eine ausreichende Zeit aktiviert wurde, das Verfahren zur Hochfrequenzkompensation von Daten- und Taktsignalen 400 konfiguriert sein, um den Pe-Treiber, wie in einem Schritt 435 angezeigt ist, zu deaktivieren. Danach kann, wie in dem Flußdiagramm in 8 gezeigt ist, das Verfahren zur Hochfrequenzkompensation von Daten- und Taktsignalen 400 konfiguriert sein, um die Schritt 415 bis 435, wie durch den Flußdiagrammpfeil angezeigt ist, zu wiederholen. Es ist für Fachleute ersichtlich, daß das Verfahren zur Hochfrequenzkompensation von Daten- und Taktsignalen 400 konfiguriert sein kann, um periodisch deaktiviert zu werden (d.h. der impedanzangepaßte Treiber ist „aus" geschaltet), und um bei Schritt 410 ansprechend auf eine Anzeige, daß das Datensignal nicht mehr von einem zugeordneten System erfordert wird, wieder in das Flußdiagramm einzutreten.
Alle Prozeßbeschreibungen oder -blöcke in dem Flußdiagramm aus 8 sollten so verstanden werden, um spezifische logische Funktionen oder Schritte bei dem Verfahren zur Hochfrequenzkompensation von Daten- und Taktsignalen 400 darzustellen. Alternative Implementierungen sind in dem Bereich des bevorzugten Ausführungsbeispiels der vorliegenden Erfindung enthalten, bei der Funktionen außerhalb der gezeigten oder erläuterten Reihenfolge, einschließlich im wesentlichen gleichzeitig oder in umgekehrter Reihenfolge, abhängig von der beinhalteten Funktionalität ausgeführt werden können, wie für Fachleute auf dem Gebiet der vorliegenden Erfindung zu erkennen ist.

Claims

Verbesserter Ausgangstreiber (100) zum Treiben eines Signals (105), wobei der Ausgangstreiber (100) folgende Merkmale aufweist: einen ersten Treiber (140), der mit einem Signaleingang und einem Signalausgang konfiguriert ist, wobei der erste Treiber (140) eine Ausgangsimpedanz aufweist, die ausgewählt ist, um an eine charakteristische Impedanz eines Signalübertragungsmediums (148) und die Eingangsimpedanz zumindest eines Empfängers (160) angepaßt zu sein; und einen zweiten Treiber (120), der elektrisch parallel zu dem ersten Treiber (140) geschaltet ist, wobei der zweite Treiber konfiguriert ist, um den Signaleingang ansprechend auf ein Steuerungseingangssignal (135) zu empfangen und zu verstärken, wobei das Steuerungseingangssignal derart angelegt wird, daß der zweite Treiber (120) für einen Abschnitt eines Taktzyklus, der Übergängen eines Signals (105) entspricht, das an den Signaleingang des ersten Treibers angelegt wird, angeschaltet wird.
Treiber gemäß Anspruch 1, bei dem der zweite Treiber (120) eine niedrige Ausgangsimpedanz aufweist.
Treiber gemäß Anspruch 1 oder 2, bei dem der zweite Treiber (120) ein Feldeffekttransistor- (FET-) Netzwerk aufweist, das zwischen dem Signaleingang (105) und dem Signalausgang (125) angeordnet ist.
Treiber gemäß Anspruch 2, bei dem das Steuerungseingangssignal (135) den zweiten Treiber (120) vor der Rückkehr eines verstärkten Signals, das aufgrund der Impedanzfehlanpassung zwischen dem Signalübertragungs medium und dem zumindest einen Empfänger (160) reflektiert wird, ausschaltet.
Treiber gemäß Anspruch 3, bei dem das Steuerungseingangssignal (135) eine Mehrzahl von Signalen aufweist, die durch eine Steuerungsschaltung erzeugt werden.
Treiber gemäß Anspruch 5, bei dem das FET-Netzwerk eine Mehrzahl von p-Kanal-FET (PFET) (312a-312c) aufweist, die elektrisch parallel geschaltet sind, wobei die Source-Knoten von jedem der Mehrzahl von PFET (312a-312c) elektrisch miteinander gekoppelt sind, und wobei die Drain-Knoten von jedem der Mehrzahl von PFET elektrisch miteinander gekoppelt sind.
Treiber gemäß Anspruch 5, bei dem das FET-Netzwerk eine Mehrzahl von n-Kanal-FET (NFET) (314a-314c) aufweist, die elektrisch parallel geschaltet sind, wobei die Source-Knoten von jedem der Mehrzahl von NFET (314a-314c) elektrisch miteinander gekoppelt sind, und wobei die Drain-Knoten von jedem der Mehrzahl von NFET elektrisch miteinander gekoppelt sind.
Treiber gemäß einem der Ansprüche 5 bis 7, bei dem die Steuerungsschaltung eine Mehrzahl von Ausgangssignalen aufweist, die in das FET-Netzwerk eingegeben werden, wodurch die Steuerungsschaltungsausgangssignale dazu dienen, die Ausgangsimpedanz des zweiten Treibers (120) steuerbar zu verändern.
Treiber gemäß einem der Ansprüche 5 bis 7, bei dem die Steuerungsschaltung eine Mehrzahl von Ausgangssignalen aufweist, die in das FET-Netzwerk eingegeben werden, wodurch die Steuerungsschaltungsausgangssignale dazu dienen, die Ausgangssignalstärke von dem zweiten Treiber (120) steuerbar zu verändern.
Treiber gemäß einem der Ansprüche 5 bis 9, bei dem das FET-Netzwerk eine Mehrzahl von p-Kanal-FET (PFET) (312a-312c) und n-Kanal-FET (NFET) (314a-314c) aufweist, bei dem ein PFET/NFET-Paar in einer Push/Pull-Konfiguration elektrisch in Serie geschaltet ist, und bei dem ein Drain-Knoten von jedem der Mehrzahl von PFET elektrisch mit einem Source-Knoten von jedem der Mehrzahl von NFET gekoppelt ist, um ein Ausgangssignal des zweiten Treibers zu bilden.
Treiber gemäß Anspruch 6, bei dem ein Gate-Knoten von jedem der Mehrzahl von p-Kanal-FET (PFET) (312a-312c) elektrisch mit einem der Mehrzahl von Signalen gekoppelt ist, die durch die Steuerungsschaltung erzeugt werden.
Treiber gemäß Anspruch 7, bei dem ein Gate-Knoten von jedem der Mehrzahl von n-Kanal-FET (NFET) (314a-314c) elektrisch mit einem der Mehrzahl von Signalen gekoppelt ist, die durch die Steuerungsschaltung erzeugt werden.
Treiber gemäß Anspruch 8, bei dem die p-Kanal-FET der Mehrzahl von p-Kanal-FET (PFET) (312a-312c) unterschiedlich dimensioniert sind.
Treiber gemäß Anspruch 8, bei dem die p-Kanal-FET der Mehrzahl von p-Kanal-FET (PFET) (312a-312c) mit Ausnahme eines ersten PFET, der am nächsten an dem Signaleingang ist, dimensioniert sind, um Breitenabmessungen aufzuweisen, die progressiv um einen Faktor 2 variieren.
Treiber gemäß Anspruch 9, bei dem die n-Kanal-FET der Mehrzahl von n-Kanal-FET (NFET) (314a-314c) unterschiedlich dimensioniert sind.
Treiber gemäß Anspruch 9, bei dem die n-Kanal-FET der Mehrzahl von n-Kanal-FET (NFET) (314a-314c) mit Ausnahme eines ersten NFET, der am nächsten an dem Signaleingang ist, dimensioniert sind, um Breitenabmessungen aufzuweisen, die progressiv um einen Faktor 2 variieren.
Treiber gemäß Anspruch 10, bei dem die p-Kanal-FET der Mehrzahl von p-Kanal-FET (PFET) (312a-312c) mit Ausnahme eines ersten PFET, der am nächsten an dem Signaleingang ist, dimensioniert sind, um progressiv kleinere Breitenabmessungen aufzuweisen.
Treiber gemäß Anspruch 10, bei dem die n-Kanal-FET der Mehrzahl von n-Kanal-FET (NFET) (314a-314c) mit Ausnahme eines ersten NFET, der am nächsten an dem Signaleingang ist, dimensioniert sind, um progressiv kleinere Breitenabmessungen aufzuweisen.
Treiber gemäß Anspruch 12, bei dem die n-Kanal-FET der Mehrzahl von n-Kanal-FET (NFET) (314a-314c) mit Ausnahme eines ersten NFET, der am nächsten an dem Signaleingang ist, dimensioniert sind, um progressiv kleinere Breitenabmessungen aufzuweisen.
Verfahren zur Hochfrequenzkompensation von Daten- und Taktsignalen, wobei das Verfahren folgende Schritte aufweist: Liefern eines Signals (105) an den Eingang eines impedanzangepaßten Treibers (140); Bereitstellen eines Treibers (120) mit niedriger Impedanz parallel zu dem impedanzangepaßten Treiber; und Zuführen eines Steuerungssignals (135) zu dem Treiber (120) mit niedriger Impedanz, derart, daß der Treiber mit niedriger Impedanz angeschaltet wird, wenn das Da tensignal übergeht, und daß der Treiber (120) mit niedriger Impedanz ausgeschaltet wird, bevor ein reflektiertes Signal, das durch eine Impedanzfehlanpassung induziert wird, zu dem Ausgang (155) des impedanzangepaßten Treibers (140) zurückkehrt.
Verfahren gemäß Anspruch 20, bei dem der impedanzangepaßte Treiber (140) an ist, wenn ein Eingangssignal an dem Eingang des impedanzangepaßten Treibers vorhanden ist.
Verfahren gemäß Anspruch 20 oder 21, bei dem der Treiber (120) mit niedriger Impedanz eine Dreizustandsvorrichtung aufweist, die ein Signal (125) ausgibt, das einen logisch hohen Wert, wenn ein Eingangssignal (105), das an den Eingang des impedanzangepaßten Treibers (140) angelegt wird, logisch hoch ist, und einen logisch tiefen Wert aufweist, wenn ein Eingangssignal (105), das an den Eingang des impedanzangepaßten Treibers angelegt wird, logisch tief ist, und bei dem kein Signal an dem Eingang des Treibers (120) mit niedriger Impedanz vorhanden ist, wenn derselbe ausgeschaltet ist.
Verfahren gemäß einem der Ansprüche 20 bis 22, bei dem das Steuerungssignal (135) durch eine Steuerung, die auf eine Herstellungsprozeßveränderung und Temperatur des Treibers (120) mit niedriger Impedanz anspricht, erzeugt wird.