DE10201890A1 - Schaltung und Verfahren zur Kompensation eines Hochfrequenzsignalverlustes auf einer Übertragungsleitung - Google Patents
Schaltung und Verfahren zur Kompensation eines Hochfrequenzsignalverlustes auf einer ÜbertragungsleitungInfo
- Publication number
- DE10201890A1 DE10201890A1 DE10201890A DE10201890A DE10201890A1 DE 10201890 A1 DE10201890 A1 DE 10201890A1 DE 10201890 A DE10201890 A DE 10201890A DE 10201890 A DE10201890 A DE 10201890A DE 10201890 A1 DE10201890 A1 DE 10201890A1
- Authority
- DE
- Germany
- Prior art keywords
- driver
- signal
- impedance
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
Eine Schaltung und ein Verfahren, das die Impedanzanpassungscharakteristika eines herkömmlichen Ausgangstreibers beibehält, während die Hochfrequenzdämpfung, die Leiterbahnen von gedruckten Schaltungsplatinen inhärent ist, kompensiert wird, sind offenbart. Die Schaltung umfaßt einen Voranhebungstreiber, der parallel zu einem Standardausgangstreiber konfiguriert ist. Der Voranhebungstreiber ist ein Treiber mit niedriger Impedanz und funktioniert wie eine Dreizustandsvorrichtung, die ein empfangenes logisches Eingangssignal widerspiegelt, wenn sie in einem An-Zustand ist, und eine hohe Ausgangsimpedanz ohne Signalinhalt liefert, wenn sie in einem Aus-Zustand ist. Der Voranhebungstreiber wird durch ein Voranhebungssteuerungssignal gesteuert, das derart konfiguriert ist, daß der Voranhebungstreiber für einen Abschnitt eines Taktzyklus Hochfrequenzkomponenten in eine Übertragungsleitung injizieren kann. Das Voranhebungssteuerungssignal ist derart konfiguriert, daß der Voranhebungstreiber in naher Annäherung an Datensignalübergänge angeschaltet wird und ausgeschaltet wird, bevor ein reflektiertes Signal, das durch die Impedanzfehlanpassung zwischen dem Voranhebungstreiber und in Verarbeitungsrichtung unterhalb gelegenen Elementen (d. h. einer Übertragungsleitung und einem Empfänger) bewirkt wird, an dem Paralleltreiberausgang erscheint. Allgemein ausgedrückt umfaßt das Verfahren folgende Schritte: Liefern eines Datensignals an einen impedanzangepaßten Treiber; Plazieren eines ...
Description
Die vorliegende Erfindung bezieht sich allgemein auf Aus
gangstreiber von integrierten Schaltungen. Insbesondere be
zieht sich die Erfindung sowohl auf eine Schaltung als auch
auf ein Verfahren zum Einstellen von Signalübertragungspa
rametern eines Signals, das zur Übertragung von einer er
sten integrierten Schaltung zu einer zweiten integrierten
Schaltung bestimmt ist.
Integrierte Schaltungen (IC) sind elektrische Schaltungen,
die Transistoren, Widerstände, Kondensatoren und andere
Komponenten auf einem einzelnen Halbleiter-"Chip" enthal
ten, in dem die Komponenten verbunden sind, um eine be
stimmte Funktion durchzuführen. Typische Beispiele von IC
umfassen Mikroprozessoren, programmierbare logische Bauele
mente (PLD), elektrisch löschbare programmierbare Speicher
vorrichtungen (EEPROM), Direktzugriffsspeichervorrichtungen
(RAM), Operationsverstärker, Spannungsregler, usw. Im all
gemeinen enthalten IC Chipanschlußstifte, die zum Ermögli
chen einer elektrischen Verbindung von externen elektroni
schen Komponenten, wie z. B. anderen IC, Hochleistungsver
stärkern, diskreten externen Schaltungskomponenten und an
deren ähnlichen Vorrichtungen, konfiguriert sind. Elektri
sche Verbindungspunkte von IC können physisch oder elek
trisch über eine Mehrzahl von Lötmittelkontaktpunkten oder
Anschlußflächen, die wiederum elektrisch mit einer Mehrzahl
von Leitern von gedruckten Schaltungsplatinen gekoppelt
sind, die allgemein als Leiterbahnen bezeichnet werden, an
einer gedruckten Schaltungsplatine befestigt sein. Alterna
tiv kann für Anwendungen mit höherer Frequenz, die einen
Flip-Chip oder einen Bump-Chip verwenden, eine Mehrzahl von
Lötmittelspalten oder Lötmittelbumps, die strategisch auf
dem Chip angeordnet sind, verwendet werden, um die physi
sche und elektrische Schnittstelle zwischen den verschiede
nen Schaltungskomponenten auf dem Chip und externen Schal
tungselementen (d. h. anderen Halbleiterchips, IC oder ande
ren derartigen Vorrichtungen) zu schaffen. Die Leiterbahnen
von gedruckten Schaltungsplatinen oder IC-Gehäuse in dem
Fall von Hochfrequenzschaltungsanwendungen liefern ein
Übertragungsmedium für Eingangs- und Ausgangssignale zu und
von jeder IC. Zusätzlich können die Leiterbahnen gedruckter
Schaltungsplatinen oder IC-Gehäuse dazu dienen, den IC jede
notwendige Leistungs- und elektrische Massereferenz zuzu
führen.
Eine exemplarische Konfiguration ist in Fig. 1A darge
stellt. Diesbezüglich zeigt die Figur einen Abschnitt einer
gedruckten Schaltungsplatine 20, die eine Mehrzahl von Kon
taktanschlußflächen (Kontakt-ASF) 22 aufweist, die angeord
net sind, um eine Mehrzahl von IC 10a bis 10d aufzunehmen.
Im allgemeinen ist, wie in Fig. 1A dargestellt ist, eine
Mehrzahl von IC-Anschlußstiften 12 elektrisch und physisch
über die Mehrzahl von Anschlußflächen 22 der gedruckten
Schaltung zugeordnet. Wie weiter in Fig. 1A gezeigt ist,
kann eine Leiterbahn 25 der gedruckten Schaltungsplatine
entlang der oberen oder unteren Oberfläche der gedruckten
Schaltungsplatine 20 oder zwischen zwei oder mehreren
Schichten der gedruckten Schaltungsplatine, die zu einer
oder beiden Oberflächen geführt werden, unter Verwendung
eines Durchgangsloches vorgesehen sein, um einen oder meh
rere IC-Anschlußstifte 12 von einer ersten IC 10a kommuni
kativ mit entworfenen Schaltungen und/oder Schaltungskompo
nenten außerhalb der ersten IC 10a zu koppeln. In Fig. 1A
ist z. B. der Anschlußstift 12 ganz rechts, der der IC 10a
zugeordnet ist, mit dem zweiten Anschlußstift von links,
der der IC 10b zugeordnet ist, über die Leiterbahn 25 der
gedruckten Schaltungsplatine gekoppelt.
Ein IC-Ausgangstreiber ist üblicherweise zum Bereitstellen
von Signalen konfiguriert, die zur Übertragung zu den zuvor
genannten externen Schaltungen oder Schaltungskomponenten
bestimmt sind. Der IC-Ausgangstreiber liefert eine ver
stärkte Version der Signale, die zu einer oder mehreren ex
ternen Vorrichtungen kommuniziert werden soll, an einen
Chip-Anschlußstift, der der IC zugeordnet ist. Es ist zu
erkennen, daß es für Hochfrequenzanwendungen wünschenswert
sein kann, die Zahl von möglichen Impedanzübergängen zu re
duzieren, denen ein bestimmtes Signal ausgesetzt sein kann.
Wie bereits vorher erklärt wurde, kann ein Halbleiterchip
unter Verwendung einer Mehrzahl von strategisch plazierten
Lötmittelspalten oder Lötmittelbumps mit einem IC-Gehäuse
verbunden sein, um die verschiedenen Schaltungen auf dem
Chip physisch und elektrisch mit dem IC-Gehäuse zu verbin
den. Eine derartige Anordnung ist in Fig. 1B gezeigt. Dies
bezüglich zeigt Fig. 1B eine Querschnittsansicht, die den
Aufbau eines Flip-Chips 10a' an ein Kugelgitterarray 24 mit
offenem Hohlraum darstellt. Wie gezeigt ist, kann der Flip-
Chip 10a' eine oder mehrere (zur Vereinfachung der Darstel
lung ist nur eine gezeigt) Kontaktanschlußflächen 22' ent
halten, wobei jede derselben ihren eigenen Lötmittelbump 28
aufweist. Ähnlich kann das Kugelgitterarray 24 mit einer
oder mehreren räumlich getrennten Kontaktanschlußflächen
22' konfiguriert sein, wobei jede derselben ihren eigenen
Lötmittelbump 28 aufweist. Der Flip-Chip 10a' kann in
wesentlicher Kontaktausrichtung mit dem Kugelgitterarray 24
mit offenem Hohlraum plaziert sein. Wärme kann dann derart
angelegt werden, daß der eine oder beide Lötmittelhöcker 28
einen Schmelzpunkt erreichen. Sobald die Wärme abgenommen
wird und der eine oder mehrere Lötmittelbumps 28 abkühlen,
ist der Flip-Chip 10a' sowohl physisch als auch elektrisch
mit dem Kugelgitterarray 24 verbunden. Es ist ersichtlich,
daß interne Leiter in dem Chip des Flip-Chips 10a', die
Kontaktanschlußflächen 22' und die Lötmittelbumps 28 ge
meinsam mit den zugeordneten Elementen und elektrischen
Leitern auf dem Kugelgitterarray 24 das Übertragungsmedium
für IC-zu-IC-Signalübertragungen bilden. Wie bekannt ist,
kann das Kugelgitterarray 24 eine Mehrzahl von Leitern be
reitstellen, die geeignet konfiguriert sind, um jedes des
einen oder der mehreren Schnittstellensignale zu vorbe
stimmten Orten auf einem oder mehreren separaten und unter
schiedlichen Halbleiterchips zu führen.
Das Blockdiagramm aus Fig. 2 stellt ferner eine IC-zu-IC-
Signalübertragung dar. Wie in Fig. 2 dargestellt ist, kann
eine erste IC 10a, die an der gedruckten Schaltungsplatine
20 befestigt ist, elektrisch wie folgt mit einer zweiten IC
10b gekoppelt sein. Ein Ausgangstreiber 14, der konfigu
riert ist, um ein Signal 30 zu verstärken, kann das ver
stärkte Signal 30 über einen Anschlußstift 12a der ersten
IC zu einer ersten Anschlußfläche 22a der gedruckten Schal
tung führen. Die erste Anschlußfläche 22a der gedruckten
Schaltung kann elektrisch mit der Leiterbahn 25 der ge
druckten Schaltungsplatine gekoppelt sein, die ferner mit
der zweiten Anschlußfläche 22b einer gedruckten Schaltung
gekoppelt sein kann. Wie in Fig. 2 dargestellt ist, kann
die zweite Anschlußfläche 22b der gedruckten Schaltung mit
einem Anschlußstift 12b der zweiten IC gekoppelt sein, der
der zweiten IC 10b zugeordnet ist. Insbesondere kann der
Anschlußstift 12b der zweiten IC mit einem bestimmten Emp
fänger 16 in der zweiten IC 10b gekoppelt sein. Wie weiter
in dem Blockdiagramm aus Fig. 2 dargestellt ist, ist die
IC-zu-IC-Signalübertragung nicht auf eine Punkt-zu-Punkt-
Übertragung beschränkt. Bei diesem Beispiel ist die Über
tragung von einem einzelnen Ausgangstreiber 14 zu dem Emp
fänger 16 dargestellt. Es ist zu erkennen, daß ein Bus 15
mit der Leiterbahn 25 der gedruckten Schaltungsplatine ge
koppelt sein kann, der ferner das verstärkte Signal 30 zu
verschiedenen Vorrichtungen in der gedruckten Schaltungs
platine 20 verteilen kann. Die Verteilung des verstärkten
Signals 30 von der ersten IC 10a zu der zweiten IC 10b über
die IC-Anschlußstifte 12, die Anschlußflächen 22 der ge
druckten Schaltung und die Leiterbahn 25 der gedruckten
Schaltungsplatine kann unter Verwendung der Leitungstheorie
modelliert werden.
Die elektrische Verbindung, die oben Bezug nehmend auf das
Blockdiagramm aus Fig. 2 beschrieben ist, beinhaltet einen
störenden Widerstand, eine Induktivität und Kapazität, die
die Übertragung des Signals 30 von dem Ausgangstreiber 14
zu dem Empfänger 16 stören. Die störende Interferenz erhöht
die Last, der sich der Ausgangstreiber 14 ausgesetzt sieht.
Die Leitungstheorie lehrt, daß für Übertragungsleitungen,
die eine endliche Länge aufweisen, die mit einer nicht cha
rakteristischen Impedanz abgeschlossen sind, zeitvariable
Signale, die entlang der Übertragungsleitung übertragen
werden, unter reflektierten Signalen leiden können. Umge
kehrt verschwinden für zeitvariable Signale, die entlang
Übertragungsleitungen mit einer endlichen Länge übertragen
werden, die mit der charakteristischen Impedanz der Über
tragungsleitung abgeschlossen sind, die reflektierten Si
gnale.
Impedanzfehlanpassungen zwischen dem Ausgangstreiber 14 und
den verschiedenen Signalübertragungsmedien des Signalüber
tragungspfades und zwischen dem Empfänger 16 und den ver
schiedenen Signalübertragungsmedien des Signalübertragungs
pfades können Signalreflexionen an dem Ausgangstreiberende
und/oder dem Empfängerende des Signalübertragungspfades er
zeugen. Diese Signalreflexionen können sich entlang des
Übertragungspfades ausbreiten und potentiell zu einer ge
ringeren als der erwünschten Systemleistung führen. Ein re
präsentatives Signal 30, das derartige Signalreflexionen
umfaßt, d. h. Reflexionen 32 und 34, ist in Fig. 3 darge
stellt. Derartige Reflexionen können ein zusätzliches Rau
schen und Nachschwingen (d. h. übermäßige flüchtige Span
nungshübe) bewirken. Unter einigen Impedanzfehlanpassungs
bedingungen werden Signalreflexionen so schwerwiegend, daß
sie zu falschen Datenübertragungen zwischen dem Ausgangs
treiber 14 (Fig. 2) und dem Empfänger 16 (Fig. 2) führen.
Aus der Schaltungstheorie ist bekannt, daß eine maximale
Leistungsübertragung von einer bestimmten Spannungsquelle
zu einer Last auftritt, wenn die Lastimpedanz konjugiert
komplex zu der Quellenimpedanz ist. In der Übertragungslei
tungsterminologie ist eine Leitung "angepaßt" und am effi
zientesten, wenn die Lastimpedanz gleich der charakteristi
schen Impedanz der Übertragungsleitung ist. Als ein Ergeb
nis ist es sehr wünschenswert, die Ausgangsimpedanz des
Ausgangstreibers 14 zu den verschiedenen Komponenten, die
der leitfähige Pfad aufweist und die im folgenden die Über
tragungsleitung (z. B. die IC-Anschlußstifte 12, die An
schlußflächen 22 der gedruckten Schaltung und die Leiter
bahn 25 der gedruckten Schaltungsplatine aus Fig. 2) ge
nannt wird, und die Eingangsimpedanz des Empfängers 16 ge
nau anzupassen. Aufgrund des störenden Widerstands, der In
duktivität und Kapazität, die in der Übertragungsleitung
vorhanden sind, ist der Ausgangstreiber 14 vorzugsweise
entworfen, um übermäßige Spannungshübe zu vermeiden, wenn
ein Schalten auftritt (insbesondere für Hochgeschwindig
keits- oder Niedrigleistungs-I/O-Signalübertragungen). Im
allgemeinen sind die Ausgangstreiber 14 für eine Ausgangs
impedanz von 50 Ohm entworfen, um die charakteristische Im
pedanz der Leiterbahn 25 der gedruckten Schaltungsplatine
(Fig. 1 und 2) anzupassen, die das Signal zu verschiedenen
Zielvorrichtungen überträgt.
Aufgrund von Prozeßabweichungen, die dem Herstellungsprozeß
von IC inhärent sind, können sich einzelne IC, die entwor
fen und beabsichtigt sind, um die gleiche Funktion durchzu
führen, wesentlich unterscheiden. Als ein Ergebnis ist es
schwierig, Ausgangstreiber 14 mit einer konsistenten Aus
gangsimpedanz herzustellen. Der Dotierungspegel, die Länge
von Kanälen in FET, die Dicke des Gate-Oxids für Transisto
ren, der Diffusionswiderstand und andere Charakteristika,
die jeder einzelnen IC zugeordnet sind, verändern sich z. B.
während des Herstellungsprozesses. Anders ausgedrückt kön
nen zwei vermeintlich identische IC in all diesen Charakte
ristika verschieden sein. Da sich diese Charakteristika dem
Idealfall annähern, nimmt der Widerstand vieler Komponenten
in einem Chip ab. Bei dem entgegengesetzten Extrem nimmt,
wenn die IC-Charakteristika weiter und weiter von dem Ide
alfall abweicht, die Leistung der Schaltung ab. Insbeson
dere nimmt der Widerstand der vielen Komponenten in dem
Chip ab, was die Ansprechzeit der IC verlangsamt.
Zusätzlich zu Herstellungsabweichungen kann eine Zahl von
Umgebungsfaktoren die IC-Leistung negativ beeinflussen. Die
Versorgungsspannung und die Umgebungstemperatur z. B. können
einzelne IC negativ beeinflussen. Insbesondere nimmt, wenn
sich die Temperatur einer IC einer maximalen Betriebstempe
ratur annähert, der Widerstand der FET in der IC zu, was
wiederum zu einer Senkung der Effizienz und zu langsameren
Ansprechzeiten führt. Ferner können, wenn die Versorgungs
spannung einer IC durchhängt, was gemeinsam mit Anstiegen
der Umgebungstemperatur auftreten kann, die Ansprechzeiten
der IC noch langsamer werden.
Ein Ansatz des Stands der Technik, um Betriebsprobleme an
zugehen, die durch eine Herstellungsprozeßabweichung und
Umweltfaktoren, wie z. B. Versorgungsspannung und Umgebungs
temperatur, eingeführt werden, besteht darin, in einem
CMOS-Ausgangstreiber eine programmierbare Ausgangstreiber
stufe vorzusehen. Eine derartige Schaltung ist in Fig. 4A
dargestellt. Die Figur zeigt zwei Impedanzsteuerungen 41
(z. B. programmierbare Stromquellen, die dazu dienen, die
Impedanz der FET 52 und 58 zu steuern) und einen Dualaus
gangstreiber 50. Der Dualausgangstreiber 50 treibt eine ka
pazitiv abgeschlossene Übertragungsleitung 48. Die Übertra
gungsleitung 48 kann ferner durch eine charakteristische
Impedanz von "Zo" identifiziert werden. Wie in Fig. 4A dar
gestellt ist, können die Anschlußflächen 22, die kapazitiv
abgeschlossene Übertragungsleitung 48, die verschiedenen
elektrischen Leiter, die diese und alle anderen Elemente in
einem Signalübertragungspfad verbinden, als eine zusammen
gesetzte Übertragungsleitung 148 modelliert sein.
Wieder Bezug nehmend auf den CMOS-Ausgangstreiber bestimmen
die beiden Impedanzsteuerungen 41 eine zusammengesetzte
Quellenimpedanz für den Dualausgangstreiber 50. Die zusam
mengesetzte Quellenimpedanz kann in einen Wert RSC (den
Quellenwiderstand während des Ladens) und einen Wert RSD
(den Quellenwiderstand während des Entladens) unterteilt
werden. Allgemein ausgedrückt ist es wünschenswert, daß RSC
und RSD bezüglich einander und bezüglich der charakteristi
schen Impedanz Zo der Übertragungsleitung 48 gleich sind,
obwohl es vorstellbar ist, daß es spezielle Umstände gibt,
die es erforderlich machen würden, daß dieselben unter
schiedlich sind.
Es sei auf die kapazitive Last 49 an dem Zielende der Über
tragungsleitung 48 hingewiesen. Das System kann ein bereits
bekanntes Verfahren verwenden, das die Ausgangsspannung
verdoppelt, indem die reflektierte Leistung von der reakti
ven (und nicht leistungsdissipativen) Diskontinuität (d. h.
der kapazitiven Last 49) an dem Ende der Übertragungslei
tung 48 verwendet wird. Es ist wünschenswert, den vollen
Verdopplungseffekt ohne ein zusätzliches Überschwingen
(d. h. den Fall, in dem Zo zu niedrig ist, was zu Mehrfach
reflexionen führen kann) oder eine übermäßige Anstiegszeit
(d. h. den Fall, in dem Zo zu groß ist, was zu Mehrfachre
flexionen führen kann) zu erzielen. Es sei angemerkt, daß,
wenn die Last reaktiv ist, die Leistung, die durch ein La
den durch RSC gestartet wird, durch Zo übertragen wird, re
flektiert wird (d. h. die Lastspannung wird verdoppelt), zu
rück durch Zo übertragen und dann durch ein Entladen absor
biert wird, und zwar ohne eine Rückreflexion durch den
Quellenwiderstand RSC. Eine ähnliche Sequenz von Ereignis
sen tritt für das Entladen unter Einbeziehung von RSD auf.
(Natürlich unter der Bedingung, daß RSC = Zo = RSD gilt.)
Selbst in einer Situation, in der es einen resistiven Ab
schluß mit der Erwartung einer echten Leistungsübertragung
zu der Last ohne Reflexion gibt, ist es wichtig, die Quel
lenimpedanz der Ausgangstreiberstufen zu steuern.
Um den Betrieb der CMOS-Vorrichtung zu erkennen, wird die
Ausgangstreiberstufe 50 betrachtet, die vier CMOS-
Vorrichtungen 52, 54, 56 und 58 umfaßt, die wie gezeigt
verbunden sind. Die Vorrichtungen 54 und 56 wirken als
Schalter, um das Signal entsprechend hochzuziehen (Laden
auf Vdd) und herunterzuziehen (Entladen auf GND), das die
Übertragungsleitung 48 treibt, deren charakteristische Im
pedanz Zo durch RSC (während des Hochziehens) und durch RSD
(während des Herunterziehens) angepaßt werden soll. Es ist
offensichtlich, daß die Schaltvorrichtungen 54 und 56 in
einem geeigneten Schema gemäß dem erwünschten Ausgangssi
gnalverlauf "an" und "aus" getrieben werden, und daß, ob
wohl beide Vorrichtungen 54 und 56 gleichzeitig "aus" sein
können, beide Vorrichtungen niemals zu der gleichen Zeit an
sind. Diesbezüglich sind Treiberschaltungen 42 und 43 vor
gesehen, um die Schaltvorrichtungen 54 und 56 "an" und
"aus" zu schalten. Im allgemeinen, und wie bekannt ist,
operiert eine Treiberschaltung 42, um den FET 54 zu steu
ern, um das Ausgangssignal von einem niedrigen zu einem ho
hen Wert zu treiben, während eine zweite Treiberschaltung
43 operiert, um den FET 56 zu steuern, um das Ausgangssi
gnal von einem hohen zu einem niedrigen Wert zu treiben.
Die Vorrichtung 52 wirkt als ein Widerstand eines program
mierbaren Werts, um mit dem sehr niedrigen "An"-Widerstand
der Vorrichtung 54 kombiniert zu werden, um RSC zu erzeu
gen. Ähnlich wirkt die Vorrichtung 58 als ein Widerstand
mit programmierbarem Wert, um mit dem relativ niedrigen
"An"-Widerstand der Vorrichtung 56 kombiniert zu werden, um
RSD zu erzeugen. Der Widerstand der Vorrichtung 52 wird
durch den Wert der Spannung PGATE 53 gesteuert, während auf
eine ähnliche Weise der Widerstand der Vorrichtung 58 durch
den Wert der Spannung NGATE 59 bestimmt wird. Es wird nun
angenommen, daß die P-Typ-Vorrichtung 52 und die N-Typ-
Vorrichtung 58 eine im allgemeinen gleiche Transkonduktanz
aufweisen, wobei die Signale NGATE 59 und PGATE 53 derart
gesteuert werden, daß sie (1) extern verändert werden kön
nen, um RSC und RSD trotz Prozeßveränderung über einem ge
eignet breiten Bereich von Zo einzustellen; (2) sich ge
meinsam derart verändern, daß, wenn NGATE von GND in Rich
tung VDD ansteigt, PGATE 53 entsprechend von VDD in Richtung
GND abnimmt, und (3) sich automatisch einstellen, um Tempe
ratureffekte zu kompensieren.
Ein weiterer häufiger Ansatz, der verwendet wird, um Be
triebsprobleme anzugehen, die durch eine Herstellungspro
zeßabweichung und Umweltfaktoren eingeführt werden, besteht
darin, mehrere Finger parallel unter Verwendung eines digi
talen Logikschemas zu konfigurieren. Eine derartige Schal
tung ist in Fig. 4B dargestellt. Die Figur zeigt zwei digi
tale Impedanzsteuerungen 41', die dazu dienen, den An/Aus-
Zustand von NAND-Gattern 61 oder NOR-Gattern 65 zu steuern.
Der An/Aus-Zustand der NAND-Gatter und der NOR-Gatter 65
gemeinsam mit dem logischen Pegel der Eingangsdaten bildet
einen Ausgangstreiber, der geeignet ist, um eine kapazitiv
abgeschlossene Übertragungsleitung 48 zu treiben. Die Über
tragungsleitung 48 kann ferner durch eine charakteristische
Impedanz "Zo" identifiziert werden. Wie Bezug nehmend auf
den analogen Ansatz, der in der Schaltung aus Fig. 4A ein
geführt wurde, dargestellt und erklärt ist, können die An
schlußflächen 22, die kapazitiv abgeschlossene Übertra
gungsleitung 48, die verschiedenen elektrischen Leiter, die
diese und alle anderen Elemente in einem Signalübertra
gungspfad verbinden, bei dem digitalen Ansatz auch als eine
zusammengesetzte Übertragungsleitung 148 modelliert sein.
Wieder Bezug nehmend auf den digitalen Ausgangstreiber
bestimmen die beiden Impedanzsteuerungen 41' eine zusammen
gesetzte Quellenimpedanz für den Ausgangstreiber. Wie bei
dem analogen oder dem kontinuierlichen Ausgangstreiberan
satz der Schaltung aus Fig. 4A kann die zusammengesetzte
Quellenimpedanz in einen Wert RSC (den Quellenwiderstand
während des Ladens) und einen Wert RSD (den Quellenwider
stand während des Entladens) aufgeteilt werden.
Der Ausgangstreiber aus Fig. 4B umfaßt drei Paare angepaß
ter Vorrichtungen 62, 64, die wie gezeigt verbunden sind.
Die Vorrichtungen 62, 64 wirken als Schalter, um das Signal
jeweils hochzuziehen (Laden auf VDD) und herunterzuziehen
(Entladen auf GND), das die Übertragungsleitung 48 treibt,
deren charakteristische Impedanz Zo während des Hochziehens
und während des Herunterziehens angepaßt werden soll. Es
ist offensichtlich, daß die Schaltvorrichtungen 62, 64 in
einem geeigneten Schema gemäß dem erwünschten Ausgangssi
gnalverlauf "an" und "aus" getrieben werden, und daß, ob
wohl beide Vorrichtungen 62 und 64 gleichzeitig "aus" sein
können, beide Vorrichtungen niemals gleichzeitig "an" sind.
Betriebsmäßig funktioniert die Schaltung aus Fig. 4B wie
folgt. Wenn die Eingangsdaten logisch hoch sind und das
entsprechende Impedanzsteuerungseingangssignal hoch ist,
treibt das zugeordnete NAND-Gatter 61 seinen entsprechenden
PFET 62 auf "an". Für die Zeiten, wenn das Eingangsdatensi
gnal logisch niedrig ist und das entsprechende Impedanz
steuerungssignal niedrig ist, treibt das zugeordnete NOR-
Gatter 65 seinen entsprechenden NFET auf "an". Durch steu
erbares Schalten der NAND-Gatter 61 und der NOR-Gatter 65
auf "an" und "aus" kann die Ausgangsimpedanz des Ausgangs
treibers eingestellt werden. Es sei darauf hingewiesen, daß
die Ansprechempfindlichkeit der digitalen Implementierung,
die in Fig. 4B dargestellt ist, größer ist als die der ana
logen Implementierung aus Fig. 4A, da es einen einzelnen
FET zwischen der Versorgungsspannung VDD und der Signal
masse gibt, gegenüber dem analogen Fall, in dem zwei FET
zwischen der Versorgungsspannung und der Signalmasse auf
treten. Es sei ferner darauf hingewiesen, daß die Empfind
lichkeit jedes der diskreten Impedanzpegel, die aus dem
Hinzufügen jedes zusätzlichen FET resultieren, abhängig von
der Länge jedes jeweiligen FET-Übergangs ist.
Um den Hochgeschwindigkeitsleistungsanforderungen von mo
dernen IC und den Systemen zu entsprechen, die dieselben
unterstützen, ist es wünschenswert, IC zu erzeugen, die
schnelle Datenübergangszeiten unterstützen können. Leider
können sich, wenn sich IC-Takt- und Datensignalraten dem
Ultrahochfrequenzbereich (UHF-Bereich) des Hochfrequenz
spektrums (d. h. von 300 MHz bis 3 GHz) annähern und densel
ben durchschreiten, die Übertragungsleitungen unter Umstän
den selbst wie Schaltungselemente verhalten. Insbesondere
können bei diesen Frequenzen Abschnitte der Übertragungs
leitungen entworfen sein, um eine induktive oder kapazitive
Impedanz zu liefern, um eine bestimmte erwartete Last anzu
passen, um eine maximale Leistungsübertragung zu ermögli
chen. Es ist noch wichtiger, daß mit zunehmenden IC-Takt-
und Datensignalraten die Übertragungsleitungen zunehmend
die Takt- und Datensignale dämpfen.
Ein Ansatz des Stands der Technik, um die Hochfrequenzdämp
fung zu überwinden, die Leiterbahnen 25 der gedruckten
Schaltungsplatine inhärent ist, besteht darin, die Stärke
des Ausgangstreibers zu erhöhen. Während dieser Ansatz zu
schnelleren Übergangszeiten oder Flankenraten führt, ist er
deshalb nicht wünschenswert, da, wenn die Treiberstärke er
höht wird, die Ausgangstreiberausgangsimpedanz wesentlich
von dem im allgemeinen erwünschten 50 Ohm (d. h. der charak
teristischen Impedanz einer üblichen Leiterbahn 25 einer
gedruckten Schaltungsplatine) abweicht. Der Anstieg der Im
pedanzfehlanpassung führt zu einem Anstieg der Größe der
reflektierten Signale, was wiederum das Rauschen und Nach
schwingen des übertragenen Signals 30 (Fig. 2 und 3) er
höht.
Es ist die Aufgabe der vorliegenden Erfindung, einen ver
besserten Ausgangstreiber und ein Verfahren zur Hochfre
quenzkompensation zu schaffen, die die inhärente Hochfre
quenzdämpfung, die durch die Übertragungsleitung induziert
wird, angehen, während die Vorteile eines ausgangsimpedanz
angepaßten Ausgangstreibers erhalten bleiben.
Diese Aufgabe wird durch einen verbesserten Ausgangstreiber
gemäß Anspruch 1 oder 24 oder ein Verfahren zur Hochfre
quenzkompensation gemäß Anspruch 20 gelöst.
Angesichts der vorangegangenen Beschreibung bezieht sich
die Erfindung auf eine Schaltung und ein Verfahren, das die
Impedanzanpassungscharakteristika eines üblichen Ausgangs
treibers aufrechterhält, während die Hochfrequenzsignal
dämpfung, die Leiterbahnen von gedruckten Schaltungsplati
nen, Leitungsverbindungsleitern und Gehäusen von integrier
ten Schaltungen (IC) inhärent ist, kompensiert wird. Bei
einem bevorzugten Ausführungsbeispiel umfaßt die Schaltung
einen Voranhebungstreiber, der parallel zu einem Standard
ausgangstreiber konfiguriert ist. Der Voranhebungstreiber
ist ein Treiber mit niedriger Impedanz, der als eine Drei
zustandsvorrichtung bzw. Tri-State-Vorrichtung konfiguriert
ist, und der ein empfangenes logisches Eingangssignal wie
derspiegelt, wenn er in einem "An"-Zustand ist (d. h. das
Voranhebungstreiberausgangssignal spiegelt den gleichen lo
gischen Sinn wieder wie der Standardtreiber). Wenn der Vor
anhebungstreiber in einem "Aus"-Zustand ist, ist kein Aus
gangssignal von dem Voranhebungstreiber vorhanden, wobei
der Voranhebungstreiber eine hohe Impedanz an Signale lie
fert, die von Zielvorrichtungen und/oder der Übertragungs
leitung reflektiert werden. Gemäß einem bevorzugten Ausfüh
rungsbeispiel wird der Voranhebungstreiber durch ein Voran
hebungssteuerungssignal gesteuert, das derart konfiguriert
ist, daß der Voranhebungstreiber für einen Abschnitt des
Taktzyklus Hochfrequenzkomponenten in eine Übertragungslei
tung injizieren kann. Das Voranhebungssteuerungssignal ist
derart konfiguriert, daß der Voranhebungstreiber in naher
Annäherung an Datensignalübergänge von dem Standardtreiber
"an" geschaltet wird und "aus" geschaltet wird, bevor ein
reflektiertes Signal, das durch die Impedanzfehlanpassung
zwischen dem Voranhebungstreiber und in Verarbeitungsrich
tung unterhalb gelegenen Elementen (d. h. der Übertragungs
leitung und dem Empfänger) bewirkt wird, an dem Parallel
treiberausgang erscheint.
Ein Verfahren zum Bereitstellen einer Hochfrequenzkompensa
tion für Daten- und Taktsignale ist ebenfalls offenbart.
Allgemein ausgedrückt kann das Verfahren folgendermaßen be
schrieben werden: Bereitstellen eines Datensignals an dem
Eingang eines impedanzangepaßten Treibers; Konfigurieren
eines Treibers mit niedriger Impedanz parallel zu dem impe
danzangepaßten Treiber; Bereitstellen eines Steuerungssi
gnals an den Treiber mit niedriger Impedanz, derart, daß
der Treiber mit niedriger Impedanz "an" geschaltet wird,
wenn das Datensignal übergeht, und "aus" geschaltet wird,
bevor ein reflektiertes Signal, das durch eine Impedanz
fehlanpassung induziert wird, an den Ausgang des impedanz
angepaßten Treibers zurückkehrt. Das Verfahren zum Bereit
stellen einer Hochfrequenzkompensation für Daten- und Takt
signale, das oben kurz dargestellt ist, führt zu einem
schnelleren Übergang an Empfangsvorrichtungen, während eine
Impedanzanpassung an dem Ausgang eines verbesserten Trei
bers beibehalten wird.
Die vorliegende Erfindung, die in den Ansprüchen definiert
ist, kann Bezug nehmend auf die folgenden Zeichnungen bes
ser verstanden werden. Die Zeichnungen sind nicht zwangs
läufig maßstabsgetreu, wobei statt dessen eine klare Dar
stellung der Prinzipien der vorliegenden Erfindung hervor
gehoben wird. Es zeigen:
Fig. 1A eine perspektivische Ansicht einer exemplarischen
gedruckten Schaltungsplatine, die eine Mehrzahl
von IC und eine Leiterbahn der gedruckten Schal
tungsplatine zum Verbinden verschiedener IC auf
weist;
Fig. 1B eine Querschnittsansicht eines exemplarischen
Flip-Chips, der eine Mehrzahl von IC und ein Ku
gelgitterarray zum physischen und elektrischen
Verbinden verschiedener Schaltungen auf dem Flip-
Chip mit Schaltungen auf anderen IC aufweist;
Fig. 2 ein Funktionsblockdiagramm, das ferner die Ver
bindung der Takt- und Datensignale zwischen ver
schiedenen IC auf der gedruckten Schaltungsplati
ne aus Fig. 1A darstellt;
Fig. 3 einen Graphen, der repräsentative Signalreflexio
nen darstellt, die bei dem übertragenen Signal
aus Fig. 2 beobachtet werden können;
Fig. 4A ein schematisches Diagramm, das eine Schaltungs
konfiguration des Stands der Technik zum steuer
baren Einstellen der Ausgangsimpedanz eines Trei
bers, um die repräsentativen Signalreflexionen
aus Fig. 3 zu reduzieren, darstellt;
Fig. 4B ein schematisches Diagramm, das eine alternative
Schaltungskonfiguration zum steuerbaren Einstel
len der Ausgangsimpedanz eines Treibers, um die
repräsentativen Signalreflexionen aus Fig. 3 zu
reduzieren, darstellt;
Fig. 5 ein Funktionsblockdiagramm, das eine Schaltungs
konfiguration eines Hochfrequenzkompensators dar
stellt, der mit der vorliegenden Erfindung über
einstimmt;
Fig. 6 ein Zeitdiagramm, das die bevorzugte Beziehung
des Voranhebungssteuerungssignals zu dem Datensi
gnal aus Fig. 5 darstellt;
Fig. 7A ein Schaltungsschema eines bevorzugten Ausfüh
rungsbeispiels des Voranhebungstreibers aus Fig.
5;
Fig. 7B ein Schaltungsschema eines alternativen Ausfüh
rungsbeispiels des Voranhebungstreibers aus Fig.
5; und
Fig. 8 ein Flußdiagramm, das ein Verfahren zur Hochfre
quenzkompensation von Daten- und Taktsignalen
darstellt, das durch die Schaltung, die in Fig. 5
eingeführt wurde, praktiziert werden kann.
Bezug nehmend auf die Zeichnungen bezeichnen gleiche Be
zugszeichen in allen Zeichnungen entsprechende Teile. Es
wird Bezug auf Fig. 5 genommen, die ein Funktionsblockdia
gramm darstellt, das die Schaltungskonfiguration eines
Hochfrequenzkompensators darstellt, der übereinstimmend mit
der vorliegenden Erfindung ist. Diesbezüglich kann ein
Hochfrequenzkompensator 100 auf einer ersten IC 10a konfi
guriert sein, die über ein Signalübertragungsmedium, das
durch eine zusammengesetzte Übertragungsleitung 148 model
liert sein kann, mit einer zweiten IC 10b verbunden ist.
Der Hochfrequenzkompensator 100 kann einen ersten Treiber
140 und einen Voranhebungstreiber 120 (d. h. den Pe-Treiber)
aufweisen. Dem Hochfrequenzkompensator 100 kann ein Daten
signal 105 und ein Pe-Steuerungssignal 115 geliefert wer
den. Ansprechend auf sowohl das Datensignal 105 als auch
das Pe-Steuerungssignal 115 kann der Hochfrequenzkompensa
tor 100 ein hochfrequenzkompensiertes Ausgangssignal 155
erzeugen. Wie in Fig. 5 gezeigt ist, kann das hochfrequenz
kompensierte Ausgangssignal 155 sowohl ein Ausgangssignal
145 des ersten Treibers als auch ein Ausgangssignal 125 des
Pe-Treibers aufweisen.
Wie in Fig. 5 dargestellt ist, ist der Pe-Treiber 120 par
allel zu dem ersten Treiber 140 geschaltet. Gemäß einem be
vorzugten Ausführungsbeispiel ist der erste Treiber 140 ein
Standardtreiber, der mit einer Ausgangsimpedanz konfigu
riert ist, die an die charakteristische Impedanz Zo der zu
sammengesetzten Übertragungsleitung 148 (d. h. des komplet
ten Satzes von Elementen, die verwendet werden, um ein Si
gnalübertragungsmedium von der ersten IC 10a zu der zweiten
IC 10b zu bilden) und eines bestimmten Empfängers 160 ange
paßt ist. Umgekehrt kann der Pe-Treiber 120 derart konfigu
riert sein, daß er eine niedrige Ausgangsimpedanz aufweist,
wenn er in einem "An"-Zustand ist, und eine hohe Ausgangs
impedanz, wenn er in einem "Aus"-Zustand ist. Gemäß der
vorliegenden Erfindung kann der An/Aus-Status des Pe-
Treibers 120 durch das Pe-Steuerungseingangssignal 115 ma
nipuliert werden. Wie in der Figur gezeigt ist, kann das
hochfrequenzkompensierte Ausgangssignal 155 über die zusam
mengesetzte Übertragungsleitung 148 (z. B. die IC-
Anschlußstifte 12, die Anschlußflächen 22 der gedruckten
Schaltung und die Leiterbahn 25 der gedruckten Schaltungs
platine aus Fig. 2) zu einem bestimmten Empfänger 160 ver
teilt werden. Während sich die vorliegende Erfindung auf
eine Hochfrequenzkompensation von IC-zu-IC-
Signalübertragungen richtet, sei darauf hingewiesen, daß
die Lehren und Konzepte der vorliegenden Erfindung auch auf
den Fall angewendet werden können, bei dem der Empfänger
160 auf der gleichen IC wie der Treiber 140 konfiguriert
ist, und bei dem die zusammengesetzte Übertragungsleitung
148 durch eine leitende Schicht gebildet ist, die der IC
zugeordnet ist. Ferner ist es für Fachleute offensichtlich,
daß die Lehren und Konzepte der vorliegenden Erfindung auf
Treiberkonfigurationen, bei denen die zusammengesetzte
Übertragungsleitung 148 einem Bus 15 (Fig. 2) zugeordnet
ist, sowie auf andere Übertragungsmedien als die Leiterbahn
25 der gedruckten Schaltungsplatine (Fig. 1A, 1B und 2) an
gewendet werden können. Es sei angemerkt, daß, wenn die
charakteristische Impedanz des/der bestimmten Empfänger/s
160 und/oder die charakteristische Impedanz des Übertra
gungsmediums variieren, die Ausgangsimpedanz des Treibers
140 entsprechend variiert.
Nach der allgemeinen Beschreibung des Höchfrequenzkompensa
tors 100 und seines Betriebs Bezug nehmend auf das Funkti
onsblockdiagramm aus Fig. 5 wird nun Bezug auf Fig. 6 ge
nommen, die ein Zeitdiagramm darstellt, das die bevorzugte
Beziehung des Pe-Steuerungssignals 115 zu dem Datensignal
105 darstellt, das an den Hochfrequenzkompensator 100 aus
Fig. 5 angelegt wird. Diesbezüglich weist die Zeitbeziehung
ein Datensignal 105 auf, das an den Treiber 140 (Fig. 5)
angelegt werden kann, um das Datensignal 105 vor der Ver
teilung an den Empfänger 160 (Fig. 5) zu verstärken. Wie in
Fig. 6 gezeigt ist, kann das Datensignal 105 mit der Zeit
eine Zahl von Signalpegelübergängen aufweisen. Im allgemei
nen sind die Signalpegelübergänge derart, daß die Signal
spannung eine Logisches-Hoch-Schwelle oder eine Logisches-
Tief-Schwelle für wesentliche Abschnitte eines Taktzyklus
überschreitet. Signalpegelübergängen können auf zwei Weisen
auftreten. Ein Anstiegsflankensignalpegelübergang 200 tritt
auf, wenn das Datensignal 105 von einem Logisches-Tief-
Spannungspegel zu einem Logisches-Hoch-Spannungspegel über
geht. Umgekehrt treten Abfallflankensignalübergänge 220
auf, wenn das Datensignal 105 von einem Logisches-Hoch-
Spannungspegel zu einem Logisches-Tief-Spannungspegel über
geht. Es ist wichtig anzumerken, daß diese Methodik auch
für invertierte Treiber funktioniert.
Gemäß einem bevorzugten Ausführungsbeispiel des Hochfre
quenzkompensators 100 (Fig. 5) wird das Pe-Steuerungssignal
115 derart an den Pe-Treiber 120 (Fig. 5) angelegt, daß der
Pe-Treiber für einen kurzen Zeitraum "an" geschaltet wird,
der im wesentlichen gleichzeitig mit einem Datenübergang
des Datensignals 105 beginnt. Wie in Fig. 6 dargestellt
ist, kann das Pe-Steuerungssignal 115 konfiguriert sein, um
einen "An"-Status-Puls 300a anzulegen, der mit Anstiegs
flankensignalpegelübergängen 200 übereinstimmt, sowie einen
"An"-Status-Puls 300b, der mit Abfallflankensignalübergän
gen 220 übereinstimmt. Wie weiter in der Zeitbeziehung aus
Fig. 6 gezeigt ist, ist das Pe-Steuerungssignal 115 derart
konfiguriert, daß der "An"-Puls 300 für einen wesentlichen
Zeitraum vor dem nächsten Datenübergang entfernt wird (d. h.
der Pe-Treiber 120 wird "aus" geschaltet). Es ist noch
wichtiger, daß das Pe-Treibersteuerungssignal 115 derart
konfiguriert ist, daß der Pe-Treiber 120 (Fig. 5) "aus" ge
schaltet wird, bevor ein reflektiertes Signal zu der Aus
gangsstufe des Treibers 140 (Fig. 5) zurückkehrt. Es ist
wesentlich anzumerken, daß die Zeitbeziehung aus Fig. 6 le
diglich beispielhaft gegeben wird, um die allgemeine Natur
des Pe-Steuerungssignals 115 und der/des zugeordneten "An"-
Pulse/s 300 zu beschreiben. Praktischerweise kann das Pe-
Steuerungssignal 115 ein Abstimmen erforderlich machen, um
sicherzustellen, daß das Pe-Treiberausgangssignal 125 mit
den jeweiligen Anstiegs- und Abfallflankenübergängen 200,
220 des Eingangsdatensignals 105 ausgerichtet ist.
Nach dieser kurzen Beschreibung der Zeitbeziehung zwischen
dem Pe-Steuerungssignal 115 und dem Eingangsdatensignal 105
(Fig. 5) bezüglich des exemplarischen Zeitdiagramms aus
Fig. 6 wird im folgenden auf Fig. 7A Bezug genommen, die
ein Schaltungsschema eines bevorzugten Ausführungsbeispiels
des Voranhebungstreibers 120 aus Fig. 5 darstellt. Diesbe
züglich kann ein bevorzugtes Ausführungsbeispiel des Pe-
Treibers 120 ein FET-Netzwerk, wie in Fig. 7A gezeigt ist,
aufweisen. Das FET-Netzwerk liefert eine steuerbare varia
ble Impedanz, die dazu dient, die Ausgangsimpedanz des Pe-
Treibers 120 zu verändern, um an eine charakteristische Im
pedanz der Übertragungsleitung angepaßt zu werden. Die Im
pedanz, die durch das FET-Netzwerk geliefert wird, kann
durch eines oder mehrere Prozeß-, Spannungs- und Tempera
tur-Kompensationssignale (PVT-Kompensationssignale; PVT =
Process, Voltage and Temperature), die ansprechend auf das
Datensignal 105 geliefert werden, und die vorhandene Schal
tung des Hochfrequenzkompensators 100 (Fig. 5) und Umge
bungsbedingungen gesteuert werden. Diese Steuerungssignale
können ausgewählte FET in dem FET-Netzwerk "an" oder "aus"
schalten. Das Ausgangssignal des FET-Netzwerks wird über
den Pe-Treiberausgangsleiter 125 zu dem Ausgangssignal 145
des ersten Treibers (Fig. 5) geleitet.
Insbesondere ist das FET-Netzwerk bezüglich des Datenein
gangssignals 105, des Pe-Treiberausgangssignals 125 und der
PVT- und Datensteuerung 135 dargestellt. Das FET-Netzwerk
umfaßt eine Mehrzahl von PFET-Vorrichtungen 312 und eine
Mehrzahl von NFET-Vorrichtungen 314, die elektrisch paral
lel geschaltet sind. Jeder FET 312, 314 kann durch eine Ka
nalbreite definiert sein, die die Leitfähigkeit (und des
halb den Widerstand) der bestimmten FET-Vorrichtung 312,
314 definiert. Wenn ein FET "an" geschaltet ist, leitet
derselbe die Spannung von dem Eingangsdatensignal 105, wie
durch die PVT- und Datensteuerung 135 geliefert, zu dem Pe-
Treiberausgang 125. Wenn mehr als eine der FET-
Vorrichtungen 312, 314 "an" geschaltet ist, wirken diesel
ben als Widerstände, die sich parallel kombinieren, um ei
nen niedrigeren Widerstand zu liefern. Auf diese Weise wird
die Ausgangsimpedanz der Treiberschaltung variiert. Vor
zugsweise sind die FET-Vorrichtungen 312, 314 entworfen, um
progressiv abnehmende Kanalbreiten aufzuweisen und insbe
sondere Kanalbreiten, die um einen Faktor von 2 abnehmen.
So kann z. B. die Kanalbreite eines ausgewählten PFET 312a
ein bestimmter Wert X sein, wobei die Kanalbreite eines
zweiten PFET 312b etwa 1/2 X sein kann, die Kanalbreite ei
nes PFET 312c etwa 1/4 X, usw. Es ist wesentlich anzumer
ken, daß das oben eingeführte Schema zum Variieren der Ka
nalbreite verschiedener FET-Vorrichtungen 312, 314 ein bi
när gewichtetes Impedanzsteuerungsschema darstellt. Es ist
zu erkennen, daß es eine Menge geeigneter Beziehungen gibt,
die auf die verschiedenen FET-Vorrichtungskanalbreiten an
gewendet werden können, um eine Zahl von erwünschten Impe
danzsteuerungseffekten zu erzielen. Die verschiedenen FET-
Vorrichtungskanalbreiten können z. B. durch ein anderes Ver
hältnis als 2 variiert und durch einen geeignet konfigu
rierten Verhältniscode eingestellt werden. Bei einem ande
ren Beispiel kann die Mehrzahl von FET-Vorrichtungen 312,
314 unter Verwendung eines Thermometercodes steuerbar ein
gestellt werden. Diese und andere Schemata zum Verändern
der verschiedenen FET-Vorrichtungskanalbreiten werden als
innerhalb des Bereichs der vorliegenden Erfindung betrach
tet.
Gemäß den vorgenannten Steuerungsschemata können die gesam
ten Ausgänge aus der PVT- und Datensteuerung 135 als ein
digitales Steuerungswort dienen, um ausgewählte FET-
Vorrichtungen 312, 314 "an" zu schalten, um die Ausgangsim
pedanz des Pe-Treibers 120 genau zu steuern. Es ist er
sichtlich, daß der Schaltungsaufbau oder die Logik der PVT-
und Datensteuerung 135 (nicht gezeigt) vom Prozeß, der
Spannung und der Temperatur (PVT) abhängt, hier jedoch
nicht beschrieben werden muß, um die Lehren und Konzepte
der vorliegenden Erfindung zu erkennen.
Nach der kurzen Beschreibung der Architektur und des Be
triebs eines bevorzugten Ausführungsbeispiels des Pe-
Treibers 120, der in Fig. 7A dargestellt ist, wird nun Be
zug auf Fig. 7B genommen, die eine alternative Implementie
rung darstellt. Diesbezüglich kann ein Pe-Treiber 120 ein
FET-Netzwerk aufweisen, wie in Fig. 7B gezeigt ist. Das
FET-Netzwerk liefert eine steuerbare variable Impedanz, was
dazu dient, die Ausgangsimpedanz des Pe-Treibers 120 zu
verändern, um eine charakteristische Impedanz der Übertra
gungsleitung anzupassen. Die Impedanz, die durch das FET-
Netzwerk geliefert wird, wird durch eines oder mehrere PVT-
und Datensteuerungssignale gesteuert, die von der PVT- und
Datensteuerung 135 erzeugt werden. Wie in der Schaltung aus
Fig. 7B dargestellt ist, wird das Ausgangssignal des FET-
Netzwerks über den Pe-Treiberausgangsleiter 125 zu dem Aus
gangssignal 145 des ersten Treibers (Fig. 5) geleitet.
Insbesondere ist das FET-Netzwerk bezüglich des Datenein
gangssignals 105, des Pe-Treiberausgangssignals 125 und der
PVT- und Datensteuerung 135 dargestellt. Das FET-Netzwerk
umfaßt eine Mehrzahl von NFET-Vorrichtungen 321, 322, 323,
324, 325 und 326, die elektrisch parallel geschaltet sind.
Jeder der NFET 321 bis 326 kann durch eine Kanalbreite de
finiert sein, die die Leitfähigkeit (und deshalb den Wider
stand) dieser NFET-Vorrichtung definiert. Wenn der NFET
"an" geschaltet wird, leitet derselbe die Spannung von dem
Eingangsdatensignal 105 zu dem Pe-Treiberausgangssignal
125. Wenn mehr als eine der NFET-Vorrichtungen 321-326 "an"
geschaltet ist, wirken dieselben als Widerstände, die sich
parallel kombinieren, um einen niedrigeren Widerstand zu
liefern. Auf diese Weise wird die Ausgangsimpedanz der
Treiberschaltung variiert. Vorzugsweise sind die NFET-
Vorrichtungen 321-326 entworfen, um progressiv abnehmende
Kanalbreiten aufzuweisen, und insbesondere Kanalbreiten,
die um einen Faktor von 2 abnehmen. So kann z. B. die Kanal
breite des NFET 321 ein bestimmter Wert X sein, wobei die
Kanalbreite des NFET 322 etwa 1/2 X sein kann, die Kanal
breite des NFET 323 etwa 1/4 X, usw. Deshalb kann der ge
samte Ausgang der PVT- und Datensteuerungssignale als ein
digitales Steuerungswort dienen, um ausgewählte NFET-
Vorrichtungen 321-326 "an" zu schalten, um die Ausgangsim
pedanz des Pe-Treibers 120 genau zu steuern. Es ist zu er
kennen, daß der Schaltungsaufbau oder die Logik der PVT-
und Datensteuerung 135 (nicht gezeigt) von dem Prozeß, der
Spannung und der Temperatur (PVT) abhängt, hierin jedoch
nicht beschrieben werden muß. Wie in Fig. 7B gezeigt ist,
ist das FET-Netzwerk derart entworfen, daß zumindest ein
Pfad immer "an" ist, um es einem Signal zu ermöglichen, von
dem Dateneingangssignal 105 zu dem Pe-Treiberausgang 125 zu
gelangen.
Es sollte offensichtlich sein, daß eine Menge von geeigne
ten FET-Kanalbreitenbeziehungen, die Bezug nehmend auf die
bevorzugte Implementierung, die in Fig. 7A eingeführt wur
de, beschrieben wurden, ebenfalls auf die verschiedenen
FET-Vorrichtungskanalbreiten in der Schaltung, die in Fig.
7B dargestellt ist, angewendet werden können, um eine Zahl
von erwünschten Impedanzsteuerungseffekten zu erzielen.
Diese und weitere Schemata zum Variieren der verschiedenen
FET-Vorrichtungskanalbreiten werden als innerhalb des Be
reichs der vorliegenden Erfindung betrachtet.
Im folgenden wird Bezug auf Fig. 8 genommen, die ein Fluß
diagramm darstellt, das ein Verfahren zur Hochfrequenzkom
pensation von Daten- und Taktsignalen darstellt, das durch
die Schaltung, die in Fig. 5 eingeführt wurde, praktiziert
werden kann. Diesbezüglich kann das Verfahren zur Hochfre
quenzkompensation von Daten- und Taktsignale 400 mit einem
Schritt 405 beginnen, der hierin als "Start" bezeichnet
ist. Als nächstes kann das Verfahren zur Hochfrequenzkom
pensation von Daten- und Taktsignalen 400 in einem Schritt
410 einen impedanzangepaßten Treiber aktivieren, um ein Si
gnal mit ausreichender Leistung zu erzeugen, um ein Über
tragungsmedium zwischen einer Signalquellenvorrichtung, die
einer ersten IC-Vorrichtung zugeordnet ist, und einem be
stimmten Empfänger, der sich entweder in einer wesentlichen
Entfernung von der Quellenvorrichtung auf der gleichen IC
befindet oder auf einer zweiten IC-Vorrichtung zugeordnet
ist, zu durchlaufen. Das Verfahren zur Hochfrequenzkompen
sation von Daten- und Taktsignalen 400 kann mit einem
Schritt 415 fortfahren, bei dem ein Signal, das zur Über
tragung zu einem oder mehreren Empfängern entworfen ist,
empfangen wird. Wie in einem Schritt 420 dargestellt ist,
kann eine Bestimmung durchgeführt werden, ob das Signal ge
rade dabei ist, zu einem neuen Signalpegel überzugehen.
Wenn die Bestimmung in Schritt 420 negativ ist, wie durch
den "Nein"-Arm des Flußdiagramms dargestellt ist, kann das
Verfahren zur Hochfrequenzkompensation von Daten- und Takt
signalen 400 die Schritte 415 und 420 fortlaufend wiederho
len, bis ein Signalübergang angezeigt wird. Andernfalls
kann, wenn die Bestimmung in Schritt 420 positiv ist (d. h.
das empfangene Signal ist dabei, zu einem neuen Signalpegel
überzugehen), das Verfahren zur Hochfrequenzkompensation
von Daten- und Taktsignalen 400 konfiguriert sein, um einen
Schritt 425 durchzuführen, bei dem ein Voranhebungstreiber
aktiviert wird.
Gemäß den Lehren und Konzepten der vorliegenden Erfindung
kann das Verfahren zur Hochfrequenzkompensation von Daten-
und Taktsignalen 400 eine Abfrage durchführen, wie in einem
Schritt 430 dargestellt ist, um zu bestimmen, ob der Pe-
Treiber für eine ausreichende Dauer aktiviert wurde, um ein
Treibersignal zu erhöhen, das das Ausgangssignal des impe
danzangepaßten Treibers, der in Schritt 410 aktiviert wur
de, sowie das Pe-Treiberausgangssignal 125 aufweist. Wie
bereits oben Bezug nehmend auf den Hochfrequenzkompensator
100 aus Fig. 5 besprochen wurde und gemäß den Lehren der
vorliegenden Erfindung sollte der Pe-Treiber 120 (Fig. 5)
deaktiviert (d. h. in einem "Aus"-Zustand) sein, bevor ein
reflektiertes Signal ankommt, um den Vorteil, der durch den
impedanzangepaßten Treiber geliefert wird, gemeinsam mit
dem Hochfrequenzinhalt, der durch den Pe-Treiber 120 mit
niedriger Impedanz eingeführt wird, beizubehalten. Wie wei
ter durch das Flußdiagramm aus Fig. 8 dargestellt ist,
kann, wenn die Bestimmung in Schritt 430 negativ ist (d. h.
der Pe-Treiber nicht für eine Zeit t aktiviert wurde), das
Verfahren zur Hochfrequenzkompensation von Daten- und Takt
signalen 400 konfiguriert sein, um die Abfrage einfach zu
wiederholen. Es ist zu erkennen, daß eine geeignete Verzö
gerung vor jeder Wiederholungsdurchführung der Abfrage aus
Schritt 430 eingefügt werden kann. Andernfalls kann, wenn
die Bestimmung in Schritt 430 positiv ist, d. h. der Pe-
Treiber für eine ausreichende Zeit aktiviert wurde, das
Verfahren zur Hochfrequenzkompensation von Daten- und Takt
signalen 400 konfiguriert sein, um den Pe-Treiber, wie in
einem Schritt 435 angezeigt ist, zu deaktivieren. Danach
kann, wie in dem Flußdiagramm in Fig. 8 gezeigt ist, das
Verfahren zur Hochfrequenzkompensation von Daten- und Takt
signalen 400 konfiguriert sein, um die Schritt 415 bis 435,
wie durch den Flußdiagrammpfeil angezeigt ist, zu wiederho
len. Es ist für Fachleute ersichtlich, daß das Verfahren
zur Hochfrequenzkompensation von Daten- und Taktsignalen
400 konfiguriert sein kann, um periodisch deaktiviert zu
werden (d. h. der impedanzangepaßte Treiber ist "aus" ge
schaltet), und um bei Schritt 410 ansprechend auf eine An
zeige, daß das Datensignal nicht mehr von einem zugeordne
ten System erfordert wird, wieder in das Flußdiagramm ein
zutreten.
Alle Prozeßbeschreibungen oder -blöcke in dem Flußdiagramm
aus Fig. 8 sollten so verstanden werden, um spezifische lo
gische Funktionen oder Schritte bei dem Verfahren zur Hoch
frequenzkompensation von Daten- und Taktsignalen 400 darzu
stellen. Alternative Implementierungen sind in dem Bereich
des bevorzugten Ausführungsbeispiels der vorliegenden Er
findung enthalten, bei der Funktionen außerhalb der gezeig
ten oder erläuterten Reihenfolge, einschließlich im wesent
lichen gleichzeitig oder in umgekehrter Reihenfolge, abhän
gig von der beinhalteten Funktionalität ausgeführt werden
können, wie für Fachleute auf dem Gebiet der vorliegenden
Erfindung zu erkennen ist.
Claims (28)
1. Verbesserter Ausgangstreiber (100) zum Treiben eines
Signals (105), wobei der Ausgangstreiber (100) folgen
de Merkmale aufweist:
einen ersten Treiber (140), der mit einem Signalein gang und einem Signalausgang konfiguriert ist, wobei der erste Treiber (140) eine Ausgangsimpedanz auf weist, die ausgewählt ist, um an eine charakteristi sche Impedanz eines Signalübertragungsmediums (148) und die Eingangsimpedanz zumindest eines Empfängers (160) angepaßt zu sein; und
einen zweiten Treiber (120), der elektrisch parallel zu dem ersten Treiber (140) geschaltet ist, wobei der zweite Treiber konfiguriert ist, um den Signaleingang ansprechend auf ein Steuerungseingangssignal (135) zu empfangen und zu verstärken, wobei das Steuerungsein gangssignal derart angelegt wird, daß der zweite Trei ber (120) für einen Abschnitt eines Taktzyklus, der Übergängen eines Signals (105) entspricht, das an den Signaleingang des ersten Treibers angelegt wird, ange schaltet wird.
einen ersten Treiber (140), der mit einem Signalein gang und einem Signalausgang konfiguriert ist, wobei der erste Treiber (140) eine Ausgangsimpedanz auf weist, die ausgewählt ist, um an eine charakteristi sche Impedanz eines Signalübertragungsmediums (148) und die Eingangsimpedanz zumindest eines Empfängers (160) angepaßt zu sein; und
einen zweiten Treiber (120), der elektrisch parallel zu dem ersten Treiber (140) geschaltet ist, wobei der zweite Treiber konfiguriert ist, um den Signaleingang ansprechend auf ein Steuerungseingangssignal (135) zu empfangen und zu verstärken, wobei das Steuerungsein gangssignal derart angelegt wird, daß der zweite Trei ber (120) für einen Abschnitt eines Taktzyklus, der Übergängen eines Signals (105) entspricht, das an den Signaleingang des ersten Treibers angelegt wird, ange schaltet wird.
2. Treiber gemäß Anspruch 1, bei dem der zweite Treiber
(120) eine niedrige Ausgangsimpedanz aufweist.
3. Treiber gemäß Anspruch 1 oder 2, bei dem der zweite
Treiber (120) ein Feldeffekttransistor-(FET-)Netz
werk aufweist, das zwischen dem Signaleingang (105)
und dem Signalausgang (125) angeordnet ist.
4. Treiber gemäß Anspruch 2, bei dem das Steuerungsein
gangssignal (135) den zweiten Treiber (120) vor der
Rückkehr eines verstärkten Signals, das aufgrund der
Impedanzfehlanpassung zwischen dem Signalübertragungs
medium und dem zumindest einen Empfänger (160) reflek
tiert wird, ausschaltet.
5. Treiber gemäß Anspruch 3, bei dem das Steuerungsein
gangssignal (135) eine Mehrzahl von Signalen aufweist,
die durch eine Steuerungsschaltung erzeugt werden.
6. Treiber gemäß Anspruch 5, bei dem das FET-Netzwerk ei
ne Mehrzahl von p-Kanal-FET (PFET) (312a-312c) auf
weist, die elektrisch parallel geschaltet sind, wobei
die Source-Knoten von jedem der Mehrzahl von PFET
(312a-312c) elektrisch miteinander gekoppelt sind, und
wobei die Drain-Knoten von jedem der Mehrzahl von PFET
elektrisch miteinander gekoppelt sind.
7. Treiber gemäß Anspruch 5, bei dem das FET-Netzwerk ei
ne Mehrzahl von n-Kanal-FET (NFET) (314a-314c) auf
weist, die elektrisch parallel geschaltet sind, wobei
die Source-Knoten von jedem der Mehrzahl von NFET
(314a-314c) elektrisch miteinander gekoppelt sind, und
wobei die Drain-Knoten von jedem der Mehrzahl von NFET
elektrisch miteinander gekoppelt sind.
8. Treiber gemäß einem der Ansprüche 5 bis 7, bei dem die
Steuerungsschaltung eine Mehrzahl von Ausgangssignalen
aufweist, die in das FET-Netzwerk eingegeben werden,
wodurch die Steuerungsschaltungsausgangssignale dazu
dienen, die Ausgangsimpedanz des zweiten Treibers
(120) steuerbar zu verändern.
9. Treiber gemäß einem der Ansprüche 5 bis 7, bei dem die
Steuerungsschaltung eine Mehrzahl von Ausgangssignalen
aufweist, die in das FET-Netzwerk eingegeben werden,
wodurch die Steuerungsschaltungsausgangssignale dazu
dienen, die Ausgangssignalstärke von dem zweiten Trei
ber (120) steuerbar zu verändern.
10. Treiber gemäß einem der Ansprüche 5 bis 9, bei dem das
FET-Netzwerk eine Mehrzahl von p-Kanal-FET (PFET)
(312a-312c) und n-Kanal-FET (NFET) (314a-314c) auf
weist, bei dem ein PFET/NFET-Paar in einer Push/Pull-
Konfiguration elektrisch in Serie geschaltet ist, und
bei dem ein Drain-Knoten von jedem der Mehrzahl von
PFET elektrisch mit einem Source-Knoten von jedem der
Mehrzahl von NFET gekoppelt ist, um ein Ausgangssignal
des zweiten Treibers zu bilden.
11. Treiber gemäß Anspruch 6, bei dem ein Gate-Knoten von
jedem der Mehrzahl von p-Kanal-FET (PFET) (312a-312c)
elektrisch mit einem der Mehrzahl von Signalen gekop
pelt ist, die durch die Steuerungsschaltung erzeugt
werden.
12. Treiber gemäß Anspruch 7, bei dem ein Gate-Knoten von
jedem der Mehrzahl von n-Kanal-FET (NFET) (314a-314c)
elektrisch mit einem der Mehrzahl von Signalen gekop
pelt ist, die durch die Steuerungsschaltung erzeugt
werden.
13. Treiber gemäß Anspruch 8, bei dem die p-Kanal-FET der
Mehrzahl von p-Kanal-FET (PFET) (312a-312c) unter
schiedlich dimensioniert sind.
14. Treiber gemäß Anspruch 8, bei dem die p-Kanal-FET der
Mehrzahl von p-Kanal-FET (PFET) (312a-312c) mit Aus
nahme eines ersten PFET, der am nächsten an dem Si
gnaleingang ist, dimensioniert sind, um Breitenabmes
sungen aufzuweisen, die progressiv um einen Faktor 2
variieren.
15. Treiber gemäß Anspruch 9, bei dem die n-Kanal-FET der
Mehrzahl von n-Kanal-FET (NFET) (314a-314c) unter
schiedlich dimensioniert sind.
16. Treiber gemäß Anspruch 9, bei dem die n-Kanal-FET der
Mehrzahl von n-Kanal-FET (NFET) (314a-314c) mit Aus
nahme eines ersten NFET, der am nächsten an dem Si
gnaleingang ist, dimensioniert sind, um Breitenabmes
sungen aufzuweisen, die progressiv um einen Faktor 2
variieren.
17. Treiber gemäß Anspruch 10, bei dem die p-Kanal-FET der
Mehrzahl von p-Kanal-FET (PFET) (312a-312c) mit Aus
nahme eines ersten PFET, der am nächsten an dem Si
gnaleingang ist, dimensioniert sind, um progressiv
kleinere Breitenabmessungen aufzuweisen.
18. Treiber gemäß Anspruch 10, bei dem die n-Kanal-FET der
Mehrzahl von n-Kanal-FET (NFET) (314a-314c) mit Aus
nahme eines ersten NFET, der am nächsten an dem Si
gnaleingang ist, dimensioniert sind, um progressiv
kleinere Breitenabmessungen aufzuweisen.
19. Treiber gemäß Anspruch 12, bei dem die n-Kanal-FET der
Mehrzahl von n-Kanal-FET (NFET) (314a-314c) mit Aus
nahme eines ersten NFET, der am nächsten an dem Si
gnaleingang ist, dimensioniert sind, um progressiv
kleinere Breitenabmessungen aufzuweisen.
20. Verfahren zur Hochfrequenzkompensation von Daten- und
Taktsignalen, wobei das Verfahren folgende Schritte
aufweist:
Liefern eines Signals (105) an den Eingang eines impe danzangepaßten Treibers (140);
Bereitstellen eines Treibers (120) mit niedriger Impe danz parallel zu dem impedanzangepaßten Treiber; und
Zuführen eines Steuerungssignals (135) zu dem Treiber (120) mit niedriger Impedanz, derart, daß der Treiber mit niedriger Impedanz angeschaltet wird, wenn das Da tensignal übergeht, und daß der Treiber (120) mit niedriger Impedanz ausgeschaltet wird, bevor ein re flektiertes Signal, das durch eine Impedanzfehlanpas sung induziert wird, zu dem Ausgang (155) des impe danzangepaßten Treibers (140) zurückkehrt.
Liefern eines Signals (105) an den Eingang eines impe danzangepaßten Treibers (140);
Bereitstellen eines Treibers (120) mit niedriger Impe danz parallel zu dem impedanzangepaßten Treiber; und
Zuführen eines Steuerungssignals (135) zu dem Treiber (120) mit niedriger Impedanz, derart, daß der Treiber mit niedriger Impedanz angeschaltet wird, wenn das Da tensignal übergeht, und daß der Treiber (120) mit niedriger Impedanz ausgeschaltet wird, bevor ein re flektiertes Signal, das durch eine Impedanzfehlanpas sung induziert wird, zu dem Ausgang (155) des impe danzangepaßten Treibers (140) zurückkehrt.
21. Verfahren gemäß Anspruch 20, bei dem der impedanzange
paßte Treiber (140) an ist, wenn ein Eingangssignal an
dem Eingang des impedanzangepaßten Treibers vorhanden
ist.
22. Verfahren gemäß Anspruch 20 oder 21, bei dem der Trei
ber (120) mit niedriger Impedanz eine Dreizustandsvor
richtung aufweist, die ein Signal (125) ausgibt, das
einen logisch hohen Wert, wenn ein Eingangssignal
(105), das an den Eingang des impedanzangepaßten Trei
bers (140) angelegt wird, logisch hoch ist, und einen
logisch tiefen Wert aufweist, wenn ein Eingangssignal
(105), das an den Eingang des impedanzangepaßten Trei
bers angelegt wird, logisch tief ist, und bei dem kein
Signal an dem Eingang des Treibers (120) mit niedriger
Impedanz vorhanden ist, wenn derselbe ausgeschaltet
ist.
23. Verfahren gemäß einem der Ansprüche 20 bis 22, bei dem
das Steuerungssignal (135) durch eine Steuerung, die
auf eine Herstellungsprozeßveränderung und Temperatur
des Treibers (120) mit niedriger Impedanz anspricht,
erzeugt wird.
24. Verbesserter Ausgangstreiber (100) zum Treiben eines
Signals (105), wobei der Ausgangstreiber folgende
Merkmale aufweist:
eine Einrichtung zum Anpassen der charakteristischen Impedanz eines Übertragungsmediums, das entworfen ist, um das Signal zu verteilen; und
eine Einrichtung zum Einfügen eines Hochfrequenzin halts in das Signal.
eine Einrichtung zum Anpassen der charakteristischen Impedanz eines Übertragungsmediums, das entworfen ist, um das Signal zu verteilen; und
eine Einrichtung zum Einfügen eines Hochfrequenzin halts in das Signal.
25. Treiber gemäß Anspruch 24, bei dem die Anpassungsein
richtung einen ersten Treiber (140) mit einer Aus
gangsimpedanz aufweist, die an die charakteristische
Impedanz des Übertragungsmediums im wesentlichen ange
paßt ist.
26. Treiber gemäß Anspruch 24 oder 25, bei dem das Über
tragungsmedium eine Leiterbahn (25) einer gedruckten
Schaltungsplatine aufweist.
27. Treiber gemäß einem der Ansprüche 24 bis 26, bei dem
die Einrichtung zum Einfügen des Hochfrequenzinhalts
einen Treiber (120) mit niedriger Impedanz aufweist,
der auf ein Steuerungssignal anspricht, das den Trei
ber mit niedriger Impedanz derart anschaltet, daß die
Anstiegsflanke eines Ausgangspulses des Treibers mit
niedriger Impedanz mit einer Anstiegsflanke eines Si
gnalübergangs übereinstimmt, und bei dem das Steue
rungssignal den Treiber mit niedriger Impedanz aus
schaltet, bevor ein reflektiertes Signal an dem Aus
gang des ersten Treibers (140) ankommt.
28. Treiber gemäß einem der Ansprüche 24 bis 26, bei dem
die Einrichtung zum Einfügen des Hochfrequenzinhaltes
einen Treiber (120) mit niedriger Impedanz aufweist,
der auf ein Steuerungssignal anspricht, das den Trei
ber mit niedriger Impedanz derart anschaltet, daß die
Anstiegsflanke eines Ausgangspulses des Treibers mit
niedriger Impedanz mit einer Abfallflanke eines Si
gnalübergangs übereinstimmt, und bei dem das Steue
rungssignal den Treiber mit niedriger Impedanz aus
schaltet, bevor ein reflektiertes Signal an dem Aus
gang des ersten Treibers (140) ankommt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/795,834 | 2001-02-27 | ||
US09/795,834 US6759868B2 (en) | 2001-02-27 | 2001-02-27 | Circuit and method for compensation if high-frequency signal loss on a transmission line |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10201890A1 true DE10201890A1 (de) | 2002-09-19 |
DE10201890B4 DE10201890B4 (de) | 2006-03-23 |
Family
ID=25166568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10201890A Expired - Fee Related DE10201890B4 (de) | 2001-02-27 | 2002-01-18 | Schaltung und Verfahren zur Kompensation eines Hochfrequenzsignalverlustes auf einer Übertragungsleitung |
Country Status (3)
Country | Link |
---|---|
US (1) | US6759868B2 (de) |
JP (1) | JP2002325019A (de) |
DE (1) | DE10201890B4 (de) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2838888B1 (fr) * | 2002-04-22 | 2005-07-29 | St Microelectronics Sa | Procede de controle de l'impedance d'un dispositif semiconducteur d'amplification de sortie, et dispositif amplificateur de sortie correspondant |
US7051127B2 (en) * | 2002-05-10 | 2006-05-23 | Hewlett-Packard Development Company, L.P. | Method and apparatus for selectively providing data pre-emphasis based upon data content history |
JP2003337640A (ja) * | 2002-05-21 | 2003-11-28 | Mitsubishi Electric Corp | バス制御装置 |
US6727730B1 (en) * | 2002-09-27 | 2004-04-27 | Cypress Semiconductor Corp. | High speed on-chip signaling system and method |
JP3791498B2 (ja) * | 2003-01-17 | 2006-06-28 | 日本電気株式会社 | プリエンファシス機能を有する出力バッファ回路 |
US7336547B2 (en) * | 2004-02-27 | 2008-02-26 | Micron Technology, Inc. | Memory device having conditioning output data |
US7248636B2 (en) * | 2004-04-20 | 2007-07-24 | Hewlett-Packard Development Company, L.P. | Systems and methods for adjusting an output driver |
US7215144B2 (en) * | 2004-05-20 | 2007-05-08 | International Business Machines Corporation | Pre-emphasis driver with constant impedance |
US7119580B2 (en) * | 2004-06-08 | 2006-10-10 | Transmeta Corporation | Repeater circuit with high performance repeater mode and normal repeater mode |
US7092312B2 (en) * | 2004-08-03 | 2006-08-15 | Micron Technology, Inc. | Pre-emphasis for strobe signals in memory device |
US7515208B1 (en) | 2004-10-08 | 2009-04-07 | Nvidia Corporation | Apparatus, system, and method for detecting AC-coupled electrical loads |
JP4872228B2 (ja) * | 2005-03-28 | 2012-02-08 | 日本電気株式会社 | 出力バッファ回路 |
US7409197B2 (en) * | 2005-03-31 | 2008-08-05 | Intel Corporation | Transceiver with receive path overload protection and method |
KR100734301B1 (ko) | 2005-05-12 | 2007-07-02 | 삼성전자주식회사 | 프리 엠파시스 신호 발생기를 구비하는 반도체 메모리 장치 |
US7215156B1 (en) | 2005-06-20 | 2007-05-08 | Ami Semiconductor, Inc. | Differential signal driver having complimentary and current-aided pre-emphasis |
JP2007036848A (ja) | 2005-07-28 | 2007-02-08 | Ricoh Co Ltd | ドライバ回路 |
KR100666177B1 (ko) * | 2005-09-30 | 2007-01-09 | 삼성전자주식회사 | 모드 레지스터 셋트를 이용하여 초기강화 드라이버의 임피던스 및 강도를 제어하는 출력 드라이버 |
US7323907B1 (en) * | 2005-11-30 | 2008-01-29 | Ting-Sheng Ku | Pre-emphasis driver control |
JP2007158677A (ja) * | 2005-12-05 | 2007-06-21 | Ricoh Co Ltd | 電気信号出力装置および半導体レーザ変調駆動装置および画像形成装置 |
JP2007158513A (ja) * | 2005-12-01 | 2007-06-21 | Ricoh Co Ltd | 電気信号出力装置および半導体レーザ変調駆動装置および画像形成装置 |
US7863946B2 (en) * | 2005-12-01 | 2011-01-04 | Ricoh Company, Ltd. | Electric signal outputting apparatus with a switching part, an impedance matching part, and an auxiliary switching part |
TWI301696B (en) * | 2005-12-15 | 2008-10-01 | Via Tech Inc | Transmission circuit and related method |
US8228096B2 (en) | 2007-03-02 | 2012-07-24 | Kawasaki Microelectronics, Inc. | Circuit and method for current-mode output driver with pre-emphasis |
JP4939327B2 (ja) * | 2007-07-10 | 2012-05-23 | エルピーダメモリ株式会社 | キャリブレーション回路及びこれを備える半導体装置、並びに、メモリモジュール |
US7443194B1 (en) | 2008-04-24 | 2008-10-28 | International Business Machines Corporation | I/O driver for integrated circuit with output impedance control |
US7728620B2 (en) * | 2008-04-29 | 2010-06-01 | Qimonda Ag | System including preemphasis driver circuit and method |
US7888968B2 (en) * | 2009-01-15 | 2011-02-15 | International Business Machines Corporation | Configurable pre-emphasis driver with selective constant and adjustable output impedance modes |
US9070670B2 (en) * | 2009-01-29 | 2015-06-30 | International Rectifier Corporation | Electrical connectivity of die to a host substrate |
US20110161532A1 (en) * | 2009-12-30 | 2011-06-30 | Fairchild Semiconductor Corporation | Transceiver for wired serial communication |
US8410818B1 (en) * | 2012-02-14 | 2013-04-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | High speed communication interface with an adaptive swing driver to reduce power consumption |
US8964888B2 (en) | 2012-08-29 | 2015-02-24 | Qualcomm Incorporated | System and method of generating a pre-emphasis pulse |
US9674598B2 (en) | 2014-04-15 | 2017-06-06 | Fairchild Semiconductor Corporation | Audio accessory communication with active noise cancellation |
US10009023B2 (en) * | 2016-04-04 | 2018-06-26 | Mediatek Inc. | Method and apparatus for edge equalization for high speed drivers |
US9735760B1 (en) | 2016-04-29 | 2017-08-15 | Hewlett Packard Enterprise Development Lp | Devices with push-pull drivers |
US10236883B1 (en) * | 2017-08-23 | 2019-03-19 | Taiwan Semiconductor Manufacturing Company Ltd. | All-digital low voltage swing circuit for intra-chip interconnection |
WO2021071787A1 (en) * | 2019-10-07 | 2021-04-15 | Fluke Corporation | Time-domain reflectometer distance measurement for devices sharing a common bus |
CN112399098B (zh) * | 2020-12-02 | 2024-01-19 | 龙迅半导体(合肥)股份有限公司 | Hdmi发送器输出信号强度自动配置方法及系统 |
CN113691393A (zh) * | 2021-07-14 | 2021-11-23 | 深圳市联洲国际技术有限公司 | 基于预加重的通信质量优化方法、装置、设备及存储介质 |
CN114501775B (zh) * | 2021-12-23 | 2023-06-16 | 苏州浪潮智能科技有限公司 | 一种电路板上io线特性阻抗调整装置、方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5039874A (en) * | 1990-03-15 | 1991-08-13 | Hewlett-Packard Company | Method and apparatus for driving an integrated-circuit output pad |
US5162672A (en) * | 1990-12-24 | 1992-11-10 | Motorola, Inc. | Data processor having an output terminal with selectable output impedances |
US5528166A (en) * | 1995-03-14 | 1996-06-18 | Intel Corporation | Pulse controlled impedance compensated output buffer |
US5963047A (en) * | 1996-07-23 | 1999-10-05 | Pericom Semiconductor Corp. | Noise supression using neighbor-sensing for a CMOS output buffer with a large DC current sink |
US5898321A (en) * | 1997-03-24 | 1999-04-27 | Intel Corporation | Method and apparatus for slew rate and impedance compensating buffer circuits |
US6242942B1 (en) * | 1998-11-13 | 2001-06-05 | Integrated Device Technology, Inc. | Integrated circuit output buffers having feedback switches therein for reducing simultaneous switching noise and improving impedance matching characteristics |
US6420899B1 (en) * | 2000-12-29 | 2002-07-16 | Intel Corporation | Dynamic impedance matched driver for improved slew rate and glitch termination |
-
2001
- 2001-02-27 US US09/795,834 patent/US6759868B2/en not_active Expired - Lifetime
-
2002
- 2002-01-18 DE DE10201890A patent/DE10201890B4/de not_active Expired - Fee Related
- 2002-02-07 JP JP2002030566A patent/JP2002325019A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JP2002325019A (ja) | 2002-11-08 |
US20020118042A1 (en) | 2002-08-29 |
US6759868B2 (en) | 2004-07-06 |
DE10201890B4 (de) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10201890B4 (de) | Schaltung und Verfahren zur Kompensation eines Hochfrequenzsignalverlustes auf einer Übertragungsleitung | |
DE4447755B4 (de) | Signalübertragungseinrichtung | |
DE10101066B4 (de) | Treiberschaltung, Empfangsschaltung und Signalübertragungs-Bussystem | |
DE69930314T2 (de) | On-chip abschluss | |
DE69737731T2 (de) | Integrierte Schaltung mit adaptivem Eingangs/Ausgangstor | |
DE69216918T2 (de) | Digitale Kalibriervorrichtung | |
DE69434906T2 (de) | Integrierte Halbleiterschaltung und Abschlussvorrichtung | |
DE4412055C1 (de) | CMOS-Abschlußwiderstandsschaltung | |
DE10233865B4 (de) | Speichermodul | |
DE102007039604A1 (de) | Kalibrierungsschaltung, damit ausgestattete Halbleitervorrichtung und Verfahren zur Einstellung der Ausgangseigenschaften der Halbleitervorrichtung | |
EP1704452A1 (de) | Transistoranordnung mit temperaturkompensation und verfahren zur temperaturkompensation | |
DE10203955A1 (de) | Hochfrequenz-MOS-Schalter | |
DE602004011809T2 (de) | Interne spannungsdifferenz für eine speicherschnittstelle | |
DE4100278C2 (de) | Integrierte Schaltung mit einem Paar von Signalübertragungsleitungen | |
DE19815878A1 (de) | Verfahren zur Signalübertragung zwischen integrierten Halbleiterschaltungen und Ausgangstreiberschaltung für ein derartiges Verfahren | |
DE102009031563A1 (de) | Schaltung mit Kalibrierschaltungsabschnitt | |
DE19717331C2 (de) | Treiberschaltung | |
DE10239626A1 (de) | Halbleitervorrichtung, die zum Verhindern des Autretens von mehrfacher Reflexion geeignet ist, Treiberverfahren und Einstellverfahren dafür | |
DE19651548C2 (de) | CMOS-Ausgangsschaltung mit einer Ladevorspannungsschaltung | |
DE102008022087B4 (de) | Terminationskompensation für differentielle Signale auf Glas | |
DE19639230C1 (de) | Ausgangspufferschaltkreis zur Ansteuerung einer Übertragungsleitung | |
DE10149585A1 (de) | Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung | |
DE60111654T2 (de) | Senderschaltung mit mitteln zur entfernung der zeitsteuerungsversetzung | |
EP0763916B1 (de) | Empfängerschaltung mit konstantem Eingangswiderstand | |
DE10256119B4 (de) | Elektronische Vorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: AVAGO TECHNOLOGIES GENERAL IP ( SINGAPORE) PTE. LT |
|
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELLSCHA |
|
8328 | Change in the person/name/address of the agent |
Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELLSCHA |
|
8339 | Ceased/non-payment of the annual fee |