DE19815878A1

DE19815878A1 - Verfahren zur Signalübertragung zwischen integrierten Halbleiterschaltungen und Ausgangstreiberschaltung für ein derartiges Verfahren

Info

Publication number: DE19815878A1
Application number: DE19815878A
Authority: DE
Inventors: Toshiyuki Okayasu
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1997-04-08
Filing date: 1998-04-08
Publication date: 1998-10-15
Anticipated expiration: 2018-04-09
Also published as: JP3723317B2; DE19815878B4; JPH10285224A; US6114898A

Description

Die vorliegende Erfindung bezieht sich auf ein Signalübertragungsverfahren, mit dem zum Beispiel hochfrequente Signale zwischen integrierten Halbleiterschaltungen übertragen und von diesen Komponenten empfangen werden können und auf eine für die Verwendung mit den integrierten Halbleiterschaltungen und/oder bei diesem Verfahren vorgesehene Ausgangstreiber schaltung (Ausgangsstufe).

Im Stand der Technik ist eine Vielzahl von integrierten, auf einem Schaltungssubstrat angeordne ten Halbleiterschaltungen für ihren praktischen Einsatz mit Hilfe einer auf dem Schaltungs substrat ausgebildeten gedruckten Schaltung elektrisch miteinander verbunden.

Wenn Signalverläufe unter Beibehaltung eines getreuen Verlaufs übertragen werden sollen und sich die Frequenz des zu übertragenden Signals erhöht, ergibt sich die Notwendigkeit, daß der zugehörige Signalübertragungspfad eine gleichmäßig angepaßte Impedanz besitzt. Zu diesem Zweck weist die Signalübertragungsleitung im allgemeinen eine Streifenleitung (Mikrostripleitung) auf, so daß die Übertragungsleitung an eine vorhandene charakteristische, d. h. spezifische Impedanz angepaßt wird. Bekanntlich besteht eine weitere Anforderung zur Gewährleistung einer Übertragung ohne Unterbrechung oder Störung der Signalverläufe darin, daß ein Abschlußwider stand, dessen Widerstandswert gleich groß ist wie die spezifische Impedanz (Wellenwiderstand) der Signalübertragungsleitung, mit dem empfangsseitigen Ende oder dem sendeseitigen Ende, oder vorzugsweise sowohl mit dem empfangsseitigen als auch mit dem sendeseitigen Ende verbunden wird. Dies dient dazu, das Auftreten von Reflexionen an diesen Enden zu verhindern.

In Fig. 7 ist ein Beispiel gezeigt, bei dem ein symmetriertes (balanciertes) Signal von einem Treiber DR einer integrierten Halbleiterschaltung LSI₁ zu einer auf der Empfängerseite angeordne ten integrierten Halbleiterschaltung LSI₂ über einen symmetrierten bzw. symmetrischen Signal übertragungspfad LIN übertragen wird. Der Signalübertragungspfad LIN ist an eine spezifische Impedanz, d. h. einen Wellenwiderstand Z₀ angepaßt. Ein Abschlußwiderstand RT ist gleich groß wie der Wellenwiderstand Z₀ und ist mit dem Empfangsanschluß der auf der Empfängerseite angeordneten integrierten Halbleiterschaltung LSI₂ verbunden.

In Fig. 8 ist ein weiteres Beispiel dargestellt, bei dem der Abschlußwiderstand RT mit dem sendeseitigen Anschluß verbunden ist. Dem Fachmann ist bekannt, daß es durch den Anschluß des Abschlußwiderstands RT, der eine dem Wellenwiderstand Z₀ des Signalübertragungspfads LIN entsprechende Impedanz besitzt, an dem empfangsseitigen oder dem sendeseitigen An schluß möglich ist, Verzerrungen der empfangenen Signalwellenform zu verhindern, die andern falls durch Reflexionen hervorgerufen werden können. Zum Zwecke der nachfolgenden Erläute rungen werden die Grundlagen dieses Sachverhalts aber nachfolgend kurz zusammengefaßt.

Wenn der Abschlußwiderstand RT mit dem empfangsseitigen Ende verbunden ist, wie dies in Fig. 7 dargestellt ist, wird das gesendete Signal durch den Abschlußwiderstand RT an dem empfangsseitigen Anschluß absorbiert, so daß keine Reflexionen hervorgerufen werden. Demgemäß kann das empfangene Signal von der aufnehmenden Seite erfaßt werden, ohne daß es durch Reflexionseinflüsse gestört ist.

Wenn demgegenüber der Abschlußwiderstand RT mit dem sendeseitigen Anschluß verbunden ist, wird das gesendete Signal durch das empfangsseitige Ende reflektiert und läuft dann in Gegenrichtung entlang des Signalübertragungspfads zurück. Da die reflektierte Welle zu dem empfangenen Signal arithmetisch hinzu addiert wird, ist die Amplitude des empfangenen Signals im wesentlichen verdoppelt. Jedoch treten dennoch keine Verzerrungen in der Wellenform auf, da die Signale, die an dem empfangsseitigen Ende aufgenommen werden, mit der gleichen zeitlichen Lage auftreten. Da die reflektierte Welle auf dem Signalübertragungspfad LIN zurück wandert, läuft sie durch das in Richtung zu dem empfangsseitigen Ende laufende Signal hindurch, ruft jedoch keinerlei Verzerrungen in diesem in Vorwärtsrichtung laufenden Signals hervor. Dies hat zur Folge, daß das in Vorwärtsrichtung laufende Signal zu dem empfangsseiti gen Ende unter Beibehaltung seiner korrekten Wellenform übertragen wird (auch wenn die Wellenform dann, wenn sie an einem anderen Punkt an dem Signalübertragungspfad LIN betrachtet wird, als verzerrt erscheinen kann; dies ist das Ergebnis der Aufsummierung der Signale, die aneinander vorbei laufen). Wenn die reflektierte Welle zu dem sendeseitigen Ende zurückkehrt, wird sie an diesem sendeseitigen Ende durch den Abschlußwiderstand RT absorbiert und somit vernichtet.

Aus den vorstehenden Erläuterungen ergibt sich, daß es durch den Anschluß des Abschlußwi derstands RT entweder an dem empfangsseitigen Ende oder an dem sendeseitigen Ende möglich ist, irgendwelche durch Reflexionen hervorgerufene Einflüsse zu beseitigen und eine Übertragung zu erzielen, ohne daß die Wellenform verzerrt wird. Es ist jedoch auch möglich, einen Ab schlußwiderstand RT sowohl mit dem sendeseitigen Ende als auch mit dem empfangsseitigen Ende zu verbinden. Dies stellt eine bevorzugte Möglichkeit dar und erlaubt es, den Einfluß von Reflexionen noch vollständiger zu beseitigen.

Damit die Reflexionen des Signals unterdrückt werden, ist es wichtig, daß der Abschlußwider stand RT mit dem empfangsseitigen Ende oder dem sendeseitigen Ende oder mit beiden Enden verbunden wird. Weiterhin ist es erforderlich, daß der Widerstand des Abschlußwiderstands RT exakt an den Wellenwiderstand Z₀ des Signalübertragungspfads LIN angepaßt ist. Dies bedeutet, daß der zu schaffende Widerstand mit hoher Genauigkeit bzw. geringerer Toleranz vorgegeben wird. Aus diesem Grund ist es auch nicht ratsam, den oder die Abschlußwiderstände RT innerhalb der integrierten Halbleiterschaltung LSI₁ und/oder LSI₂ zu erzeugen, da dies nachteili gerweise zu einer Erhöhung der Kosten führen würde. Der oder die Abschlußwiderstände RT werden üblicherweise außerhalb der integrierten Halbleiterschaltungen LSI₁ und/oder LSI₂ angebracht. Wenn sich jedoch die Anzahl von Signalübertragungspfaden LIN zwischen den integrierten Halbleiterschaltungen LSI₁ und LSI₂ erhöht, vergrößert sich auch die erforderliche Anzahl von Abschlußwiderständen RT, was wiederum den Raum bedarf für deren Anordnung vergrößert und Probleme bereitet, wenn eine verringerte Größe und eine höhere Dichte bzw. Packungsdichte der Schaltungen gewünscht sind. Dieses Problem tritt dann noch stärker auf, wenn Montage- bzw. Fertigungsmethoden zur Anordnung von Bauelementen mit superhoher Dichte wie etwa die Mehrchip-Modul-Technik (MCM="Multi-Chip-Module"), die Fertigung von Gehäuse mit Chipgröße (CSP="Chip-Size-Package") oder ähnliche Methoden eingesetzt werden.

Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Übertragen von Signalen zwischen integrierten Halbleiterschaltungen zu schaffen, bei dem Abschlußwiderstände nicht mehr notwendig sind. Weiterhin soll mit der Erfindung eine für den Einsatz bei diesem Verfahren und/oder den integrierten Halbleiterschaltungen geeignete Ausgangstreiberschaltung bereit gestellt werden.

Diese Aufgabe wird hinsichtlich des Verfahrens mit den im Patentanspruch 1 genannten Merkmalen gelöst.

Hinsichtlich der Ausgangstreiberschaltung wird diese Aufgabe mit den im Patentanspruch 4 angegebenen Merkmalen gelöst.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Bei dem erfindungsgemäßen Signalübertragungsverfahren, bei dem die Signale zwischen den integrierten Halbleiterschaltungen übertragen und von diesen jeweils empfangen werden, sind die sendeseitige integrierte Halbleiterschaltung und die empfangsseitige integrierte Halbleiterschal tung miteinander über einen Signalübertragungspfad verbunden, der eine bestimmte charakteri stische Impedanz (Wellenwiderstand) aufweist. Ein Signal wird von einer Ausgangstreiberschal tung über den Signalübertragungspfad übertragen, wobei die Ausgangstreiberschaltung in der sendeseitigen, integrierten Halbleiterschaltung vorgesehen ist. Die Ausgangstreiberschaltung weist eine Ausgangsimpedanz auf, die im wesentlichen gleich groß ist wie der Wellenwiderstand des Signalübertragungspfads.

Bei dem erfindungsgemäßen Signalübertragungsverfahren ist die Ausgangsimpedanz der auf der Sendeseite vorhandenen Ausgangstreiberschaltung an den Wellenwiderstand des Signalübertra gungspfads angepaßt. Selbst wenn das gesendete Signal an dem empfangsseitigen Ende reflektiert wird, wird diese reflektierte, zu dem sendeseitigen Ende zurücklaufende Welle durch die Ausgangstreiberschaltung, die mit dem sendeseitigen Ende verbunden ist, absorbiert und somit beseitigt.

Gemäß der vorliegenden Erfindung können somit jegliche durch die Reflexionen hervorgerufenen Einflüsse beseitigt werden, ohne daß ein Abschlußwiderstand an dem empfangsseitigen Ende oder sendeseitigen Ende des Signalübertragungspfads vorgesehen werden muß. Da somit keine Notwendigkeit besteht, irgendwelche anderen Schaltungen als die integrierten Halbleiterschal tungen vorzusehen, kann die Montagedichte bzw. Packungsdichte auf der gedruckten Leiter platte, auf der die integrierten Halbleiterschaltungen angebracht sind, erhöht werden. Zudem ergibt sich der weitere Vorteil, daß eine Verringerung der Größe eines Bauelements, d. h. einer erfindungsgemäß ausgestalteten und/oder arbeitenden Schaltung erzielt werden kann.

Die in Übereinstimmung mit der vorliegenden Erfindung bereitgestellte Ausgangstreiberschaltung ermöglicht eine freie Auswahl der Ausgangsimpedanz auf der Sendeseite.

Die in Übereinstimmung mit der vorliegenden Erfindung stehende Ausgangstreiberschaltung weist mindestens einen Treiber und einen Vorspannungsgenerator auf, der eine erste und eine zweite Vorspannung für den Treiber erzeugt. Der Treiber enthält ein erstes Paar Feldeffekttransi storen, die entgegengesetzten Leitungstyp besitzen und deren Source-Anschlüsse gemeinsam mit einem Verbindungspunkt verbunden sind, der zu einem Ausgangsanschluß führt. Die Feldeffekttransistoren arbeiten als Sourcefolger und arbeiten in einem Gegentaktbetrieb bzw. "Push-Pull"-Betrieb. Der Treiber enthält weiterhin ein zweites Paar Feldeffekttransistoren, die entgegengesetzten Leitungstyp aufweisen und deren Source-Anschlüsse jeweils mit den Gates der Feldeffekttransistoren des ersten Paars verbunden sind. Die Gates der Feldeffekttransistoren des zweiten Paars sind miteinander und mit einem Signaleingangsanschluß verbunden. Die Feldeffekttransistoren des zweiten Paars arbeiten als Sourcefolger und treiben die Gates der Feldeffekttransistoren des ersten Paars. Der Treiber umfaßt ferner ein drittes Paar Feldeffekt transistoren, die entgegengesetzten Leitungstyp besitzen und als Stromquellen arbeiten, die Strom zu den Source-Anschlüssen der Feldeffekttransistoren des zweiten Paars speisen. Die Größe des zugeführten Stroms wird in Abhängigkeit von einer Vorspannung gesteuert, die an jedes Gate der Feldeffekttransistoren des dritten Paars angelegt wird, so daß hiermit die Impedanz, die von dem Ausgangsanschluß aus gesehen vorhanden ist, und auch die an dem Ausgangsanschluß vorhandene Offsetspannung gesteuert wird. Der Treiber enthält ferner zwei Vorspannungsanschlüsse, die mit den Gates der Feldeffekttransistoren des dritten Paars verbunden sind, wobei an den beiden Vorspannungsanschlüssen des mindestens einen Treibers die erste und die zweite, durch den Vorspannungsgenerator erzeugte Vorspannung angelegt ist.

Bei der in Übereinstimmung mit der vorliegenden Erfindung aufgebauten Ausgangstreiberschal tung können die von dem Vorspannungsgenerator erzeugten Vorspannungen an die Gates der Feldeffekttransistoren des dritten Paars angelegt werden. Hierdurch kann die zwischen Gate und Source jedes Feldeffekttransistors des ersten Paars vorhandene Spannung gesteuert werden und hiermit dessen Steilheit gesteuert werden. Da die Ausgangsimpedanz der reziproke Wert der Summe der beiden Steilheiten ist, kann der Wert der Ausgangsimpedanz auf gleiche Größe wie der Wellenwiderstand eines Signalübertragungspfads gebracht werden. Auf diese Weise können alle reflektierten Wellen durch den Treiber absorbiert werden, ohne daß ein Abschlußwiderstand mit dem Signalübertragungspfad verbunden ist. Dies bringt den Vorteil, daß eine Mehrzahl von Kanälen enthaltende Signalübertragungspfade auf einer verringerten Montagefläche bzw. Bauelementfläche ausgebildet werden können.

Bei der erfindungsgemäßen Ausgangstreiberschaltung kann der Vorspannungsgenerator eine die Impedanz steuernde Ersatzschaltung (Hilfsschaltung) enthalten, die in der gleichen Weise wie der Treiber aufgebaut ist und einen Eingangsanschluß enthält, an den ein Referenzpotential angelegt ist. Zwischen den Ausgangsanschluß der Ersatzschaltung und einen bestimmten Punkt, an den eine gegebene Versorgungsspannung angelegt wird, kann eine Mehrbrückenschaltung geschaltet sein, die durch vier Widerstände einschließlich der Ausgangsimpedanz der Ersatzschaltung gebildet ist. Weiterhin kann ein erster Differenzverstärker zum Erfassen der Potentialdifferenz, die zwischen zwei Knoten der Brückenschaltung bzw. Mehrbrückenschaltung vorhanden ist, vorgesehen sein. Über eine Rückkopplungsschaltung kann die von dem ersten Differenzverstär ker als Erfassungsergebnis erzeugte Ausgangsspannung zu einem der beiden Vorspannungsan schlüsse der Ersatzschaltung geführt werden und die Ausgangsspannung weiterhin nach der Umkehrung ihrer Polarität auch an den anderen Vorspannungsanschluß angelegt werden, um hierdurch die Ausgangsimpedanz der die Impedanz steuernden Ersatzschaltung zu steuern. Hierdurch kann die Differenz, die zwischen der Potentialdifferenz, die in der Brückenschaltung erzeugt wird, und dem Referenzpotential vorhanden ist, auf Null gebracht werden.

Der in der Ausgangstreiberschaltung vorhandene Vorspannungsgenerator kann ferner eine den Offsetwert steuernde Ersatzschaltung bzw. Hilfsschaltung aufweisen, die in der gleichen Weise wie der Treiber aufgebaut ist und die einen Eingangsanschluß besitzt, an den ein Referenzpoten tial angelegt ist. Die Ersatzschaltung kann eine Potentialquelle zum Anlegen eines Potentials an den Eingangsanschluß der den Offsetwert steuernden Ersatzschaltung enthalten, wobei das angelegte Bereich in einem Bereich von Erregungspotentialen liegt, die an dem Ausgangsan schluß des Treibers auftreten. Die Ersatzschaltung kann ferner einen zweiten Differenzverstärker zum Erfassen einer Vorspannung bzw. einer Differenz, die zwischen dem Potential, das von der Potentialquelle angelegt wird, und einem Potential vorhanden ist, das an dem Ausgangsanschluß der den Offsetwert steuernden Ersatzschaltung bereitgestellt wird. Die Ersatzschaltung kann ferner einen Offsetaddierer aufweisen, der eine bestimmte Offsetspannung zu einem der beiden Potentiale hinzufügt, die an den zweiten Differenzverstärker angelegt werden. Die Ersatzschal tung enthält ferner eine Rückkopplungsschaltung zum Anlegen einer Rückkopplungsspannung an einen Vorspannungsanschluß der den Offset steuernden Ersatzschaltung, derart, daß die Offsetspannung, die durch den Offsetaddierer addiert worden ist, zwischen dem Eingangsan schluß und dem Ausgangsanschluß des Treibers auftritt.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher beschrieben.

Fig. 1 zeigt ein schematisches Schaltbild zur Veranschaulichung eines Ausführungsbeispiels einer Ausgangstreiberschaltung, die bei dem in Übereinstimmung mit der vorliegenden Erfindung stehenden Signalübertragungsverfahren eingesetzt werden kann,

Fig. 2 zeigt ein Beispiel für eine Arbeitskennlinie eines Feldeffekttransistors, die zur Erläute rung der Arbeitsweise der in Fig. 1 gezeigten Ausgangstreiberschaltung nützlich ist,

Fig. 3 zeigt ein Schaltbild, das den Aufbau eines Vorspannungsgenerators veranschaulicht, der bei dem in Fig. 1 dargestellten Ausführungsbeispiel zum Einsatz kommt,

Fig. 4 zeigt ein Blockschaltbild, in dem eine abgeänderte Ausführungsform eines Ausfüh rungsbeispiels des erfindungsgemäßen Signalübertragungsverfahrens dargestellt ist,

Fig. 5 zeigt ein Blockschaltbild einer abgeänderten Ausführungsform,

Fig. 6 zeigt ein Blockschaltbild, das eine für die Praxis geeignete Realisierung der in Überein stimmung mit der vorliegenden Erfindung stehenden Ausgangstreiberschaltung und des Vorspannungsgenerators veranschaulicht,

Fig. 7 zeigt ein Blockschaltbild, in dem eine herkömmliche Ausführungsform dargestellt ist, und

Fig. 8 zeigt ein Blockschaltbild einer weiteren, herkömmlichen Ausgestaltung.

In Fig. 1 ist eine in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung stehende Ausgangstreiberschaltung 100 dargestellt, die einen Treiber 10 und einen Vorspan nungsgenerator 20 umfaßt. Der Treiber 10 enthält Feldeffekttransistoren Q2, Q4, Q5 des Leitungstyps n und Feldeffekttransistoren Q1, Q3 und Q6 des Leitungstyps p. Die Feldeffekt transistoren Q5 und Q6 weisen den entgegensetzten Leitungstyp auf und arbeiten als erste Feldeffekttransistoren (bzw. als erstes Paar), deren Source-Anschlüsse S miteinander verbunden sind und die in Reihe zwischen Punkte bzw. Anschlüsse geschaltet sind, an die Versorgungs spannungen V_DD und V_SS angelegt sind. Die ersten Feldeffekttransistoren Q5 und Q6 arbeiten im Gegentaktbetrieb bzw. im "Push-Pull"-Betrieb in Abhängigkeit von einem Signal, das an einen Eingangsanschluß 11 zum Aktivieren bzw. Umschalten eines Ausgangsanschlusses 12 zwischen der Versorgungsspannung V_DD, die z. B. eine Größe von +3 bis +5 V aufweisen kann, und der Versorgungsspannung V_SS, die z. B. eine Größe von 0 V besitzen kann. Der Ausgangsanschluß 12 ist mit der Verbindung zwischen den Source-Anschlüssen der ersten Feldeffekttransistoren Q5 und Q6 verbunden.

Die Feldeffekttransistoren Q1 und Q2 weisen entgegengesetzten Leitungstyp auf und arbeiten als die zweiten Feldeffekttransistoren (bzw. als das zweite Paar), deren Source-Anschlüsse S mit den jeweiligen Gates der ersten Feldeffekttransistoren Q5 bzw. Q6 verbunden sind. Die Gates der zweiten Feldeffekttransistoren Q1 und Q2 sind miteinander verbunden und gemeinsam an den Eingangsanschluß 11 angeschlossen. Der Drainanschluß D des Feldeffekttransistors Q1 ist mit einem Potentialpunkt verbunden, an den die Versorgungsspannung V_SS angelegt ist. Der Drainanschluß D des Feldeffekttransistors Q2 ist mit einem Verbindungspunkt verbunden, an den die Versorgungsspannung V_DD angelegt ist. Die Feldeffekttransistoren Q1 und Q2 arbeiten somit als Sourcefolger, die Signale mit der gleichen Phasenlage wie das an den Eingangsanschluß 11 angelegte Signal zu den Gates der ersten Feldeffekttransistoren Q5 und Q6 speisen.

Die dritten Feldeffekttransistoren Q3 und Q4 (drittes Paar) sind zwischen die jeweiligen Source- Anschlüsse S der zweiten Feldeffekttransistoren Q1 und Q2 und diejenigen Punkte geschaltet, an denen die Versorgungsspannungen V_DD bzw. V_SS angelegt sind. Die dritten Feldeffekttransi storen Q3 und Q4 arbeiten jeweils als Stromquellenschaltung, die auf Vorspannungen Bias-P und Bias-N ansprechen, die an Vorspannungsanschlüsse 13 und 14 zur Steuerung der Ströme I₁ und I₂ angelegt werden, die ihrerseits wiederum die Gatevorspannung der ersten Feldeffekttransisto ren Q5 und Q6 steuern.

Die Gatevorspannung V_GS der ersten Feldeffekttransistoren Q5 und Q6 werden hierdurch unter Heranziehung der Vorspannungen Bias-P und Bias-N auf geeignete Werte gebracht, so daß die Steilheiten g_m1 und g_m2 der ersten Feldeffekttransistoren Q5 und Q6 hierdurch gesteuert werden und folglich die Ausgangsimpedanz gesteuert wird.

Eine in Fig. 2 gezeigte Kurve A zeigt eine Kennlinie für die Gate-Source-Spannung V_GS gegenüber dem Drainstrom I_D bei einem üblichen Feldeffekttransistor, wobei die Änderung dargestellt ist, die bei der zwischen dem Drainanschluß und der Source vorhandenen Impedanz auftritt, wenn die Vorspannung, die zwischen dem Gate und der Source des Feldeffekttransistors angelegt ist, geändert wird. Wie aus Fig. 2 ersichtlich ist, erhöht sich der Gradient bzw. die Steigung ΔA der Kurve A, wenn sich die Vorspannung V_GS, die zwischen dem Gate und der Source angelegt ist, in der Vorwärtsrichtung vergrößert. Die Steigung ΔA entspricht der Steilheit g_m des Feldeffekt transistors. Aus der Kurve A ist somit entnehmbar, daß sich die Steilheit g_m vergrößert, wenn sich die Vorspannung V_GS in der Vorwärtsrichtung erhöht.

Die Impedanz Z₀, die in dem Treiber 10 bei Betrachtung von dem Ausgangsanschluß 12 her gesehen wird, läßt sich wie folgt darstellen: Z₀=1/(g_m1+g_m2). Hieraus folgt, daß es möglich ist, durch Ändern der Gatevorspannung V_GS, die an die ersten Feldeffekttransistoren Q5 und Q6 angelegt wird, die Ausgangsimpedanz Z₀ zu ändern. Der Vorspannungsgenerator 20 erzeugt vorbestimmte Vorspannungen Bias-P und Bias-N, die so ausgewählt sind, daß die Impedanz, die an dem Ausgangsanschluß 12 bei Betrachtung in den Treiber 10 hinein gesehen wird, an den Wellenwiderstand des Signalübertragungspfads LIN angepaßt ist. Der Vorspannungsgenerator 20 legt diese Vorspannungen an die Anschlüsse 13 bzw. 14 an. Als Folge hiervon kann bei dem in Übereinstimmung mit der vorliegenden Erfindung stehenden und in Fig. 1 dargestellten Ausfüh rungsbeispiel ein Treiber 10 geschaffen werden, dessen Ausgangsimpedanz an den Wellenwider stand des Signalübertragungspfads LIN angepaßt ist, ohne daß es notwendig ist, einen Impe danzanpassungswiderstand an dem Ausgangsanschluß 12 des Treibers 10 vorzusehen.

Es ist bekannt, daß sich das Ansprechverhalten von Feldeffekttransistoren des Leitungstyps p und des Leitungstyps n geringfügig voneinander unterscheidet. Es ist weiterhin häufig zu beobachten, daß sich das Ansprechverhalten der Feldeffekttransistoren, die einen Treiber bilden, von Wafer zu Wafer unterscheidet. Demgegenüber sind die Reaktionen bzw. Antwortsignale von Feldeffekttransistoren, die auf einem gemeinsamen Wafer ausgebildet sind und einen als LSI- Schaltung ausgebildeten Treiber darstellen, im wesentlichen miteinander ausgerichtet. Wenn folglich die Vorspannungen Bias-P und Bias-N, die zu einer gewünschten Ausgangsimpedanz führen, auf der Grundlage der typischen Antworten bzw. des typischen Antwortzeitverhaltens festgelegt werden, die bereits vorab für mehrere bei dem in Fig. 1 dargestellten Ausführungsbei spiel zu verwendende Feldeffekttransistoren bestimmt wurden, kann die tatsächliche Ausgangs impedanz des Treibers 10 nicht stets bei allen LSI-Schaltungen, die durch eine Massenherstel lung gefertigt worden sind, mit der gewünschten Genauigkeit erreicht werden.

Um diesem Sachverhalt Rechnung zu tragen, ist in Fig. 3 ein Ausführungsbeispiel eines Vorspan nungsgenerators 20 gezeigt, der imstande ist, eine gewünschte Ausgangsimpedanz des Treibers 10 mit einer hohen Genauigkeit bereitzustellen, ohne daß diese durch das Antwortverhalten der verwendeten Feldeffekttransistoren beeinflußt wird. Bei dieser Gestaltung wird der Vorteil ausgenutzt, daß die Antwortverhalten der Feldeffekttransistoren, die den gleichen Leitungstyp aufweisen und in einer gemeinsamen LSI-Schaltung (Schaltung mit hohem Integrationsgrad) ausgebildet sind, im wesentlichen miteinander ausgerichtet bzw. im wesentlichen gleich sind. Hierbei ist eine Rückkopplung einer Vorspannung zu einer Ersatztreiberschaltung bzw. Hilfstrei berschaltung vorgesehen, derart, daß deren Ausgangsimpedanz einen gewünschten Wert annimmt. Die in dieser Weise festgelegten Vorspannungen werden zur Steuerung der Betriebs spannung der Feldeffekttransistoren verwendet, die den Treiber bilden.

Bei der in Fig. 3 gezeigten Ausgestaltung des Vorspannungsgenerators 20 enthalten die Vorspannungen Bias-P und Bias-N, die an die in Fig. 1 gezeigten, dritten Feldeffekttransistoren Q3 und Q4 angelegt werden, eine erste Vorspannungskomponente für eine Impedanzsteuerung, die sich differentiell zwischen den beiden Vorspannungen ändert, und eine zweite Vorspan nungskomponente, die sich in der gleichen Richtung bei den beiden Vorspannungen ändert, so daß eine Steuerung erreichbar ist, bei der eine gewünschte Offsetspannung dem Gleichspan nungspotential aufgeprägt wird, das an dem Ausgangsanschluß 12 auftritt. Die für die Impe danzsteuerung vorgesehene Vorspannungskomponente wird hierbei im einzelnen so geändert, daß sich dann, wenn sich die Vorspannung Bias-P, die an den Vorspannungsanschluß 13 angelegt ist, in Richtung auf V_SS verschiebt, die an den anderen Vorspannungsanschluß 14 angelegte Vorspannung Bias-N in Richtung auf V_DD verschiebt. Indem die Vorspannungen Bias-P und Bias-N auf die gewünschten Werte gebracht werden, läßt sich die Ausgangsimpedanz Z₀ des Treibers 10, die von dem Ausgangsanschluß 12 her gesehen wird, auf den gewünschten Wert oder auf den Wellenwiderstandswert des Signalübertragungspfads bringen, der an den Aus gangsanschluß 12 angeschlossen ist. Ferner ist es durch die Steuerung der zweiten Vorspan nungskomponente, die die beiden Vorspannungen Bias-P und Bias-N in der gleichen Richtung vorspannt, möglich, die Offsetspannung oder die Mittenspannung bzw. den mittleren Wert der Spannung des Spannungsbereichs, den die Erregungsspannung an dem Ausgangsanschluß 12 des Treibers 10 annehmen kann, auf einen gewünschten Spannungswert zu bringen, der zwischen den Versorgungsspannungen V_DD und V_SS liegt. Hierdurch ist es möglich, den Bereich der Erregungsspannungen des Treibers 10 mit einem Spannungsbereich zur Übereinstimmung zu bringen, der von der empfangenden Seite (empfangende Schaltung) aufgenommen werden kann, der wiederum durch die Schaltungsauslegung bestimmt ist.

Wie vorstehend erläutert, kann die Ausgangsimpedanz des Treibers 10 mit Hilfe der Vorspan nungen Bias-P und Bias-N, die an die Vorspannungsanschlüsse 13 und 14 angelegt werden, auf jeden beliebigen, gewünschten Wert eingestellt werden. Wenn die Ausgangsimpedanz Z₀ des Treibers 10 so gewählt wird, daß sie mit dem Wellenwiderstand Z₀ des Signalübertragungspfads LIN übereinstimmt, ist es folglich möglich, zu gewährleisten, daß die Wellenform des gesendeten Signals von der empfangenden Seite mit guter Signaltreue bzw. ohne Störungen empfangen wird, ohne daß ein Abschlußwiderstand an das sendende oder empfangende Ende des Signal übertragungspfads LIN angeschlossen werden muß, wie dies auch aus Fig. 1 ersichtlich ist.

Im folgenden wird die Ausgestaltung des Vorspannungsgenerators 20 näher beschrieben, der die Vorspannungen Bias-P und Bias-N generiert, die an den Treiber 10 anzulegen sind. Bei der nachfolgenden Beschreibung wird die hohen Pegel aufweisende Spannung, die an dem Aus gangsanschluß 12 des Treibers 10 abgegeben wird, mit V_H bezeichnet, wohingegen die niedrigen Pegel aufweisende Spannung mit V_L bezeichnet ist. Diese Spannungen V_H und V_L sind so gewählt, daß sie niedriger sind als die Versorgungsspannung V_DD und höher sind als die Versor gungsspannung V_SS. Der Vorspannungsgenerator 20 weist eine erste Vorspannungsgenerator schaltung 18 auf, die so ausgelegt ist, daß sie eine Vorspannung erzeugt durch die die Aus gangsimpedanz Z₀ des Treibers 10 mit einer bestimmten Impedanz zur Übereinstimmung gebracht wird. Der Vorspannungsgenerator 20 enthält weiterhin eine zweite Vorspannungsgene ratorschaltung 19, die eine Offsetspannung generiert, die an den Ausgangsanschluß 12 des Treibers 10 anzulegen ist. Die beiden Vorspannungsgeneratorschaltungen 19 und 20 sind auf dem gleichen, integrierten Chip (IC-Chip) des Treibers 10 ausgebildet. In Abhängigkeit von den Bedingungen und Zuständen des Signalübertragungspfads LIN oder den Bedingungen und Zuständen auf der empfangenden Seite ist es auch möglich, die erste oder die zweite Vorspan nungsgeneratorschaltung 18 oder 19 wegzulassen. Im folgenden wird jedoch der Fall beschrie ben, bei dem der Vorspannungsgenerator 20 sowohl die erste Vorspannungsgeneratorschaltung 18 als auch die zweite Vorspannungsgeneratorschaltung 19 umfaßt.

Die erste Vorspannungsgeneratorschaltung 18 weist eine Ersatzschaltung bzw. Hilfsschaltung 10A, die in der gleichen Weise wie der Treiber 10 aufgebaut ist, eine Brückenschaltung 21 und einen Differenzverstärker 22 auf. Ein Ausgangsanschluß der Hilfsschaltung 10A ist über einen Lastwiderstand R1 mit einem Punkt verbunden, an den die Spannung V_H angelegt ist. Eine Reihenschaltung aus Widerständen R2 und R3, die ebenfalls einen Bestandteil der Brückenschal tung 21 bilden, ist zwischen Punkte geschaltet, an denen die Spannung V_H und die mittlere Spannung bzw. Mittenspannung V_C (=(V_H+V_L)/2) angelegt sind. Wie bereits vorstehend erwähnt, liegen die Spannungen V_H und V_L in einem Bereich, der zwischen der Versorgungs spannung V_DD (3 bis 5 V) und der Versorgungsspannung V_SS (0 V) liegt, und sind bereits vorab so festgelegt daß sie in einem Spannungsbereich liegen, der von mehreren Hundert mV bis zu 1 V reicht. Die Brückenschaltung 21 weist den Lastwiderstand R1, die Ausgangsimpedanz Z₀ der Hilfsschaltung 10A und die Widerstände R2 und R3 auf. Das an dem Verbindungspunkt K zwischen den Widerständen R2 und R3 auftretende Potential wird als das Referenzpotential gewählt, das an den Differenzverstärker 22 zusammen mit einer Spannung angelegt wird, die an dem Lastwiderstand R1, d. h. genauer gesagt an dem Punkt J auftritt. Wenn der Widerstands wert der Widerstände R2 und R3 so gewählt ist, daß R2=R3 ist, erreicht die Brückenschaltung 21 einen ausbalancierten bzw. symmetrischen Zustand, wenn der Lastwiderstand R1 und die Ausgangsimpedanz Z₀ die Gleichung R1=Z₀ erfüllen. In diesem Fall wird die Potentialdifferenz zwischen dem Potential, das an dem Lastwiderstand R1 auftritt, und dem Referenzpotential (d. h. dem Potential an dem Punkt K) gleich 0 Volt.

Genauer gesagt wird die in der Mitte zwischen den Spannungen V_H und V_L liegende mittlere Spannung V_C an den Eingangsanschluß 11A der Hilfsschaltung 10A angelegt. Wenn der Lastwiderstand bzw. Referenzwiderstand R1 nicht an den Ausgangsanschluß J der Hilfsschal tung 10A angeschlossen ist, ist das Potential an dem Ausgangsanschluß J der Hilfsschaltung 10A gleich groß wie die mittlere Spannung V_C. Auch wenn dies nicht dargestellt ist, wird davon ausgegangen, daß die mittlere Spannung V_C, die an den Eingangsanschluß 11A der Hilfsschal tung 10A und an den Eingangsanschluß 11B einer Ersatzschaltung bzw. Hilfsschaltung 10B und auch an die Brückenschaltung 21 angelegt wird, zusammen mit der Spannung V_H durch einen Referenzspannungsgenerator 28 in exakter und stabiler Weise erzeugt wird.

Der Ausgangsanschluß der Hilfsschaltung 10A, der eigentlich das Potential der mittleren Spannung V_C annehmen sollte, ist über den Lastwiderstand R1 mit einem Punkt verbunden, der auf der Spannung V_H liegt. Das an dem Ausgangsanschluß J vorhandene Potential und das Potential, das an dem Verbindungspunkt zwischen den Widerständen R2 und R3 auftritt, werden durch den Differenzverstärker 22 miteinander verglichen, dessen Ausgangssignal zu den Vorspannungsanschlüssen 13A und 14A der Hilfsschaltung 10A über ein Subtrahierglied 24 und einen Addierer 25 zurückgekoppelt wird. Hierdurch bewegt sich das System auf einen Zustand zu, bei dem die Potentiale an den Punkten J und K ausgeglichen, d. h. symmetriert sind.

Wenn die Konvergenz bzw. der ausgeglichene Zustand erreicht ist, ist das an dem Punkt J auftretende Potential auf einen Zustand eingestellt, bei dem es gleich groß ist wie das Potential an dem Verbindungspunkt K zwischen den Widerständen R2 und R3, oder bei dem R1 gleich groß ist wie Z₀. Falls das Potential an dem Punkt J bei diesem Zustand dazu tendieren sollte, sich in Richtung auf die Spannung V_H zu ändern, wird hierdurch das Potential an dem Ausgangs anschluß des Differenzverstärkers 22 dazu veranlaßt, sich in einer solchen Richtung zu ändern, daß das Potential angehoben wird. Eine solche Änderung des Potentials führt dazu, daß sich die Vorspannung Bias-P in einer Richtung ändert, bei der sie sich verkleinert, wohingegen die Vorspannung Bias-N dazu gebracht wird, sich in der ansteigenden Richtung zu ändern.

Wenn die Vorspannung Bias-P in der sich verkleinernden Richtung gesteuert wird, wohingegen die Vorspannung Bias-N in einer sich vergrößernden Richtung gesteuert wird, werden auch die Ströme I₁ und I₂, die durch die dritten Feldeffekttransistoren Q3 und Q4 der Hilfsschaltung 10A (bzw. des Treibers 10) fließen, in einer solchen Richtung beeinflußt, daß sie sich vergrößern. Als Folge hiervon erhöht sich die Gatevorspannung V_GS der ersten Feldeffekttransistoren Q5 und Q6 in der Vorwärtsrichtung bzw. anwachsenden Richtung. Dies führt dazu, daß die Impedanz Z₀ der ersten Feldeffekttransistoren Q5 und Q6, oder die Ausgangsimpedanz Z₀ so gesteuert werden, daß sie sich in abnehmender Richtung verstellen. Dies führt dazu, daß das Potential an dem Punkt J absinkt und auf das Potential an dem Punkt K konvergiert bzw. sich auf dieses Potential einstellt.

Wenn das Potential an dem Punkt J unter das Potential an dem Punkt K absinkt, ändert sich die Vorspannung Bias-P in der anwachsenden Richtung, wohingegen sich die Vorspannung Bias-N in der abnehmenden Richtung ändert. Wenn folglich diese Vorspannungen zu den Vorspannungsan schlüssen 13A und 14A der Hilfsschaltung 10A zurückgespeist werden, werden die Ströme I₁ und I₂, die durch die Feldeffekttransistoren Q3 und Q4 fließen, in der sich verringernden Richtung gesteuert, was dazu führt, daß die Impedanz Z₀ der ersten Feldeffekttransistoren Q5 und Q6 in der anwachsenden Richtung verstellt wird. Demzufolge wird das Potential an dem Punkt J in der ansteigenden Richtung geändert und konvergiert folglich auf das Potential an dem Punkt K, bzw. stellt sich auf dieses Potential ein.

Die erste Vorspannungsgeneratorschaltung 18 arbeitet damit in einer solchen Weise, daß die Ausgangsimpedanz Z₀ der Hilfsschaltung 10A mit dem Widerstandswert des Lasttransistors R1 zur Übereinstimmung gebracht wird, und stellt die Vorspannungen Bias-P und Bias-N mit einer solchen Größe bereit, daß dieser Zustand erreicht wird. Wenn die Vorspannungen, wie etwa Bias-P und Bias-N, an den Treiber 10 angelegt werden, wird somit die Ausgangsimpedanz Z₀ des Treibers 10 so gesteuert, daß sie mit dem Widerstandswert des Lastwiderstands R1 überein stimmt.

Bei der vorstehenden Beschreibung wird davon ausgegangen, daß R2 gleich groß ist wie R3. Jedoch können die Werte von R2 und R3 je nach Wunsch gewählt werden. In diesem Fall ist die Impedanz Z₀, bei der die Potentiale an den Punkten J und K in der Brückenschaltung 21 symmetriert d. h. ausgeglichen sind, in folgender Weise definiert: Z₀=R1×R3/R2. Die Werte von R1, R2 und R3 können somit so festgelegt werden, daß der Wert von R1×R3/R2 mit dem Wellenwiderstand des Signalübertragungspfads LIN übereinstimmt.

Bei der in Fig. 3 gezeigten Schaltung ist eine Brückenschaltung vorgesehen, die die Widerstände R1, R2, R3 und Z₀ aufweist. Das Potential an dem zwischen den Widerständen R2 und R3 vorhandenen Verbindungspunkt K dient hierbei lediglich dazu, ein Referenzpotential bereitzustellen, das für den Vergleich mit dem Potential, das an dem Ausgang J der Hilfsschaltung 10A vorhanden ist, eingesetzt wird. Für den Fachmann ist somit erkennbar, daß es anstelle der Benutzung der Widerstände R2 und R3 auch möglich ist, eine vorbestimmte Referenzspannung an den invertierenden Eingangsanschluß des Differenzverstärkers 22 anzulegen.

Die zweite Hilfsgeneratorschaltung 19 kann eine Ersatzschaltung bzw. Hilfsschaltung 10B, einen Differenzverstärker 23 und einen Offset-Addierer 26 enthalten. Die zweite Vorspannungsgenera torschaltung 19 arbeitet in einer solchen Weise, daß zwischen dem Eingangsanschluß 11 und dem Ausgangsanschluß 12 des Treibers 10 eine Offsetspannung generiert wird, die gleich groß ist wie eine Offsetspannung V_OFF, die an den für die Offsetspannungsaddition vorgesehenen Offset-Addierer 26 angelegt ist. Hierbei wird eine mittlere Spannung V_C, die durch einen für die mittlere Spannung vorgesehenen Generator exakt und in stabiler Weise erzeugt wird, auch an den Eingangsanschluß 11B der Hilfsschaltung 10B angelegt, was dazu führt, daß eine mittlere Spannung V_C' an dem Ausgangsanschluß der Hilfsschaltung 10B abgegeben wird. Hierbei ist die mittlere Spannung V_C, die von der Hilfsschaltung 10B generiert wird, mit V_C' bezeichnet. Der Differenzverstärker 23 bewirkt einen Vergleich der mittleren Spannung V_C', die von der Hilfs schaltung 10B generiert wird und zu der die an den Offset-Addierer 26 angelegte Offsetspan nung V_OFF hinzu addiert ist, d. h. der Spannung "V_C+V_OFF", mit der mittleren Spannung V_C, die in stabiler Weise durch den zur Erzeugung der mittleren Spannung vorgesehenen Generator erzeugt wird.

Wenn die Offsetspannung so gewählt ist, daß V_OFF=0 Volt ist, arbeitet die zweite Vorspan nungsgeneratorschaltung 19 so, daß eine Konvergenz bzw. Einstellung auf den Zustand V_C=V_C' erfolgt. Das Offsetpotential an dem Ausgangsanschluß 12 des Treibers 10 nimmt daher den Wert der mittleren Spannung V_C an, so daß es möglich ist, das Signal um die mittlere Spannung V_C herum zu erregen, d. h. die Signalerregung auf die mittlere Spannung V_C als Bezugswert zu beziehen. In diesem Zustand arbeitet der Treiber mit einer bei Null liegenden Gleichspannungspo tentialdifferenz (oder einer bei Null liegenden Offsetspannung), die zwischen dem Eingangsan schluß 11 und dem Ausgangsanschluß 12 vorhanden ist, und es wird folglich das Eingangssignal an den Signalübertragungspfad LIN angelegt, ohne daß eine Offsetspannung zu dem Eingangs signal hinzu addiert wird.

Wenn die Offsetspannung V_OFF jedoch so gewählt wird, daß sie zum Beispiel +V entspricht, wird die zweite Vorspannungsgeneratorschaltung 19 dann stabilisiert sein, wenn V_C=V_C'+V ist. In diesem Zustand wird das Gleichspannungspotential, das an dem Ausgangsanschluß 12 des Treibers 10 auftritt, gleich groß sein wie V_C+V, und es wird das Eingangssignal, das an den Eingangsanschluß 11 angelegt ist, um den Pegel bzw. Bezugswert "V_C+V" herum erregt werden und auf diesen Pegel bezogen zu dem Signalübertragungspfad LIN gespeist werden.

Wenn die Offsetspannung V_OFF so gewählt ist, daß sie zum Beispiel -V ist, stabilisiert sich die zweite Vorspannungsgeneratorschaltung 19 dann, wenn V_C=V_C'-V ist. Unter dieser Bedingung wird das Gleichspannungspotential, das an dem Ausgangsanschluß 12 des Treibers 10 auftritt, gleich V_C-V sein, und es wird das an den Eingangsanschluß 11 angelegte Eingangssignal um den Pegel "V_C-V" herum erregt und zu dem Signalübertragungspfad LIN gespeist werden.

In einem Fall, bei dem sich das an dem Ausgangsanschluß 12 des Treibers 10 auftretende Gleichspannungspotential in Richtung zu der Versorgungsspannung V_DD zum Beispiel wegen Schwankungen der Temperatur oder dergleichen ändert, unterliegt auch das Potential an dem Ausgangsanschluß L der Hilfsschaltung 10B, die in der gleichen Weise wie die Treiberschaltung 10 aufgebaut ist, dem Einfluß derselben Temperaturschwankungen und verändert sich daher in der gleichen Richtung. Wenn sich die von der Hilfsschaltung 10B abgegebene Ausgangsspan nung V_C in Richtung zu der Versorgungsspannung V_DD ändert, beginnt auch die von dem Differenzverstärker 23 abgegebene Ausgangsspannung sich in einer solchen Richtung zu ändern, daß sie in der positiven Richtung ansteigt. Eine solche Änderung schlägt sich direkt in den Vorspannungen Bias-P und Bias-N nieder, die dann in der positiven Richtung anwachsen. Als Folge hiervon nimmt der Strom I₁, der durch den Feldeffekttransistor Q3 (siehe den Treiber 10) fließt, ab, wohingegen der Strom I₂, der durch den Feldeffekttransistor Q4 fließt, zunimmt. Als Ergebnis dessen wird die Impedanz des Feldeffekttransistors Q5 in der ansteigenden Richtung geändert, wohingegen die Impedanz des Feldeffekttransistors Q6 in der abnehmenden Richtung verändert wird. Aufgrund dieses Sachverhalts werden die an den Ausgangsanschlüssen 12 und L auftretenden Potentiale in der abfallenden Richtung gesteuert, so daß die Potentialdifferenz, die zwischen dem Eingang und dem Ausgang des Treibers 10 vorhanden ist, sich auf 0 Volt konvergierend einstellen kann, wenn die Offsetspannung V_OFF so gewählt ist, daß sie gleich 0 Volt ist.

In einem Fall, bei dem sich die Gleichspannungspotentiale an den Ausgangsanschlüssen 12 und L des Treibers 10 und der Hilfsschaltung 10B in der abfallenden Richtung ändern, verändern sich sowohl die Vorspannung Bias-P als auch die Vorspannung Bias-N jeweils in der abnehmenden Richtung. Diese Änderung wird an die Vorspannungsanschlüsse 13 und 14 des Treibers 10 und an die Anschlüsse 13B und 14B der Hilfsschaltung 10B angelegt, so daß sowohl in dem Treiber 10 als auch in der Hilfsschaltung 10B der Strom I₁, der durch den Feldeffekttransistor Q3 fließt, in der anwachsenden Richtung verändert wird, wohingegen der Strom I₂, der durch den Feldeffekttransistor Q4 fließt, in der abnehmenden Richtung geändert wird. Als Folge hiervon verändert sich die Impedanz des Feldeffekttransistors Q5 in der abnehmenden Richtung, wohingegen sich die Impedanz des Feldeffekttransistors Q6 in der zunehmenden Richtung ändert. Hierdurch wird bewirkt, daß die Gleichspannungspotentiale an den Ausgangsanschlüssen 12 und L anwachsen. Falls die Offsetspannung V_OFF gleich 0 gewählt sein sollte, ergibt sich als Ergebnis des vorstehend genannten Sachverhalts, daß die Potentialdifferenz, die zwischen den Eingangsanschlüssen des Differenzverstärkers 13 vorhanden ist, sich auf 0 Volt konvergierend einstellt, bei dem sie normalerweise gehalten wird.

Wenn die zweite Vorspannungsgeneratorschaltung 19 eingesetzt wird, ist es folglich möglich, eine beliebig gewählte Offsetspannung V_OFF zwischen dem Eingang und dem Ausgang des Treibers 10 aufzuprägen, d. h. dem Ausgang des Treibers 10 eine zusätzliche Offsetspannung V_OFF gegenüber dem Potential am Eingang aufzuprägen. Die gewählte Offsetspannung V_OFF kann hierbei unabhängig von Schwankungen der Temperatur konstant gehalten werden. Wenn die Offsetspannung V_OFF hierbei so gewählt wird, daß sie sich von 0 V unterscheidet, nimmt das von der Hilfsschaltung 10B abgegebene Ausgangssignal den Wert V_C'=V_C-V_OFF an. Das von der Hilfsschaltung 10A erzeugte Ausgangssignal, das auf den gleichen Vorspannungen Bias-P und Bias-N basiert, nimmt bei fehlender Belastung den gleichen Wert V_C' an, so daß bei der Aus gangsimpedanz Z₀ der Hilfsschaltung 10A eine Abweichung auftritt. Es kann daher ein Offset- Addierer 27 in die Leitung eingefügt werden, auf der die mittlere Spannung V_C in der ersten Vorspannungsgeneratorschaltung 18 übertragen wird, so daß die gleiche Offsetspannung V_OFF hinzugefügt werden kann. Dies ist in Fig. 3 gezeigt.

In Fig. 1 ist der Signalübertragungspfad LIN als ein unsymmetrischer Übertragungspfad darge stellt. Es ist aber auch möglich, das in Übereinstimmung mit der vorliegenden Erfindung stehende Signalübertragungsverfahren bei einem symmetrierten Signalübertragungspfad bzw. einem Zwei- Leitungs-Übertragungspfad einzusetzen, wie dies in Fig. 4 dargestellt ist. In diesem Fall enthält eine Ausgangstreiberschaltung 100 zwei als Paar vorliegende Treiber, von denen einer als für die positive Sequenz bzw. Impulsfolge vorgesehener Ausgangstreiber 10P betrieben wird, wohinge gen der andere als der für die negative Sequenz bzw. Impulsfolge vorgesehene Ausgangstreiber 10N betrieben wird. Hierzu ist an dem Eingangsanschluß des anderen Treibers ein Invertierer 31 vorgesehen, wobei das Eingangssignal an den anderen Treiber nach seiner Invertierung angelegt wird. Ein Vorspannungsgenerator 20 wird gemeinsam von den beiden Treibern benutzt.

Wie in Fig. 5 gezeigt ist, kann ein Ausgangsanschluß 12 des in Übereinstimmung mit der vorliegenden Erfindung stehenden Treibers an das empfangsseitige Ende angeschlossen werden, so daß ein Treiber 10R als ein Abschlußwiderstand wirken kann. Da der Treiber 10R vollständig durch die Feldeffekttransistoren gebildet ist, kann er in der integrierten Schaltung ausgebildet werden, ohne daß hierfür eine vergrößerte Belegungsfläche bzw. Schaltungsfläche benötigt wird. Diese Treiber 10R können somit anstelle von Abschlußwiderständen an den empfangsseitigen Enden einer Mehrzahl von Signalübertragungspfaden LIN eingesetzt werden, ohne daß sich hierdurch irgendeine besondere Zunahme hinsichtlich der Größer der integrierten Halbleiterschal tungen ergibt. Ein Vorspannungsgenerator 20 kann gemeinsam für alle Treiber 10R benutzt werden, die in einer gemeinsamen integrierten Schaltung als die Abschlußwiderstände eingesetzt werden. Wenn der Treiber 10 so benutzt wird, daß er als ein Abschlußwiderstand wirkt, kann die Ausgangsimpedanz des Treibers elektrisch frei festgelegt bzw. definiert werden, was den Vorteil mit sich bringt, daß die Ausgangsimpedanz exakt mit dem Wellenwiderstand des Signalübertra gungspfads zur Übereinstimmung gebracht werden kann.

Fig. 6 zeigt eine praktische Realisierung, bei der eine in Übereinstimmung mit der vorliegenden Erfindung stehende Ausgangstreiberschaltung 100 gemeinsam für eine Impedanzanpassung bei einer Mehrzahl von Signalübertragungspfaden LIN eingesetzt wird, die zwischen integrierte Schaltungen LST₁ und LST₂ (mit hohem Integrationsgrad hergestellte integrierte Schaltungen) geschaltet sind. Damit die Signalsende- und Empfangsvorgänge zwischen den integrierten Halbleiterschaltungen LST₁ und LST₂ stattfinden können, ist eine Mehrzahl von Treibern 10 in den beiden integrierten Halbleiterschaltungen LST₁ und LST₂ angeordnet, wobei jeder Treiber 10 ein Signal an einen entsprechenden, zugehörigen Signalübertragungspfad LIN abgibt.

Die Ausgangstreiberschaltung 100, die in jeder integrierten Halbleiterschaltung LST₁ und LST₂ vorgesehen ist, ist mit einem Vorspannungsgenerator 20 ausgestattet, der die Vorspannungen Bias-P und Bias-N separat für jede der integrierten Halbleiterschaltungen LST₁ und LST₂ erzeugt, wobei er die Vorspannungen Bias-P und Bias-N an die Treiber 10 in jeder Schaltung anlegt. Bei diesem Ausführungsbeispiel ist eine Amplitudenbegrenzerschaltung 30 vorgesehen, die vor jedem Treiber 10 angeordnet ist und dazu dient, die Amplitude des gesendeten Signals auf einen zwischen den Spannungen V_H und V_L liegenden Bereich zu begrenzen. Bei der dargestellten Anordnung begrenzt die Amplitudenbegrenzerschaltung 30 die Amplitude eines Signals, das an den Treiber 10 eingangsseitig angelegt wird, auf eine kleinere Amplitude in der Größenordnung von mehreren Hundert mV bis 1 V, wobei dieses Signal mit der kleineren Amplitude dann auf dem Signalübertragungspfad LIN übertragen wird. Hierdurch wird die Größe der Verzerrung der Wellenform verringert, die durch die Kapazitäten hervorgerufen werden könnten, die ihrerseits über den ganzen Signalübertragungspfad LIN hinweg verteilt sind.

Wie vorstehend erläutert, ist bei dem in Übereinstimmung mit der vorliegenden Erfindung stehenden Signalübertragungsverfahren die Notwendigkeit beseitigt einen Anschlußwiderstand an der sendenden oder der empfangenden Anschlußseite des Signalübertragungspfads LIN vorzusehen. Weiterhin wird hierdurch auch der Flächenbedarf beseitigt, der für die Anordnung des Abschlußwiderstands erforderlich wäre. Somit wird der Vorteil erzielt, daß die gesamte Vorrichtung mit einer kompakten Ausgestaltung selbst dann, wenn ein Signal mit einer hohen Frequenz zwischen den integrierten Schaltungen zu senden und zu empfangen ist, ausgebildet werden kann. Dies ist durch den Entfall des Raumbedarfs begründet, der andernfalls für die Verbindung eines Abschlußwiderstands mit dem Eingangsabschluß und/oder dem Ausgangsan schluß eines integrierten Halbleiter-Anschlußelements erforderlich wäre. Bei einer Ausführungs form, bei der eine gewünschte Offsetspannung zu einem Signal hinzu addiert wird, das an dem Ausgangsanschluß 12 des Treibers abgegeben wird, wird der zusätzliche Vorteil erzielt, daß eine Offsetspannung, die einen Empfang des Signals seitens der empfangenden Seite in der normalen Weise bzw. ohne Anpassungsmaßnahmen ermöglicht, bei der Signalabgabe hinzugefügt werden kann, sofern zwischen der sendenden Seite und der empfangenden Seite Unterschiede hinsicht lich der Versorgungsspannung vorhanden sein sollten.

Claims

1. Signalübertragungsverfahren zum Übertragen von Signalen zwischen integrierten Halbleiterschaltungen und zum Empfangen dieser Signale, mit den Schritten:
Verbinden eines einen bestimmten Wellenwiderstand aufweisenden Signalübertra gungspfads (LIN) mit einer sendenden und einer empfangenden, integrierten Halbleiterschaltung (LSI₁, LSI₂), und
Zuführen eines Signals zu dem Signalübertragungspfad seitens einer Treiberschaltung (10), die eine Ausgangsimpedanz besitzt, die im wesentlichen gleich groß ist wie der Wellen widerstand des Signalübertragungspfads (LIN).

2. Signalübertragungsverfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Signalübertragungspfad einen unsymmetrischen Übertragungspfad enthält.

3. Signalübertragungsverfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Signalübertragungspfad einen symmetrischen Übertragungspfad, einen Ausgangstreiber für eine positive Signalfolge und einen zweiten Ausgangstreiber für eine negative Signalfolge enthält, und daß der erste und der zweite Ausgangstreiber eine Ausgangsimpedanz besitzen, die gleichwertig ist wie der Wellenwiderstand des Signalübertragungspfads, der mit der sendenden integrierten Halbleiterschaltung verbunden ist.

4. Ausgangstreiberschaltung, die in einer integrierten Halbleiterschaltung angeordnet ist und zur Erzielung einer Verbindung zwischen dieser integrierten Halbleiterschaltung und einer weiteren integrierten Halbleiterschaltung ausgelegt ist, sowie mindestens einen Treiber (10) und einen Vorspannungsgenerator (20) zum Erzeugen einer ersten und einer zweiten Vorspannung für den Treiber (10) aufweist, wobei der Treiber umfaßt:
ein Paar erster Feldeffekttransistoren (Q5, Q6), die entgegengesetzten Leitungstyp aufweisen, deren Sourceanschlüsse (S) miteinander und mit einem Verbindungspunkt verbunden sind, der an einen Ausgangsanschluß (12) angeschlossen ist, und die als Sourcefolger arbeiten, die im Push-Pull-Betrieb arbeiten,
ein Paar zweiter Feldeffekttransistoren (Q1, Q2), die entgegengesetzten Leitungstyp aufweisen, deren Sourceanschlüsse jeweils mit den Gates der ersten Feldeffekttransistoren verbunden sind, deren Gateanschlüsse miteinander verbunden und an einen Signaleingangsan schluß (11) angeschlossen sind, und die als Sourcefolger arbeiten, die die Gateanschlüsse der ersten Feldeffekttransistoren (Q5, Q6) ansteuern,
ein Paar dritter Feldeffekttransistoren (Q3, Q4), die entgegengesetzten Leitungstyp aufweisen, als Stromquellen arbeiten und Strom zu den Sourceanschlüssen der zweiten Feld effekttransistoren (Q1, Q2) speisen, wobei die Strommenge in Abhängigkeit von einer an jedes Gate der dritten Feldeffekttransistoren (Q3, Q4) angelegten Vorspannung gesteuert wird, um hierdurch sowohl die von dem Ausgangsanschluß (12) her gesehene Impedanz als auch die an dem Ausgangsanschluß (12) auftretende Offsetspannung zu steuern, und
ein Paar Vorspannungsanschlüsse (13, 14), die mit den Gateanschlüssen des Paars drit ter Feldeffekttransistoren (Q3, Q4) verbunden sind, wobei die erste und die zweite, durch den Vorspannungsgenerator (20) erzeugte Vorspannung an die Vorspannungsanschlüsse (13, 14) des mindestens einen Treibers (10) angelegt sind.

5. Ausgangstreiberschaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Vor spannungsgenerator (20) umfaßt:
eine zur Impedanzsteuerung dienende Schaltung (10A), die in gleicher Weise wie der Treiber (10) aufgebaut ist und einen Eingangsanschluß (11A) besitzt an den ein erstes, vorbe stimmtes Referenzpotential (V_C) angelegt ist,
einen Lastwiderstand (R1), der zwischen den Ausgang (J) der die Impedanz steuernden Schaltung (10A) und einen Verbindungspunkt, an den eine Versorgungsspannung (V_H) angelegt ist, geschaltet ist,
einen zur Impedanzsteuerung dienenden Differenzverstärker (22), der eine Potential differenz zwischen dem am Ausgangsanschluß (J) der zur Impedanzsteuerung dienenden Schaltung (10A) vorhandenen Potential und einem vorbestimmten, zweiten Referenzpotential erfaßt, wobei die erfaßte Potentialdifferenz in eine positive Polarität aufweisende Spannung und eine umgekehrte Polarität aufweisende Spannung umgewandelt wird, die an die Vorspannungs anschlüsse (13, 14) des Treibers als die erste und die zweite Vorspannung angelegt werden, und
eine zur Impedanzsteuerung dienende Rückkopplungsanordnung zum Rückkoppeln der die positive Polarität und die umgekehrte Polarität aufweisenden, aus der erfaßten Potentialdiffe renz erzeugten Spannungen an die Vorspannungsanschlüsse der zur Impedanzsteuerung dienenden Schaltung (10A) als die erste und die zweite Vorspannung, wodurch die erfaßte Potentialdifferenz so gesteuert wird, daß sie sich dem Wert 0 annähert, so daß eine Steuerung der Ausgangsimpedanz der zur Impedanzsteuerung dienenden Schaltung (10A) erfolgt.

6. Ausgangstreiberschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Vorspannungsgenerator (20) umfaßt:
eine zur Offsetspannungssteuerung dienende Schaltung (10B), die in gleicher Weise wie der Treiber (10) aufgebaut ist und einen Eingangsanschluß (11B) aufweist, an den ein erstes vorbestimmtes Referenzpotential angelegt ist,
einen zur Offsetspannungssteuerung dienenden Referenzverstärker (23), der eine Potentialdifferenz zwischen dem am Ausgangsanschluß (L) der zur Offsetspannungssteuerung dienenden Schaltung (10B) vorhandenen Potential und dem ersten Referenzpotential erfaßt, wobei die erfaßte Potentialdifferenz an die beiden Vorspannungsanschlüsse (13, 14) des Treibers (10) als die erste und die zweite Vorspannung angelegt werden, und
eine zur Offsetspannungssteuerung dienende Rückkopplungsanordnung, über die die durch den Differenzverstärker (23) erfaßte Potentialdifferenz zu den Vorspannungsanschlüssen der zur Impedanzsteuerung oder Offsetspannungssteuerung dienenden Schaltung (10A bzw. 10B) rückkoppelbar ist, um hierdurch die erfaßte Potentialdifferenz so zu steuern, daß sie sich dem Wert 0 annähert.

7. Ausgangstreiberschaltung nach Anspruch 6, dadurch gekennzeichnet, daß ein Offset-Addierer (26) zum Addieren einer Offsetspannung zu dem Ausgangssignal der zur Offsetspannungssteuerung dienenden Schaltung (10B) vorgesehen ist, und daß das Ausgangs signal des Offset-Addierers (26) als Ausgangssignal der die Offsetspannung steuernden Schal tung (10B) an den zur Offsetspannungssteuerung dienenden Differenzverstärker (23) angelegt wird.

8. Ausgangstreiberschaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Vor spannungsgenerator (20) umfaßt:
eine zur Impedanzsteuerung dienende Schaltung (10A), die in der gleichen Weise wie der Treiber (10) aufgebaut ist und einen Eingangsanschluß (11A) aufweist, an den ein erstes vorbestimmtes Referenzpotential angelegt ist,
einen Lastwiderstand (R1), der zwischen den Ausgangsanschluß (J) der die Impedanz steuernden Schaltung (10A) und einen Punkt, an den eine bestimmte Versorgungsspannung (V_H) angelegt ist, geschaltet ist,
einen zur Impedanzsteuerung dienenden Differenzverstärker (22), der eine Potential differenz zwischen dem an dem Ausgangsanschluß (J) der die Impedanz steuernden Schaltung (10A) vorhandenen Potential und einem vorbestimmten, zweiten Referenzpotential erfaßt,
eine eine Offsetspannung steuernde Schaltung (10B), die in der gleichen Weise wie der Treiber (10) aufgebaut ist und einen Eingangsanschluß (11B) aufweist, an den das vorbe stimmte, erste Referenzpotential angelegt ist,
einen zur Offsetspannungssteuerung dienenden Differenzverstärker (23), der eine Potentialdifferenz zwischen dem an dem Ausgangsanschluß (L) der die Offsetspannung steuern den Schaltung (10B) vorhandenen Potential und dem ersten Referenzpotential erfaßt, eine Subtrahierschaltung (24) zum Subtrahieren des von dem die Impedanz steuernden Differenzverstärker (22) abgegebenen Ausgangssignals von dem Ausgangssignal des zur Offsetspannungssteuerung dienenden Differenzverstärkers (23), wobei das Ausgangssignal des Subtrahierers (24) an einen der Vorspannungsanschlüsse (13, 14) des Treibers (10) als erste Vorspannung angelegt ist,
eine Addierschaltung (25) zum Addieren des von dem die Impedanz steuernden Diffe renzverstärker (22) abgegebenen Ausgangssignals und des Ausgangssignals des zur Offsetspan nungssteuerung dienenden Differenzverstärkers (23), wobei das Ausgangssignal der Addierschal tung (25) an den anderen Vorspannungsanschluß des Treibers als die zweite Vorspannung angelegt wird, und
eine erste und eine zweite Rückkopplungsanordnung zum Rückführen der Ausgangs signale des Subtrahierers (24) und der Addierschaltung (25) zu den Vorspannungsanschlüssen (13A, 14A, 13B, 14B) der die Impedanz steuernden Schaltung (10A) und der die Offsetspan nung steuernden Schaltung (10B), wodurch der die Impedanz steuernde Differenzverstärker (22) und der zur Offsetspannungssteuerung dienende Differenzverstärker (23) so gesteuert werden, daß sich ihre Ausgangssignale dem Wert 0 annähern.

9. Ausgangstreiberschaltung nach einem der Ansprüche 5 bis 8, gekennzeichnet durch einen ersten und einen zweiten Spannungsteilerwiderstand (R2, R3), die in Reihe zwischen den Punkt, an den die Versorgungsspannung (V_H) angelegt ist, und ein drittes Referenzpotential geschaltet sind, wobei das an dem Verbindungspunkt (K) zwischen dem ersten und dem zweiten Spannungsteilerwiderstand (R2, R3) auftretende Potential als das zweite Referenzpotential dient.

10. Ausgangstreiberschaltung nach Anspruch 9, dadurch gekennzeichnet, daß der erste und der zweite Spannungsteilerwiderstand (R2, R3) gleich großen Widerstandswert besitzen, und daß das erste Referenzpotential und das dritte Referenzpotential gleich groß sind.

11. Ausgangstreiberschaltung nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß
ein erster Offset-Addierer (26) zum Addieren einer ersten Offsetspannung zu dem Ausgangs signal der die Offsetspannung steuernden Schaltung (10B) vorgesehen ist, wobei das Ausgangs signal des ersten Offset-Addierers (26) an den zur Offsetspannungssteuerung dienenden Differenzverstärker (23) als das von der die Offsetspannung steuernden Schaltung (10B) abgegebene Ausgangssignal angelegt wird, und
daß ein zweiter Offset-Addierer (27) vorgesehen ist, der zwischen den zweiten Span nungsteilerwiderstand (R3) und das dritte Referenzpotential (V_C) geschaltet ist und eine zweite Offsetspannung zu dem dritten Referenzpotential addiert, wobei das Ausgangssignal des zweiten Offset-Addierers (27) an den zweiten Spannungsteilerwiderstand angelegt wird.

12. Ausgangstreiberschaltung nach einem der Ansprüche 4 bis 11, dadurch gekenn zeichnet, daß der mindestens eine Treiber (10) zwei Treiber (10 _P, 10 _N) aufweist, daß das Eingangssignal als positive Impulsfolge und als negative Impulsfolge an den Eingangsanschluß (11) der jeweiligen Treiber (10 _P, 10 _N) angelegt wird, und daß die durch den Vorspannungsgene rator (20) erzeugte erste und zweite Vorspannung gemeinsam an die jeweiligen Vorspannungs anschlüsse (13, 14) der beiden Treiber (10 _P, 10 _N) angelegt werden.

13. Ausgangstreiberschaltung nach einem der Ansprüche 4 bis 12, dadurch gekenn zeichnet, daß der mindestens eine Treiber (10) eine Mehrzahl von Treibern aufweist, die jeweils einen mit einem Eingangssignal gespeisten Eingangsanschluß aufweisen, und daß die durch den Vorspannungsgenerator (20) erzeugte erste und zweite Vorspannung gemeinsam an die Vorspannungsanschlüsse der jeweiligen Treiber angelegt sind.