DE10232346B4

DE10232346B4 - Schaltungsanordnung und Verfahren zur Datensignalreproduktion

Info

Publication number: DE10232346B4
Application number: DE10232346A
Authority: DE
Inventors: Jung-hwan Suwon Choi; Kwang-sook Suwon Noh
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2001-07-16
Filing date: 2002-07-15
Publication date: 2008-09-04
Anticipated expiration: 2022-07-16
Also published as: JP4113739B2; US20030011406A1; KR100416621B1; TW544834B; DE10232346A1; KR20030006950A; JP2003060455A; US6590429B2

Abstract

Schaltungsanordnung zur Reproduktion eines Datensignals aus einem Eingangsdatensignal,
gekennzeichnet durch
– eine erste Differenzverstärkerschaltung (540) zum Verstärken einer ersten Spannungsdifferenz zwischen dem Eingangsdatensignal (DATAi) und einem ersten Referenzsignal (VREF), wobei die erste Differenzverstärkerschaltung einen ersten und zweiten Ausgangsanschluss aufweist,
– eine zweite Differenzverstärkerschaltung (560) zur Verstärkung einer zweiten Spannungsdifferenz zwischen dem Eingangsdatensignal und einem zweiten Referenzsignal (/VREF), wobei die zweite Differenzverstärkerschaltung dieselben beiden Ausgangsanschlüsse wie die erste Differenzverstärkerschaltung besitzt, und
– einen Komparator (580, 680) mit zwei Eingängen, die jeweils mit einem der beiden Ausgangsanschlüsse der Differenzverstärkerschaltungen gekoppelt sind, und mit einem Ausgangsanschluss zur Bereitstellung des reproduzierten Datensignals (DOUTi).

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung und ein Verfahren zur Reproduktion eines Datensignals aus einem Eingangsdatensignal, insbesondere für Halbleiterbauelemente.
Halbleiterbauelemente bearbeiten Daten typischerweise in Form von Digitalsignalen, bei denen die Information als eine "eins", z. B. bei einer hohen Spannung, oder eine "null", z. B. bei einer niedrigen Spannung, codiert ist. Dabei werden Halbleiterbauelemente immer kleiner und schneller, die Schaltkreise innerhalb derselben werden immer dichter gepackt und verbrauchen weniger Leistung. Um diesem Trend nachzukommen, ist es wünschenswert, Signale zu haben, welche schnellere Datenwechsel vom Repräsentieren eines Datenwertes zum Repräsentieren eines nächsten Wertes tragen und die mit geringeren Spannungsdifferenzen bereitgestellt werden können.
Häufig werden Datensignale zwischen Halbleiterbauelementen übertragen. Ein Bauelement empfängt solche Datensignale und muss feststellen, ob der jeweilige Datenwert eine null oder eine eins ist. Wegen auf tretender Dämpfung der Datensignale und der Tatsache, dass sie Rauschen unterliegen, hat sich dies als nicht unproblematisch herausgestellt. Dementsprechend enthalten Halbleiterbauelemente gegenwärtig manchmal eine separate Komponente in Form eines sogenannten Datenempfängers. Alternativ können Datenempfänger als eigenständige Komponenten vorgesehen sein. Sie empfangen derartige Signale und stellen fest, ob der Datenwert eine null oder eine eins ist. Die Implementierung von derartigen Datenempfängern war bislang nicht besonders erfolgreich. Zwar konnten mit ihnen Probleme hinsichtlich Dämpfung und Rauschen bewältigt werden, sie tendieren jedoch dazu, grundsätzliche Grenzen zu erreichen, worauf nachfolgend näher eingegangen wird.
In 1A ist ein erster Datenempfänger 100 herkömmlicher Art im Blockschaltbild dargestellt. Das zugehörige Schema von 1A verwendet eine Einzelreferenzsignalisierung und wird auch als pseudodifferenziell bezeichnet. Der Empfänger 100 empfängt eine Anzahl N von Datensignalen DATA1, DATA2, ..., DATAN sowie eine einzelne Referenzspannung VREF. Jedes Signal wird auf einer separaten Leitung empfangen, so dass das Schema N + 1 Eingabeleitungen benutzt. Der Empfänger 100 detektiert die Spannungen auf den Eingangsleitungen und gibt Datensignale DOUT1, DOUT2, ..., DOUTN ab.
In 1B ist als Zeitablaufdiagramm die Referenzspannung und eines der Datensignale des Datenempfängers von 1A veranschaulicht. Wie daraus ersichtlich, hat jedes Datensignal DATAi den Wert "1", wenn es höher als VREF ist, und den Wert "0", wenn es niedriger als VREF ist. Dementsprechend muss die zugehörige Spannungsdifferenz DD1 detektiert werden.
1C zeigt im Schaltbild einen Komparator 130, der Bestandteil des Datenempfängers 100 von 1A ist. Der Datenempfänger 100 weist wenigstens einen solchen Komparator 130 für jedes empfangene Da tensignal DATAi auf. Jeder Komparator 130 empfängt eines der Datensignale DATAi am positiven Anschluss und die Referenzspannung VREF am negativen Anschluss und gibt dann das entsprechende Ausgangssignal DOUTi ab. Die grundsätzliche Begrenzung besteht darin, ob DD1 den Rauschpegel übersteigt.
1D veranschaulicht im Zeitablaufdiagramm die Entwurfsanforderungen an die eingehenden Datensignale. Damit der Detektionsvorgang problemlos funktioniert, muss das Signal DATAi einen großen Hub haben, um den Rauschpegel zu übersteigen. Dies bedeutet, dass eine "1" einer Spannung höher als eine hohe Schwellenspannung V_IH und eine "0" einer Spannung niedriger als eine niedrige Schwellenspannung V_IL entsprechen muss. Andernfalls ist der Detektionsvorgang elektrischem Rauschen unterworfen.
Daher ist eine zuverlässige Verwendung des Bauelements von 1A in Systemen mit hoher Geschwindigkeit problembehaftet. Dies liegt an erhöhtem Rauschen und auch an der Spannungsdämpfung über die Übertragungsleitung hinweg, wenn die Datenübertragungsgeschwindigkeit anwächst.
2A zeigt im Blockschaltbild einen zweiten Datenempfänger 200 herkömmlicher Bauart. Das Schema von 2A verwendet eine differenzielle Signalisierung und wird auch als vollständig differenziell bezeichnet. Der Empfänger 200 empfängt eine Anzahl 2N von Datensignalen DATA1, /DATA1, DATA2, /DATA2, ..., DATAN, /DATAN, jedoch keine Referenzspannung. Jedes Datensignal wird auf einer separaten Leitung empfangen, so dass dieses Schema 2N Eingangsleitungen benutzt. Der Empfänger 200 detektiert die Spannungen auf den Eingangsleitungen und gibt Datensignale DOUT1, DOUT2, ..., DOUTN und optional auch Datensignale /DOUT1, /DOUT2, ..., /DOUTN ab.
2B zeigt im Zeitablaufdiagramm die Beziehung zwischen zwei Datensignalen, die im Datenempfänger von 2A einen Datenwert signalisieren. Jeder Datenwert wird durch ein zusammenarbeitendes Signalpaar repräsentiert. Ein Datenwert "1" wird dadurch signalisiert, dass DATAi auf hohem Pegel liegt, während gleichzeitig /DATAi auf niedrigem Pegel liegt. Andernfalls hat das Datensignal den Wert "0". Ein "/" bezeichnet jeweils ein komplementäres Signal. Dementsprechend wird das Datensignal /DATAi auch als das Komplement des Datensignals DATAi bezeichnet.
2C zeigt im Blockschaltbild einen Komparator 230 als Bestandteil des Datenempfängers 200 von 2A. Der Datenempfänger 200 umfasst jeweils einen solchen Komparator 230 für jedes Paar empfangener Datensignale DATAi, /DATAi. Jeder Komparator 230 empfängt eines der Datensignale DATAi am positiven Anschluss und das komplementäre Datensignal /DATAi am negativen Anschluss und gibt dann das jeweilige Ausgangssignal DOUTi und optional dessen Komplement /DOUTi ab.
Die grundsätzliche Grenze liegt darin, ob das jeweilige Eingangsdifferenzsignal DD2 zwischen dem Signal DATAi und dessen Komplement /DATAi, wie in 2B dargestellt, den Rauschpegel übersteigt. Der Datenempfänger 200 kann einen kleineren Hub der Spannung jedes Datensignals tolerieren, da er zwei Signale zusammen verwendet. Dementsprechend kann er Daten mit einer höheren Geschwindigkeit empfangen als der Datenempfänger 100 von 1A. Jedoch benötigt der Datenempfänger 200 von 2A eine Anzahl von 2N an Datenleitungen, verglichen mit den N + 1 Datenleitungen des Datenempfängers 100. Dies bedeutet erhöhten Systemaufwand und erfordert eine größere Packungsabmessung, was gegenwärtigen Trends zuwider läuft.
3A zeigt im Blockschaltbild einen dritten Datenempfänger 300 herkömmlicher Bauart, der ein doppeltes Referenzsignalisierungsschema benutzt und in der Patentschrift US 6.160.423 offenbart ist. Der Datenempfänger 300 empfängt eine Anzahl N an Datensignalen DATA1, DATA2, ..., DATAN und zwei Referenzspannungen VTR, /VTR. Jedes Signal wird auf einer separaten Leitung empfangen. Daher benutzt dieses Schema eine Anzahl N + 2 an Eingangsleitungen. Der Empfänger 300 detektiert die Spannungen auf den Eingangsleitungen und gibt Datensignale DOUT1, DOUT2, ..., DOUTN ab.
3B veranschaulicht im Zeitablaufdiagramm die zwei Referenzspannungen und eines der Datensignale in einem idealen Betrieb des Datenempfängers von 3A. Wie aus 3B ersichtlich, sind die beiden Referenzspannungen VTR, /VTR zueinander komplementär und oszillieren. Sie wechseln dabei hin und her, so dass sie komplementär bleiben.
3C zeigt im Schaltbild Detektionsschaltkreise 320, 330 des Datenempfängers 300. Der Detektionsschaltkreis 320 erzeugt intermediäre Referenzspannungen VT, /VT, die beim Verarbeiten um den Betrag verzögert werden, der zur Verarbeitung über einen Komparator und zwei Inverter benötigt wird. Auf diese Weise sind sie mit dem Signal DOUTi synchronisiert, wie nachfolgend deutlich wird.
Der Detektionsschaltkreis 330 ist je einmal für jedes der Eingangsdatensignale DATAi vorgesehen. Das Datensignal DATAi wird durch Komparatoren 332, 334 mit VTR bzw. /VTR verglichen. Die Ausgangssignale der Komparatoren 332, 334 werden über Schaltelemente 342, 344 geführt, wobei nur eines von ihnen durchleitet, und bilden so das Ausgangsspannungssignal DOUTi. Die Schaltelemente 342, 344 werden durch die Ausgangssignale von XOR-, d. h. Exlusiv-ODER-Gatter 352, 362 gesteuert, die ihrerseits die Ausgangsspannung DOUTi und eine der intermediären Referenzspannungen VT, /VT empfangen. Zur Kompensation der Verarbeitungszeitverzögerung der XOR-Gatter 352, 362 sind Inverter 372 vorgesehen, so dass das System stabil ist.
Die fundamentale Begrenzung des Datenempfängers 300 besteht darin, dass das Datensignal DATAi, damit der Detektionsvorgang funktioniert, zum Detektionszeitpunkt entweder größer als VTR und /VTR oder kleiner als beide sein muss. Andernfalls liefert der Datenempfänger 300 möglicherweise Fehlergebnisse, wie nachfolgend in zwei Fällen veranschaulicht.
3D zeigt ein Zeitablaufdiagramm einer Computersimulation eines ersten Fehlerfalls des Datenempfängers der 3A und 3C. Speziell veranschaulicht 3D die Situation, wie sie im Datenempfänger 300 auftritt, wenn sich ein nur kleiner Spannungsversatz von z. B. 50 mV zwischen dem Datensignal DATAi und den intermediären Referenzspannungswerten VT, /VT entwickelt. Wie aus 3D zu ersehen, kann dies zu einem Fehler des Datenempfängers 300 führen. Speziell erzeugt die Computersimulation von 3D ein im oberen Teilbild gezeigtes Eingangsdatensignal und ein in einem unteren Teilbild gezeigtes, resultierendes Ausgangssignal. Das Eingangsdatensignal ändert sich so, dass es die Eingangswerte "01110111" annimmt. Die intermediären Referenzspannungen VT, /VT nehmen Werte zwischen 1,20 V und 1,60 V an, während das Datensignal DATAi Werte zwischen 1,25 V und 1,65 V annimmt. Die Ausgangsspannung DOUTi bleibt auf hohem Pegel, ohne den Eingangswerten "01110111" nachzufolgen.
3E zeigt ein Zeitablaufdiagramm für eine weitere Computersimulation, die einen zweiten Fehlerfall des Datenempfängers der 3A und 3C veranschaulicht. Hier ist der Fall dargestellt, was im Datenempfänger 300 geschieht, wenn das Datensignal DATAi derart gedämpft wird, dass es innerhalb der intermediären Referenzspannungswerte VT, /VT liegt. Ersichtlich ergibt sich eine Fehlfunktion des Datenempfängers 300, wenn dies geschieht. Speziell erzeugt die Computersimulation gemäß 3E ein im oberen Teilbild dargestelltes Eingangsdatensignal und ein im unteren Teilbild dargestelltes, resultierendes Ausgangssignal. Das Eingangsdatensignal ändert sich so, dass es die Eingangswerte "01110111" annimmt. Die intermediären Referenzspannungswerte VT, /VT nehmen Werte zwischen 1,15 V und 1,65 V an, während das Datensignal DATAi Werte zwischen 1,20 V und 1,60 V annimmt. Die Ausgangsspannung DOUTi bleibt auf hohem Pegel, ohne den Eingangswerten "01110111" nachzufolgen.
Eine weitere Begrenzung der herkömmlichen Technik besteht darin, dass sie nur eine geringe Toleranz gegenüber einem Versatz hat, der sich zwischen dem Datensignal DATAi und der Referenzspannung entwickeln kann. Dies macht es erforderlich, Datenlesevorgänge zu genauen Zeitpunkten durchzuführen.
In der Patentschrift US 4.504.975 ist ein System zur Übertragung eines digitalen Signals über eine optische Faser offenbart, das eine Schaltungsanordnung zur Wiederherstellung des digitalen Datensignals aufweist. Diese Schaltungsanordnung umfasst zwei parallele Differenzver stärkerschaltungen zum jeweiligen Verstärken einer Spannungsdifferenz zwischen dem eingehenden Datensignal einerseits und je einem Referenzsignal andererseits, wobei einem der beiden Differenzverstärker ein Inverter nachgeschaltet ist. Ausgangsseitig weist diese Schaltungsanordnung einen Summierverstärker mit nachgeschaltetem Inverter oder ein logisches ODER-Gatter oder ein logisches UND-Gatter auf, dem das Ausgangssignal des vorgeschalteten Inverters und das Ausgangssignal des anderen Differenzverstärkers an je einem Eingang zugeführt werden.
Mit kleiner und schneller werdenden Halbleiterspeicherbauelementen ist es wünschenswert, einen Dateneingangsempfänger verfügbar zu haben, bei dem die oben erwähnten Schwierigkeiten und Beschränkungen der herkömmlichen Technik mindestens teilweise behoben sind.
Der Erfindung liegt als technisches Problem die Bereitstellung einer Schaltungsanordnung und eines Verfahrens zugrunde, mit denen sich ein Datensignal aus einem Eingangsdatensignal mit vergleichsweise geringem Aufwand und vergleichsweise zuverlässig reproduzieren lässt.
Die Erfindung löst dieses Problem durch die Bereitstellung einer Schaltungsanordnung mit den Merkmalen des Anspruchs 1 sowie eines Verfahrens mit den Merkmalen des Anspruchs 12.
Diese Schaltungsanordnung und dieses Verfahren ermöglichen eine Reproduktion eines Datensignals aus einem Eingangsdatensignal mit vergleichsweise hoher Empfindlichkeit unter Überwindung der einen oder anderen grundsätzlichen Grenzen herkömmlicher Schaltungsanord nungen und Verfahren dieser Art, wie sie eingangs erwähnt sind. Auch Computersimulationen zeigen für die Erfindung eine verbesserte Zuverlässigkeit und Toleranz gegenüber ungünstigen Eingangsbedingungen.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten, herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt, in denen zeigen:
1A ein Blockdiagramm eines ersten herkömmlichen Datenempfängers,
1B ein Zeitablaufdiagramm zur Veranschaulichung einer Referenzspannung und eines von mehreren Datensignalen des Datenempfängers von 1A,
1C ein Schaltbild eines Komparators des Datenempfängers von 1A,
1D ein Zeitablaufdiagramm zur Veranschaulichung von Datensignalanforderungen für den ordnungsgemäßen Betrieb des Datenempfängers von 1A,
2A ein Blockschaltbild eines zweiten herkömmlichen Datenempfängers,
2B ein Zeitablaufdiagramm zur Veranschaulichung der Beziehung zweier Datensignale, die einen Datenwert im Datenempfänger von 2A repräsentieren,
2C ein Schaltbild eines Komparators des Datenempfängers von 2A,
3A ein Schaltbild eines dritten herkömmlichen Datenempfängers,
3B ein Zeitablaufdiagramm zweier Referenzspannungen und eines von mehreren Datensignalen im idealen Betrieb des Datenempfängers von 3A,
3C ein Schaltbild von Detektionsschaltkreisen des Datenempfängers von 3A,
3D Zeitablaufdiagramme einer Simulation zur Darstellung eines ersten Fehlerfalls des Datenempfängers von 3C,
3E Zeitablaufdiagramme einer Simulation zur Darstellung eines zweiten Fehlerfalls des Datenempfängers von 3C,
4 ein Blockschaltbild eines erfindungsgemäßen Dateneingangsempfängers,
5 ein Schaltbild einer ersten Realisierung eines erfindungsgemäßen Datenempfängers, der als ein Detektionsschaltkreis im Dateneingangsempfänger von 4 verwendbar ist,
6 ein Schaltbild einer zweiten Realisierung eines als Detektionsschaltkreis im Dateneingangsempfänger von 4 verwendbaren Datenempfängers,
7 ein Flussdiagramm zur Veranschaulichung eines erfindungsgemäßen Verfahrens zur Datensignalreproduktion,
8 ein Zeitablaufdiagramm zweier Referenzsignale und dreier möglicher Datensignale zur Erläuterung der Funktion des Datenempfängers von 6,
9 ein Zeitablaufdiagramm zweier Referenzsignale und dreier möglicher Datensignalpegel zur weiteren Erläuterung der Funktion des Datenempfängers von 6,
10 Zeitablaufdiagramme einer Simulation eines erfolgreichen Betriebsvorgangs einer erfindungsgemäßen Schaltungsanordnung unter den Bedingungen der Simulation von 3D,
11 Zeitablaufdiagramme einer weiteren Simulation eines erfolgreichen Betriebsvorgangs einer erfindungsgemäßen Schaltungsanordnung unter den Bedingungen der Simulation von 3E,
12 Zeitablaufdiagramme einer weiteren Simulation eines erfolgreichen Betriebsvorgangs einer erfindungsgemäßen Schaltungsanordnung unter ungünstigen Versatzbedingungen und
13 Zeitablaufdiagramme einer weiteren Simulation eines erfolgreichen Betriebsvorgangs einer erfindungsgemäßen Schaltungsanordnung.
Unter Bezugnahme auf die 4 bis 13 werden nachfolgend ein erfindungsgemäßer Dateneingangsempfänger zur Datensignalreproduktion und vorteilhafte Realisierungen von Datenempfängern als Bestandteile desselben sowie ein erfindungsgemäßes Verfahren zur Datensignaldetektion in Datenempfängern näher erläutert.
4 zeigt im Blockschaltbild einen Dateneingangsempfänger 400, der ein doppeltes Referenzsignalisierungsschema benutzt. Der Empfänger 400 empfängt eine Anzahl N von Dateneingangssignalen DATA1, DATA2, ..., DATAN und zwei Referenzspannungen VREF, /VREF, die von einem nicht gezeigten, anderen Bauelement übertragen werden. Der Empfänger 400 detektiert die Spannung auf den Eingangsleitungen und gibt Datensignale DOUT1, DOUT2, ..., DOUTN ab. Die Datensignale DOUT1, DOUT2, ..., DOUTN stellen jeweils reproduzierte Versionen der Eingangsdatensignale DOUT1, DOUT2, ..., DOUTN dar. Jedes Eingangsdatensignal wird auf einer separaten Leitung übertragen und empfangen. Der Empfänger 400 benutzt folglich eine Anzahl N + 2 an Eingangsleitungen und vermeidet damit die sehr hohe Anzahl von 2N Eingangsleitungen beim herkömmlichen Empfänger 200 gemäß 2A.
Der Dateneingangsempfänger 400 beinhaltet Detektionsschaltkreise 430-1, 430-2, ..., 430-N zur Verarbeitung jeweils eines der Eingangssignale DATA1, DATA2, ..., DATAN. Jeder Detektionsschaltkreis 430-i empfängt außerdem die beiden Referenzspannungen VREF, /VREF, mit denen er aus dem Dateneingangssignal DATAN das zugehörige Datenausgangssignal DOUTi reproduziert.
5 zeigt im Schaltbild einen Datenempfänger 520 in einer ersten erfindungsgemäßen Realisierung, der als jeweiliger Detektionsschaltkreis 430-i, d. h. für jeden beliebigen der Detektionsschaltkreise 430-1, 430-2, ..., 430-N, des Dateneingangsempfängers 400 von 4 einsetzbar ist.
Der Datenempfänger 520 umfasst eine erste Differenzverstärkerschaltung 540 und eine zweite Differenzverstärkerschaltung 560. Die erste Differenzverstärkerschaltung 540 verstärkt eine erste Spannungsdifferenz zwischen dem Eingangsdatensignal DATAi und dem ersten Referenzsignal VREF. Sie weist zwei Ausgangsanschlüsse IN1, IN2 auf, an welcher an sich ohne weitere Komponenten die verstärkte Differenz anstehen würde.
Im Ausführungsbeispiel von 5 beinhaltet die erste Differenzverstärkerschaltung 540 zwei Transistoren 542-1, 542-2 und eine Stromquelle 544, die sich einen gemeinsamen Knoten teilen. Außerdem weist die Schaltung einen Widerstand 546 auf, der mit einem Versorgungspotential VCC gekoppelt ist. Des weiteren weist die erste Differenzverstärkerschaltung 540 im Ausführungsbeispiel von 5 zwei Eingangsanschlüsse auf, um das Eingangsdatensignal DATAi und das erste Referenzsignal VREF zu empfangen. Diese beiden Eingangsanschlüsse führen zu den Gate-Elektroden der beiden Transistoren 542-1, 542-2. In der bevorzugten Realisierung werden das Eingangsdatensignal DATAi und das erste Referenzsignal VREF direkt an den beiden Eingangsanschlüssen empfangen, d. h. ohne Zwischenfügung anderer Komponenten.
Die zweite Differenzverstärkerschaltung 560 verstärkt eine zweite Spannungsdifferenz zwischen dem Eingangsdatensignal DATAi und dem zweiten Referenzsignal VREF. Sie weist dieselben beiden Ausgangsanschlüsse IN1, IN2 wie die erste Verstärkerschaltung 540 auf. Dies beeinflusst das Ausgangssignal jeder der beiden Verstärkerschaltungen 540, 560.
Im Ausführungsbeispiel von 5 beinhaltet die zweite Differenzverstärkerschaltung 560 zwei Transistoren 562-1, 562-2 und eine Stromquelle 564, die sich einen gemeinsamen Knoten teilen. Außerdem beinhaltet die Schaltung einen Widerstand 560, der mit dem Versorgungspotential VCC gekoppelt ist.
Des weiteren beinhaltet die zweite Differenzverstärkerschaltung 560 im Ausführungsbeispiel von 5 zwei Eingangsanschlüsse, um das Ein gangsdatensignal DATAi und das zweite Referenzsignal /VREF zu empfangen. Diese beiden Eingangsanschlüsse sind zu den Gate-Elektroden der Transistoren 562-1, 562-2 geführt. In einer bevorzugten Ausführungsform werden das Eingangsdatensignal DATAi und das zweite Referenzsignal /VREF wiederum direkt, d. h. ohne Zwischenfügung anderer Komponenten, an den beiden Eingangsanschlüssen empfangen.
Der Ausgangsanschluss IN1 ist über den Widerstand 566 mit einem zweiten Versorgungspotential 567, über den Transistor 542-2 mit der ersten Stromquelle 544 und über den Transistor 562-2 mit der zweiten Stromquelle 564 verbunden. Dabei werden die Transistoren 542-2, 562-2 durch das Datensignal DATAi gesteuert.
Der Ausgangsanschluss IN2 ist über den Widerstand 546 mit einem ersten Versorgungspotential 547, über den Transistor 542-1 mit der ersten Stromquelle 544 und über den Transistor 562-1 mit der zweiten Stromquelle 564 verbunden. Der Transistor 542-1 wird durch das erste Referenzsignal VREF gesteuert, und die Gate-Elektrode des Transistors 562-1 wird durch das zweite Referenzsignal /VREF gesteuert.
Welche der beiden Differenzverstärkerschaltungen den Ausgangsknoten IN1, IN2 dominiert, hängt von der relativen Größe der ersten und zweiten Spannungsdifferenz ab. Wenn beispielsweise die erste Spannungsdifferenz größer als die zweite Spannungsdifferenz ist, dominiert die erste Differenzverstärkerschaltung 540 den Ausgangsknoten IN1, IN2. Wenn hingegen die zweite Spannungsdifferenz größer als die erste Spannungsdifferenz ist, dominiert die zweite Differenzverstärkerschaltung 560 den Ausgangsknoten IN1, IN2. Als Resultat beider Verstärkerschaltungen wird am Knoten IN2 ein Zwischenausgangssignal DO1 und am Knoten IN1 ein Zwischenausgangssignal /DO1 erzeugt. Der Datenempfänger 520 weist außerdem einen Komparator 580 mit zwei Eingängen auf, die mit dem Knoten IN1, IN2 gekoppelt sind und folglich die Signale /DO1 bzw. DO1 empfangen. Der Komparator 580 weist des weiteren einen Komparatorausgangsanschluss auf, an dem das reproduzierte Signal DOUTi bereitgestellt wird.
6 zeigt einen zweiten erfindungsgemäßen Datenempfänger 620, der als jeweiliger Detektorschaltkreis 430-i, d. h. für jeden beliebigen der Detektorschaltkreise 430-1, 430-2, ..., 430-N, des Dateneingangsempfängers 400 von 4 verwendet werden kann.
Der Datenempfänger 620 weist eine erste Differenzverstärkerschaltung 540 und eine zweite Differenzverstärkerschaltung 560 auf, die wie gezeigt identisch zu denjenigen von 5 sein können. Außerdem weist der Datenempfänger 620 einen ersten Differenzvorverstärker 640 auf, der eine Vorverstärkung der ersten Spannungsdifferenz zwischen dem Eingangsdatensignal DATAi und der Referenzspannung VREF vor Zuführung dieser ersten Spannungsdifferenz zur ersten Differenzverstärkerschaltung 540 vornimmt. Mit anderen Worten wird der ersten Differenzverstärkerschaltung 540 die vorverstärkte erste Spannungsdifferenz zugeführt. Der erste Differenzvorverstärker 640 umfasst vorzugsweise einen ersten Komparator 642, der dafür eingerichtet ist, das Eingangsdatensignal DATAi und die erste Referenzspannung VREF zu empfangen und zwei erste Ausgangsspannungen V1P, V1N als die vorverstärkte erste Spannungsdifferenz zu erzeugen. Diese beiden ersten Ausgangsspannungen V1P, V1N werden dann der Verstärkerschaltung 540 zugeführt und stellen vorzugsweise komplementäre Signale oder Differenzsignale dar.
Wenn beispielsweise der Signalpegel des ersten Referenzsignals VREF höher als derjenige des Datensignals DATAi ist, besitzt die Spannung V1P einen niedrigeren Pegel als die Spannung V1N. Wenn hingegen der Signalpegel des ersten Referenzsignals VREF niedriger als derjenige des Datensignals DATAi ist, weist die Spannung V1P einen höheren Pegel als die Spannung V1N auf. Wenn der Signalpegel des ersten Referenzsignals VREF gleich groß wie derjenige des Datensignals DATAi ist, haben die Spannungen V1P und V1N gleiche Signalpegel.
Der Datenempfänger 620 beinhaltet des weiteren einen zweiten Differenzvorverstärker 660, der eine Vorverstärkung der zweiten Spannungsdifferenz zwischen dem Eingangsdatensignal DATAi und der zweiten Referenzspannung /VREF vor Zuführung dieser zweiten Spannungsdifferenz zur zweiten Differenzverstärkerschaltung 560 vornimmt. Mit andere Worten wird der zweiten Differenzverstärkerschaltung 560 die vorverstärkte zweite Spannungsdifferenz zugeführt.
Der zweite Differenzvorverstärker 660 beinhaltet vorzugsweise einen zweiten Komparator 662, der dafür eingerichtet ist, das Eingangsdatensignal DATAi und das Referenzsignal /VREF zu empfangen und zwei komplementäre zweite Ausgangsspannungen V2P, V2N als die vorverstärkte zweite Spannungsdifferenz zu erzeugen. Diese beiden komplementären zweiten Ausgangsspannungen V2P, V2N werden dann der Verstärkerschaltung 560 zugeführt und bilden vorzugsweise komplementäre Signale oder Differenzsignale.
Wenn beispielsweise der Signalpegel des zweiten Referenzsignals VREF höher als derjenige des Datensignals DATAi ist, besitzt die Spannung V2P einen niedrigeren Pegel als die Spannung V2N. Wenn hingegen der Signalpegel des zweiten Referenzsignals /VREF niedriger als derjenige des Datensignals DATAi ist, weist die Spannung V2P einen höheren Pegel als die Spannung V2N auf. Wenn der Signalpegel des zweiten Referenzsignals VREF gleich groß wie derjenige des Datensignals DATAi ist, besitzen die Spannungen V2P und V2N denselben Signalpegel. Als Ergebnis dieser Verschaltung wird am Knoten IN1 ein Zwischenausgangssignal DO1 und am Knoten IN2 ein Zwischenausgangssignal /DO2 erzeugt.
Die Vorverstärker 640, 660 wandeln die Differenzeingangssignale mit vollem Hub in die Gate-Ansteuersignale V1P, V1N, V2P, V2N mit begrenztem Hub um. Optional werden zur Verringerung der Ausgabeverzögerung die erste und zweite Differenzverstärkerschaltung 540, 560 mit den Vorverstärkern 640, 660 mit begrenztem Hub verwendet. Die Belastungen der Vorverstärker werden so festgelegt, dass der Hub der Gate-Ansteuersignale auf den Betrag begrenzt wird, der zum vollständigen Schalten des Differenzausgangspaares benötigt wird. Dies ergibt eine minimale Ausgabeverzögerung, da der Strom zu schalten beginnt, sobald die Ausgangsspannungen V1N, V1P, V2N und V2P mit ihrem Hub beginnen.
Der Datenempfänger 620 weist zusätzlich einen Komparator 680 auf, der dem Komparator 580 von 5 entspricht. Der Komparator 680 besitzt zwei Eingänge, die mit den Knoten IN1, IN2 gekoppelt sind und dadurch die Signale DO2 bzw. /DO2 empfangen. Außerdem weist der Komparator 680 einen Ausgangsanschluss auf, an welchem das reproduzierte Signal DOUTi bereitsteht.
7 veranschaulicht in einem Flussdiagramm 700 ein erfindungsgemäßes Datensignalreproduktionsverfahen, das beispielsweise vom jeweiligen erfindungsgemäßen Datenempfänger 430-i ausgeführt werden kann.
Der Verfahrensablauf beginnt mit einem Startschritt 710, an den sich ein optionaler Verfahrensschritt 720 anschließt, in welchem eine erste und zweite Spannungsdifferenz vorverstärkt werden. Die erste Spannungsdifferenz ist die Spannungsdifferenz zwischen dem Eingangsdatensignal DATAi und dem ersten Referenzsignal VREF. Die zweite Spannungsdifferenz ist die Spannungsdifferenz zwischen dem Eingangsdatensignal DATAi und dem zweiten Referenzsignal /VREF. Das Vorverstärken ist für jede dieser beiden Spannungen getrennt möglich, wobei die Vorverstärkung entweder beider Spannungen oder keiner von beiden bevorzugt ist. Vorzugsweise und optional umfasst das Vorverstärken der ersten und zweiten Spannungsdifferenz die Erzeugung zweier komplementärer erster Ausgangsspannungen bzw. zweiter Ausgangssignale.
In einem nächsten Schritt 730 werden die erste und zweite Spannungsdifferenz verstärkt, unabhängig davon, ob zuvor die erste und/oder zweite Spannungsdifferenz im Schritt 720 vorverstärkt wurden oder nicht.
In einem nachfolgenden Schritt 740 werden die verstärkte erste Spannungsdifferenz und die verstärkte zweite Spannungsdifferenz auf einem einzelnen Paar von Ausgangsanschlüssen empfangen. Dies kann z. B. durch Verknüpfen der verstärkten ersten Spannungsdifferenz und der verstärkten zweiten Spannungsdifferenz durchgeführt werden.
Als nächstes werden in einem Schritt 750 die an den Ausgangsanschlüssen erscheinenden Spannungen verglichen, wodurch das reproduzierte Datensignal erzeugt wird.
Bei der Ausführung der Erfindung sind verschiedene beschriebene Signaltypen möglich, wobei es sich versteht, dass diverse Kombinationen der erwähnten Signaltypen möglich sind. Das Datensignal DATAi ist ein einpoliges, unsymmetrisches Signal. Sein Wert wird in bezug auf die Referenzsignale VREF und /VREF interpretiert. Das erste und zweite Referenzsignal VREF und /VREF sind bevorzugt komplementäre Signale, wie gezeigt. Dies ist jedoch nicht zwingend, alternativ können nicht komplementäre Signale verwendet werden. Des weiteren können das erste und zweite Referenzsignal VREF, /VREF feste Werte haben oder oszillieren. Wenn sie oszillieren, geschieht dies bevorzugt synchron mit dem Datensignal DATAi.
Unter Bezugnahme auf 8 in Verbindung mit 6 wird nachfolgend auf mögliche Beziehungen zwischen den relativen Zeittaktungen der Signale und auf die Betriebsweise der zugehörigen Schaltungseinheiten eingegangen. Wenn im Fall von 8 die Phase des Datensignals DATA1 gleich derjenigen des ersten Referenzsignals VREF ist, arbeitet der zweite Vorverstärker 660 dominierend während des Zeitraums von t1 bis t3, um die Differenz zwischen dem zweiten Referenzsignal VREF und dem Datensignal DATA1 zu detektieren. Der Verstärker 560 ist dann bei der Erzeugung des Signals DOUTi dominant.
Wenn die Phase des Datensignals DATA2 gleich derjenigen des zweiten Referenzsignals VREF ist, arbeitet der erste Vorverstärker 640 dominant, um die Differenz zwischen dem ersten Referenzsignal VREF und dem Datensignal DATA2 zu detektieren. Der Verstärker 540 ist dann bei der Erzeugung des Ausgangssignals DOUTi dominant.
Das Datensignal DATA3 wird von beiden Vorverstärkern 640, 660 mit dem ersten bzw. zweiten Referenzsignal VREF, VREF verglichen, wobei die beiden Referenzsignale VREF, VREF in jedem Zeitintervall eine zu derjenigen des Signals DATA3 entgegengesetzte Phase besitzen. Dadurch arbeitet der erste Vorverstärker 640 dominant während des Zeitintervalls t1, während der zweite Vorverstärker 660 dominant während der Zeitintervalle t2 und t3 arbeitet. Somit detektieren die Vorverstärker 640, 660 die Differenz zwischen dem Eingangsdatensignal DATAi und dem ersten bzw. dem zweiten Referenzsignal VREF, VREF, deren Phase derjenigen des Datensignals DATAi entgegengesetzt ist, und verstärken die detektierte Differenz.
Unter Bezugnahme auf 9 in Verbindung mit 6 wird nachfolgend auf mögliche Beziehungen zwischen den relativen Werten der Signale und den Betrieb der betreffenden Schaltungseinheiten für drei Fälle eingegangen, die mit FALL I, FALL II und FALL III bezeichnet sind.
FALL I bezieht sich auf eine Situation, in welcher die Amplitude des Datensignals DATAi höher als diejenige der Referenzsignale VREF und VREF ist. FALL II bezieht sich auf eine Situation, in welcher die Amplitude des Datensignals DATAi gleich groß wie diejenige der Referenzsignale VREF und /VREF ist. In diesen beiden Fällen arbeitet die erfindungsgemäße Schaltungsanordnung wie oben beschrieben.
FALL III bezieht sich auf eine Situation, in welcher die Amplitude des Datensignals DATAi kleiner als diejenige der Referenzsignale VREF und /VREF ist. Während eines Intervalls t11 arbeitet der zweite Vorverstärker 660 dominant, um das Datensignal DATAi zu verstärken, und der zweite Verstärker 560 verstärkt die Differenz zwischen den Spannungen V2P und V2N, um die Signale DO2 und /DO2 abzugeben. Während des Zeitintervalls t13 arbeitet der erste Vorverstärker 640 dominant, um das Datensignal DATAi zu verstärken, und der erste Verstärker 540 verstärkt die Differenz zwischen den Spannungen V1P und V1N, um die Signale DO2 und /DO2 abzugeben.
Ein wesentlicher Vorteil der Erfindung gegenüber dem erwähnten Stand der Technik besteht folglich darin, dass die Signaldetektion auch im FALL III stattfindet. Dies geht über die grundsätzliche Beschränkung des herkömmlichen Datenempfängers gemäß den 3A bis 3E hinaus, worauf nachfolgend detaillierter eingegangen wird.
10 zeigt das Ergebnis einer Computersimulation, in der untersucht wird, was im Datenempfänger 620 vor sich geht, wenn zwischen dem Datensignal DATAi und den Referenzspannungen VREF, /VREF ein Spannungsversatz von z. B. 50 mV entsteht. Die Simulation von 10 wurde unter den identischen Bedingungen der 3D durchgeführt, wie sie für die herkömmliche Schaltungsanordnung gemäß 3C gewählt wurden. Ersichtlich leistet der erfindungsgemäße Datenempfänger 620 eine korrekte Detektion, hingegen nicht der herkömmliche Datenempfänger. Spezieller zeigt die Computersimulation von 10 im oberen Teilbild ein erzeugtes Eingangsdatensignal und im unteren Teilbild ein resultierendes Ausgangssignal. Das Eingangsdatensignal wechselt den Signalpegel so, dass dies die Eingabewerte "01110111" repräsentiert. Die Referenzspannungen VREF, /VREF nehmen Werte zwischen 1,0 V und 1,60 V an, während das Signal DATAi Werte zwischen 1,25 V und 1,65 V annimmt. Die Ausgangsspannung DOUTi folgt den Eingabewerten 01110111 fehlerfrei nach.
11 zeigt eine weitere Computersimulation, die untersucht, was geschieht, wenn im erfindungsgemäßen Datenempfänger 620 das Datensignal DATAi so gedämpft wird, dass es innerhalb der Referenzspannungen VREF, /VREF liegt. Die Simulation von 11 wurde unter identischen Bedingungen wie bei der Simulation zu 3E durchgeführt, die für den herkömmlichen Datenempfänger gemäß 3C gewählt wurden. Ersichtlich leistet der erfindungsgemäße Datenempfänger 620 eine korrekte Detektion, nicht hingegen der herkömmliche Datenempfänger. Spezieller zeigt die Computersimulation von 11 im oberen Teilbild ein Eingangsdatensignal und im unteren Teilbild ein resultierendes Ausgangssignal. Das Eingangsdatensignal führt Pegelwechsel so aus, dass sie Eingabewerte 01110111 repräsentieren. Die Referenzspannungen VREF, /VREF nehmen Werte zwischen 1,15 V und 1,65 V an, während das Signal DATAi Werte zwischen 1,20 V und 1,60 V annimmt. Die Ausgangsspannung DOUTi folgt den Eingabewerten 01110111 fehlerfrei nach.
12 zeigt eine weitere Computersimulation, die untersucht, was im Datenempfänger 620 geschieht, wenn ein Versatz des Datensignals DATAi gegenüber den Referenzspannungen VREF, /VREF entsteht. Wie aus 12 zu erkennen, erfolgt auch in diesem Fall durch den erfindungsgemäßen Datenempfänger 620 eine korrekte Signaldetektion, d. h. der erfindungsgemäße Datenempfänger 620 ist gegenüber solchen ungünstigen Eingangsbedingungen tolerant. Speziell zeigt die Computersimulation von 12 im oberen Teilbild ein Eingangsdatensignal und im unteren Teilbild ein resultierendes Ausgangssignal. Das Eingangsdatensignal wechselt in seinem Pegel so, dass es die Eingabewerte 01110111 repräsentiert. Die Referenzspannungen VREF, /VREF sowie das Datensignal DATAi nehmen Werte zwischen 1,20 V und 1,60 V an. Das Datensignal DATAi zeigt einen Versatz bis zu 90° bezogen auf die Referenzspannungen VREF, /VREF. Trotzdem folgt die Ausgangsspannung DOUTi den Eingabewerten 01110111 fehlerfrei nach.
13 zeigt eine weitere Simulation anhand von drei Zeitablaufdiagrammen mit langsam variierenden Spannungen zur besseren Veranschaulichung. Im oberen Diagramm ist eine Zeitabhängigkeit der beiden Referenzspannungen VREF, /VREF sowohl für einen regulären Fall als auch mit zwei Zeitversätzen dargestellt. Im mittleren Diagramm ist ein Eingangsdatensignal DATAi dargestellt. Im unteren Diagramm sind die resultierenden Signale DO1 bzw. DO2 und /DO1 bzw. /DO2 dargestellt, die dem jeweiligen Komparator 580, 680 zur Erzeugung des Signals DOUTi als das reproduzierte Eingangsdatensignal beim erfindungsgemäßen Datenempfänger zugeführt werden. Wie aus 13 ersichtlich, folgen die relativen Signalhöhen der resultierenden Signale DO1 bzw. DO2 und /DO1 bzw. DO2 sehr gut dem Datensignal DATAi.

Claims

Schaltungsanordnung zur Reproduktion eines Datensignals aus einem Eingangsdatensignal, gekennzeichnet durch – eine erste Differenzverstärkerschaltung (540) zum Verstärken einer ersten Spannungsdifferenz zwischen dem Eingangsdatensignal (DATAi) und einem ersten Referenzsignal (VREF), wobei die erste Differenzverstärkerschaltung einen ersten und zweiten Ausgangsanschluss aufweist, – eine zweite Differenzverstärkerschaltung (560) zur Verstärkung einer zweiten Spannungsdifferenz zwischen dem Eingangsdatensignal und einem zweiten Referenzsignal (/VREF), wobei die zweite Differenzverstärkerschaltung dieselben beiden Ausgangsanschlüsse wie die erste Differenzverstärkerschaltung besitzt, und – einen Komparator (580, 680) mit zwei Eingängen, die jeweils mit einem der beiden Ausgangsanschlüsse der Differenzverstärkerschaltungen gekoppelt sind, und mit einem Ausgangsanschluss zur Bereitstellung des reproduzierten Datensignals (DOUTi).
Schaltungsanordnung nach Anspruch 1, weiter dadurch gekennzeichnet, dass das erste Referenzsignal ein zum zweiten Referenzsignal komplementäres Signal ist.
Schaltungsanordnung nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass die erste und/oder die zweite Differenzverstärkerschaltung jeweils zwei Transistoren und eine Stromquelle beinhalten, die sich einen gemeinsamen Knoten teilen.
Schaltungsanordnung nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, dass die erste Differenzverstärkerschaltung zwei Eingangsanschlüsse zum Empfangen des Eingangsdatensignals und des ersten Referenzsignals direkt oder unter Zwischenschaltung wenigstens einer weiteren Schaltungskomponente aufweist und die zweite Differenzverstärkerschaltung zwei Eingangsanschlüsse zum Empfangen des Eingangsdatensignals und des zweiten Referenzsignals direkt oder unter Zwischenfügung wenigstens einer weiteren Schaltungskomponente aufweist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 4, weiter gekennzeichnet durch – einen ersten Differenzvorverstärker (640) zum Vorverstärken der ersten Spannungsdifferenz vor Zuführen derselben zur ersten Differenzverstärkerschaltung und – einen zweiten Differenzvorverstärker zum Vorverstärken der zweiten Spannungsdifferenz vor Zuführen derselben zur zweiten Differenzverstärkerschaltung.
Schaltungsanordnung nach Anspruch 5, weiter dadurch gekennzeichnet, dass der erste Differenzvorverstärker einen ersten Komparator (642) zum Empfangen des Eingangsdatensignals und des ersten Referenzsignals und zur Erzeugung zweier komplementärer erster Ausgangsspannungen als die vorverstärkte erste Spannungsdifferenz aufweist und der zweite Differenzvorverstärker einen zweiten Komparator (660) zum Empfangen des Eingangsdatensignals und des zweiten Referenzsignals und zum Erzeugen zweier komplementärer zweiter Ausgangsspannungen als die vorverstärkte zweite Spannungsdifferenz aufweist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, dass – je ein Einganganschluss der beiden Differenzverstärkerschaltungen einen ersten und zweiten Eingangsanschluss bilden und die beiden anderen Eingänge der Differenzverstärkerschaltungen zu einem dritten Eingangsanschluss gekoppelt sind, um die erste Spannungsdifferenz zwischen dem dritten und ersten Eingangsanschluss und die zweite Spannungsdifferenz zwischen dem dritten und zweiten Eingangsanschluss anzulegen, – die erste Differenzverstärkerschaltung einen ersten Transistor mit einer mit dem ersten Eingangsanschluss gekoppelten Gate-Elektrode, einer mit dem zweiten Ausgangsanschluss gekoppelten Source-Elektrode und einer Drain-Elektrode, einen zweiten Transistor mit einer mit dem dritten Eingangsanschluss gekoppelten Gate-Elektrode, einer mit dem ersten Ausgangsanschluss gekoppelten Source-Elektrode und einer Drain-Elektrode und eine erste Stromquelle mit einem mit den Drain-Elektroden des ersten und zweiten Transistors gekoppelten ersten Anschluss und einem zweiten Anschluss aufweist und – die zweite Differenzverstärkerschaltung einen dritten Transistor mit einer mit dem zweiten Eingangsanschluss gekoppelten Gate-Elektrode, einer mit dem zweiten Ausgangsanschluss gekoppelten Source-Elektrode und einer Drain-Elektrode, einen vierten Transistor mit einer mit dem dritten Eingangsanschluss gekoppelten Gate-Elektrode, einer mit dem ersten Ausgangsanschluss gekoppelten Source-Elektrode und einer Drain-Elektrode und eine zweite Stromquelle mit einem mit den Drain-Elektroden des dritten und vierten Transistors gekoppelten ersten Anschluss und einem zweiten Anschluss aufweist.
Schaltungsanordnung nach Anspruch 7, weiter dadurch gekennzeichnet, dass die zweiten Anschlüsse der ersten und zweiten Stromquelle an einen Masseknoten angeschlossen sind.
Schaltungsanordnung nach Anspruch 7 und 8, weiter dadurch gekennzeichnet, dass das erste Referenzsignal an den ersten Eingangsanschluss, das zweite Referenzsignal an den zweiten Eingangsanschluss und das Eingangsdatensignal an den dritten Eingangsanschluss angelegt werden.
Schaltungsanordnung nach einem der Ansprüche 1 bis 9, weiter gekennzeichnet durch – einen ersten Widerstand (546), der zwischen den ersten Ausgangsanschluss und einen Versorgungsknoten eingeschleift ist, und – einen zweiten Widerstand (566), der zwischen den zweiten Ausgangsanschluss und einen Versorgungsknoten eingeschleift ist.
Schaltungsanordnung nach Anspruch 5 oder 6, weiter dadurch gekennzeichnet, dass je ein Einganganschluss der beiden Differenzverstärkerschaltungen einen ersten und zweiten Eingangsanschluss bilden und die beiden anderen Eingänge der Differenzverstärkerschaltungen zu einem dritten Eingangsanschluss gekoppelt sind, um die erste Spannungsdifferenz zwischen dem dritten und ersten Eingangsanschluss und die zweite Spannungsdifferenz zwischen dem dritten und zweiten Eingangsanschluss anzulegen, – die erste Differenzverstärkerschaltung einen ersten Transistor mit einer Gate-Elektrode, einer mit dem zweiten Ausgangsanschluss gekoppelten Source-Elektrode und einer Drain-Elektrode, einen zweiten Transistor mit einer Gate-Elektrode, einer mit dem ersten Ausgangsanschluss gekoppelten Source-Elektrode und einer Drain-Elektrode und eine erste Stromquelle mit einem mit den Drain-Elektroden des ersten und zweiten Transistors gekoppelten ersten Anschluss und einem zweiten Anschluss aufweist, – die zweite Differenzverstärkerschaltung einen dritten Transistor mit einer mit der Gate-Elektrode des zweiten Transistors gekoppelten Gate-Elektrode, einer mit dem zweiten Ausgangsanschluss gekoppelten Source-Elektrode und einer Drain-Elektrode, einen vierten Transistor mit einer Gate-Elektrode, einer mit dem ersten Ausgangsanschluss gekoppelten Source-Elektrode und einer Drain-Elektrode und eine zweite Stromquelle mit einem mit den Drain-Elektroden des dritten und vierten Transistors gekoppelten ersten Anschluss und einem zweiten Anschluss aufweist und – der erste Differenzvorverstärker die vorverstärkte erste Spannungsdifferenz an die Gate-Elektroden des ersten bzw. zweiten Transistors anlegt und der zweite Differenzvorverstärker die zweite Spannungsdifferenz an die Gate-Elektroden des dritten bzw. vierten Transistors anlegt.
Verfahren zur Reproduktion eines Datensignals aus einem Eingangsdatensignal und zwei Referenzsignalen durch eine Schaltungsanordnung nach einem der Ansprüche 1 bis 11, mit folgenden Schritten: – Verstärken einer ersten Spannungsdifferenz zwischen dem Eingangsdatensignal (DATAi) und dem ersten Referenzsignal (VREF) durch die erste Differenzverstärkerschaltung, – Verstärken einer zweiten Spannungsdifferenz zwischen dem Eingangsdatensignal und einem zweiten Referenzsignal (VREF) durch die zweite Differenzverstärkerschaltung, – gleichzeitiges Empfangen der verstärkten ersten Spannungsdifferenz und der verstärkten zweiten Spannungsdifferenz auf einem einzigen Paar von Ausgangsanschlüssen (IN1, IN2) und – Vergleichen der am Ausgangsanschlusspaar anstehenden Spannungen zur Reproduktion des Datensignals (DOUTi) durch den Komparator.
Verfahren nach Anspruch 12, weiter dadurch gekennzeichnet, dass die erste Spannungsdifferenz vor ihrer Verstärkung vorverstärkt wird und die zweite Spannungsdifferenz vor ihrer Verstärkung vorverstärkt wird.
Verfahren nach Anspruch 13, weiter dadurch gekennzeichnet, dass das Vorverstärken der ersten Spannungsdifferenz die Erzeugung zweier komplementärer erster Ausgangsspannungen umfasst und das Vorverstärken der zweiten Spannungsdifferenz die Erzeugung zweier komplementärer zweiter Ausgangsspannungen umfasst.