DE60111654T2 - Senderschaltung mit mitteln zur entfernung der zeitsteuerungsversetzung - Google Patents

Senderschaltung mit mitteln zur entfernung der zeitsteuerungsversetzung Download PDF

Info

Publication number
DE60111654T2
DE60111654T2 DE60111654T DE60111654T DE60111654T2 DE 60111654 T2 DE60111654 T2 DE 60111654T2 DE 60111654 T DE60111654 T DE 60111654T DE 60111654 T DE60111654 T DE 60111654T DE 60111654 T2 DE60111654 T2 DE 60111654T2
Authority
DE
Germany
Prior art keywords
data
transmission
transmission line
offset
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60111654T
Other languages
English (en)
Other versions
DE60111654D1 (de
Inventor
Igor Anatolievich Abrosimov
Vasily Grigorievich Atyunin
Roger Alexander Edinburgh DEAS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Benhov GmbH LLC
Original Assignee
Acuid Corp Guernsey Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26936369&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE60111654(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Acuid Corp Guernsey Ltd filed Critical Acuid Corp Guernsey Ltd
Application granted granted Critical
Publication of DE60111654D1 publication Critical patent/DE60111654D1/de
Publication of DE60111654T2 publication Critical patent/DE60111654T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/32Reducing cross-talk, e.g. by compensating
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0292Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Dram (AREA)
  • Information Transfer Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Logic Circuits (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich im allgemeinen auf die Übertragung von digitalen Daten. Im Besonderen bezieht sich die Erfindung auf eine Hochgeschwindigkeitsdatenübertragung zwischen Schaltkreisen bzw. Schaltungen (ICs) oder Chips.
  • Beschreibung des Standes der Technik
  • In den letzten Jahren ist die Arbeitsgeschwindigkeit von Computerprozessoren dramatisch gestiegen, was sich in zusätzlichen Forderungen bzgl. Geschwindigkeitsübetragung von digitalen Daten äußert. Dies hat zu sehr hohen Frequenzen in Datenübertragungsleitungen geführt. Bei hohen Frequenzen treten einige Effekte auf, die bei niedrigen Frequenzen nicht beobachtet werden und mit dem Verhalten der Empfangslast (Drähte bzw. Leitungen, Schaltkreis- bzw. Schaltboards und integrierte Schaltkreis- bzw. Schaltpakete, die ein digitales Produkt erzeugen) verbunden sind.
  • Kurze Längen von Signalleitungen, wie zum Beispiel in 3a gezeigt, können wie analoge Übertragungsleitungen funktionieren, wobei Reflektionen erzeugt werden, die empfangene Signale, wie in den 4a4c gezeigt, verzerren und sie erzeugen Effekte wie zum Beispiel Klingeln bzw. Ringing, Springen bzw. Bouncing und Überschwingen bzw. Overshoot. Solche Verzerrungen können in Kombination mit anderen Geräuschquellen wie zum Beispiel Nebensprechen bzw. Cross-Talk zwischen den Leitungen, wie in 5b gezeigt, fehlerhafte Operationen in den Schaltkreisen erzeugen, die ansonsten ausreichende Designspezifikationen bzw. Auslegewerte zu haben scheinen.
  • Das heißt, dass bei hohen Frequenzen Lastelemente die elektrische Performanz direkt beeinflussen. Entsprechend werden solche Übertragungsleitungseffekte, insbesondere mit Bezug zu Schaltkreisen, die kritische Zeitverhaltens- bzw. Zeitsteuerungserfordernisse für den Signalempfang haben, ein Gegenstand von steigender Bedeutung.
  • Ein Hochfrequenzeffekt von besonderem Anliegen der vorliegenden Erfindung ist in 5a gezeigt. Wenn sich eine Periodenänderung eines Signals, das heißt einer Datenrate, die Einschwingzeit bzw. Absetzzeit bzw. Settling Time eines Signals auf einer Datenleitung nähert, erscheint in Abhängigkeit der Historie der vorhergehend übertragenden Bits Inter Symbol Inteference (ISI). Inter Symbol Interference betrifft das Zeitverhalten bzw. die Zeitsteuerungs- und Signalqualitätsauswirkung des vorhergehenden Zustands der Datenleitung auf den gegenwärtigen Zustand.
  • Ladungsspeicherung sowohl in den Übertragungsgeräten als auch in dem Zustand der Übertragungsleitung verursacht eine Verzögerung in dem Signal und einen Wechsel in der Anstiegsgeschwindigkeit bzw. Slew Rate. Zum Beispiel muss, wenn ein Überträger ein sehr hohes Frequenzsignal betreibt, das heißt 1, 0, 1, 0, bei jedem Zyklus der Treiber und die Übertragungsleitung den Zustand wechseln – mit sehr hohen Frequenzsystemen wird sich jedes dieser Signale einer dreieckigen Schwingung bzw. Welle nähern. Wenn das gleiche System 1, 1, 1, 0 überträgt, dann wird der Level des Signals, das bereits 1 ist, höher sein als in dem Fall, in dem der Zustand bei jedem Zyklus invertiert wird.
  • Somit erreicht, wie in 5a gesehen, ein Signal verschiedene Werte in Abhängigkeit davon, wie lange der gegenwärtige Zustand des Signals beibehalten wird, wobei sich der Kreuzungspunkt bzw. Cross-Point des Signals und die Referenz verschieben, wodurch Versatz bzw. ein Laufzeitunterschied verursacht wird. Um den Versatz zu beseitigen sollte die Historie des Signals analysiert und eine Takt entsprechend eingestellt werden.
  • Ein anderer Hochfrequenzeffekt von besonderem Anliegen der vorliegenden Erfindung besteht, wie in den 4a4c gezeigt, in Reflektionen, die ebenfalls ISI in der Leitung verursachen. ISI ist eine Funktion einer Unverträglichkeit bzw. eines Versatzes zwischen der Impedanz des Treibers, der Impedanz der Übertragungsleitung und der Länge der Übertragungsleitung.
  • Weiter noch ist eine Übertragungsleitung im allgemeinen nicht gleichförmig bzw. uniform. Sie kann ungleiche Impedanzteile (wie schematisch durch 32 und 33 gezeigt), wie zum Beispiel leitende Spuren bzw. Leitungen bzw. Stränge auf verschiedenen Boards oder in verschiedenen Schichten desselben Boards, derselben Stecker bzw. Anschlüsse und/oder Kabel einschließen. Schnittstellen zwischen diesen Teilen erzeugen ebenfalls Reflektionen, die einen Beitrag zur Beeinflussung des Signals leisten.
  • 3a illustriert eine gewöhnliche Anordnung einer Kommunikationsverbindung mit einem Treiber 31 und einem Empfänger 34, die an einer Übertragungsleitung angeschlossen sind, die Bereiche 32 und 33 mit verschiedener Impedanz Z1 und Z2 aufweist. Daten, die zu einem Eingabe- bzw. Eingangsterminal des Treibers 31 geführt werden, erscheinen an einem Ausgabe- bzw. Ausgangsterminal des Treibers 31, wobei einem Datensignal, ein solches wie in 4a gezeigt, ermöglicht wird, mittels der Übertragungsleitung 32 übertragen zu werden. Wenn ein bedeutender Impedanzversatz zwischen den Übertragungsleitungen 32 und 33 besteht, kann eine Reflektion von der Leitung diskontinuierlich (an der Grenze der Bereiche 32 und 33) auftreten, so dass das gerade übertragende Signal wie in 4b gezeigt und nicht wie in
  • 4a gezeigt (wo t1 eine Ausbreitungszeit in dem Leitungsbereich mit der Impedanz Z1 ist) sein wird. Das Vorliegen der Reflektionen in einer Übertragungsleitung kann eine Steigerung des Versatzes und ein korrespondierendes Abnehmen in der gesamten Busübertragungsrate bzw. Busübertragungsgeschwindigkeit verursachen. Somit wäre es vorteilhaft, ein Gerät zu haben, das geeignet ist diese Art von Reflektionen zu bewältigen, um dabei die Busübertragungsrate steigert.
  • Dieser Effekt kann ebenfalls auftreten, wenn die Impedanz einer Übertragungsleitung mit der Impedanz einer Endlast 35 an dem Treib- oder Empfangsende der Leitung unverträglich ist. Idealerweise wird eine Endlast R2 sofort ein Übertragungssignal nach Ankunft des Signals an der Last absenken. Jedoch ist die Endlast häufig aufgrund von Schwankungen bzw. Abweichungen in dem Ausgabe- bzw. Ausgangswiderstand nicht mit der Impedanz der Übertragungsleitung passend bzw. verträglich bzw. abgeglichen, was von Produktionsschwankungen bzw. -abweichungen der Elemente und/oder Schwankungen bzw. Abweichungen in der Stromversorgungsspannung und/oder der Temperatur herrühren kann. In diesem Fall wird die Last nur einen Bereich des Signals nach der anfänglichen Ankunft des Signals absenken. Der verbleibende Bereich des Signals wird zurück in die Übertragungsleitung nach einer Zeit t1 + t2 reflektiert, so dass das Signal bei der Last 35 wie in 4c gezeigt (linker Teil) sein wird. Wenn der Empfangsschaltkreis eine Endlast R2 vorsieht, die mit der Impedanz Z2 der Übertragungsleitung verträglich ist, wird der reflektierte Signalbereich weiter sinken, um das Empfangsende 34 erreichen. Ansonsten wird der reflektierte Signalbereich teilweise erneut reflektiert und somit zum Empfangsende nach einer Zeit 3t1 + t2, wie in 4c (rechter Teil) gezeigt, zurückkehren. Somit können wesentliche Bereiche des reflektierten Signals zurück und vor reflektiert werden bis sie sich in der Übertragungsleitung abschwächen. Jedesmal, wenn der reflektierte Signalbereich zu dem Empfangsende kommt, beeinflusst es das Hauptsignal durch Erzeugung eines zusätzliches Versatzes. Dies wird die Genauigkeit, mit der das Signal gemessen werden kann, reduzieren und daher ermöglicht es nicht, die Geschwindigkeit der Datenübertragung zu steigern.
  • Es wurden Anstrengungen unternommen die Signalreflektionen, durch ein, sofern wie möglich, Veträglichmachen bzw. Abgleichen bzw. Anpassen der Impedanz einer Endlast 35 und der der Übertragungsleitungsbereiche 32 und 33 zu beseitigen oder wenigstens sehr zu reduzieren.
  • Bekannte verschiedene Mittel zur Anpassung der Impedanzen sind in den US Patenten Nr. 4,719,369; 5,134,311; 5,162,672; 5,811,197; 5,602,494; 6,191,663; 6,175,250; 6,157,215; 6,130,563; 6,127,862; 6,118,310; 6,087,853; 6,060,907; 5,955,894 offenbart.
  • Im Allgemeinen offenbaren diese Patente IC Ausgabe- bzw. Ausgangstreiber mit einem Schaltkreis, der die Schwankungen bzw. Abweichungen im Ausgabe- bzw. Ausgangswiderstand ausgleicht.
  • Mit dem Treiber gemäß der US 6,118,310 sinkt ein Bereich des Signals, das an dem Empfangsende zurück in die Übertragungsleitung reflektiert wird, auf sein Treiberende und somit wird das empfangene Signal nicht beeinflusst. Jedoch wird der Treiber nicht helfen, die obengenannten Reflektionen zu senken, die an den Schnittstellen zwischen den ungleichen Impedanzteilen der Übertragungsleitung erzeugt werden. Diese Reflektionen gehen zwischen dem Empfänger und der jeweiligen Schnittstelle zurück und vor, wobei sie das Treiberende nicht erreichen, an dem sie beendet werden könnten.
  • Somit existieren Reflektionen und Inter Symbol Interferenz noch, obwohl Mittel zur Veträglichkeitsmachung der Impedanzen in dem Stand der Technik verwendet werden, und beeinflussen das Signal durch Erzeugung eines zusätzlichen Versatzes. Des Weiteren können topologische Einschränkungen und Diskontinuitäten der Übertragungsleitung einen Impedanzausgleichung unpraktisch oder sehr schwierig machen (und daher teuer) zu implementieren. Weit bedeutender ist, dass Signalverzerrungen in Verbindung mit Übertragungsleitungseffekten sowohl aufgrund von Reflektionen als auch von Zurück-Reflektionen der Signale und ergreifende Schritte zur Unterdrückung oder Reduzierung beider Typen von Reflektionen weit schwieriger, teuerer und weniger sinnvoll sein können.
  • Es ist ein in der US 5,953,521 beschriebener Versatzreduzierer bekannt, bei dem zum Kompensieren des Versatzes, der durch eine Inter Symbol Interferenz in einem übertragenen Signalmuster verursacht wird, Daten, die mittels einer Übertragungsleitung zu übertragen sind, mit vorbestimmten Verzögerungen beaufschlagt werden. Jedoch kann dieses Mittel nur zwei vorbestimmte Verzögerungswerte verwenden, während in der Praxis eine Vielzahl von Verzögerungen notwendig sein können. Weiternoch können die Verzögerunswerte nicht auf gegenwärtige bzw. tatsächliche Übertragungskanalcharakteristika eingestellt, werden, da sie bei einer Produktionsstufe festgelegt werden. Und zu Letzt, aber nicht die am wenigsten wichtige Angelegenheit ist die, dass die bekannten Mittel nur die Kompensation von Inter Symbol Interferenz erlauben, nicht jedoch von Nebensprecheffekten. Zur gleichen Zeit ist das Nebensprechen von benachbarten Leitungen ein anderes gegenwärtiges Problem einer Hochfrequenzdatenübertragung. Das heißt, wenn sich beide Signale von 0 bis 1 zur gleichen Zeit bewegen, enthalten die steigenden Kanten bzw. Flanken Hochfrequenzkomponenten, die von jeder Leitung zur anderen abgestrahlt werden und beide Signale veranlassen, schneller zu steigen als wenn sie getrennt geschaltet werden würden. Umgekehrt ist, wenn sich nur eine Leitung von 0 bis 1 bewegt und die andere bewegt sich von 1 bis 0, die Signalversatzrate bzw. Signalversatzgeschwindigkeit langsamer als wenn die Leitungen getrennt wechseln.
  • Dieser Effekt wird mit Bezug zur 3b und 5b diskutiert.
  • In 3b ist eine Zweileitungsanordnung gezeigt, die ein digitales Signal überträgt. Ein Signal, ein solches wie in 5b gezeigt, wird entlang der Übertragungsleitung 1 übertragen, die durch einen Treiber 41 betrieben wird, wobei die Übertragungsleitung 2 ruhig ist. Nichtsdestotrotz erscheinen aufgrund des Nebensprecheffekts, wie in 5c illustriert, kleine Signale in der Übertragungsleitung 2. Daher wird, wenn ein wie in 5d gezeigtes Signal entlang der Übertragungsleitung 2 übertragen wird, die tatsächliche Gestalt des Signals so wie in 5e sein. Es ist bewiesen, dass diese Situation in einem zusätzlichen Versatz, wie in 5e gezeigt, resultiert.
  • Diese Kreuzkopplung bzw. Nebenkopplung ist stark vom Muster abhängig: wenn zum Beispiel ein 8-Bit Bus Signale hat, die sich alle von 0 bis 1 bewegen, wird der Versatz zwischen den Signalen bei dem Empfänger sehr verschieden sein zu dem Fall, bei dem ein hexadezimales AA Muster übertragen wird. Weiter noch bleibt die historische Musterabhängigkeit erhalten und erfordert eine Leitung bei Leitung Kompensation, die auf dem historischen Zustand der Leitung basiert, die zum Beispiel die letzten drei Bits übertragen hat.
  • Die integrierte Schaltkreistechnologie ist kontinuierlich vorangeschritten eine gesteigerte Geräterperformanz zu erzeugen, wobei weitgehend die Dimensionen der physikalischen Strukturen verkleinert wurden, die auf Halbleiterchips hergestellt sind. Zum Beispiel besteht der Trend heutzutage darin, Geräte in Signalleitungen herzustellen, die physikalische Dimensionen in dem Sub-Mikrometerbereich haben. Als die Strukturen in ihrer Größe kleiner geworden sind, sind Faktoren wie Geräusch und Singalinterferenz größere Probleme geworden. Grundsätzlich führt der enge physikalische Abstand zwischen benachbarten Signalleitungen zur unbeabsichtigten Kopplung und Interferenz.
  • Eine Vielfalt von Techniken sind verwendet worden, um eim Nebensprechen zwischen benachbarten Signalleitungen zu reduzieren. Auf dem Gebiet von Zufallszugangsspeicheranordnungen sind abgeschirmte Bitleitungsarchitkturen eingesetzt worden, in denen zwei Paare von gegenüberliegenden Bitleitungen, die mit einem gemeinsamen Leseverstärker in Verbindung stehen, ein benachbartes unselektiertes Leitungspaar haben, dass an die Erde des Wechselstroms geklemmt ist, um das selektierte Leitungspaar von dynamischen Kopplungseffekten abzuschirmen. Dieser Ansatz ist in dem US Patent Nr. 5,010,524 beschrieben. Ein ähnlicher Ansatz ist in dem US Patent Nr. 5,646,556 offenbart, das eine Apparatur zur Vorbeladung von Busleitungspaaren zu wechselnden Leitungen lehrt, um Nebensprech- und Geschwindigkeitsabbauprobleme zu minimalisieren. Ein anderes Beispiel zur Veränderung des Abstands und der physikalischen Anordnung der Signalleitungen, um ein Nebensprechen zu verhindern, ist in dem US Patent Nr. 5,475,643 beschrieben.
  • Andere Fachleute haben sich dem Problem aus einer anderen Perspektive genähert. Zum Beispiel lehrt das US Patent Nr. 5,596,506 ein Verfahren zum Vorhersagen jeweiliger Magnituden von Nebensprechspannungen vor der tatsächlichen Herstellung eines integrierten Chips (I/C). Beim Folgen von Schaltkreissimulationen ist das Signalleitungslayout der Chips gemäß einem Algorithmus, der wechselnde Treiberschaltkreise, sich bewegende Signalleitungen und Einführpufferschaltkreise in den Chip umfasst, modifiziert worden. Das US Patent Nr. 5,311,074 versucht durch Reduzierung der Signalleitungsspannung durch einen großen Skalenzellanordnungsbereich bzw. Large Scale Cell Array Region Nebensprechen zu reduzieren. Die Signalspannungen werden zurück auf ihren usprünglichen Logiklevel bzw. logischen Zustand nach dem Verlassen der Zellenanordnung wiederhergestellt.
  • Somit ist es in einem Hochperformanzdigitalbus zur Erhaltung einer guten Signalqualität sowohl erforderlich die Nebensprecheffekte in der Übertragungsleitung zu beseitigen als auch die Inter Symbol Interferenz (ISI) zu reduzieren. Meistens ist es, wie oben diskutiert, unpraktisch die Treiberimpedanz mit der Leitungsimpedanz verträglich zu machen bzw. abzugleichen bzw. an diese anzupassen. Somit besteht eine unerfüllte Notwendigkeit für einen Apparat und ein Verfahren, die in der Lage sind, die Inter Symbol- und die Nebensprecheffekte in gekoppelten Bussen zu kompensieren.
  • Die Aufgabe der Erfindung besteht darin, einen Versatz von Signalen an einem Empfängerende (am Ende einer Übertragungsleitung) zu reduzieren, um die Effekte des Nebensprechens und verschiedener Signalreflektionen, Absetzzeit- bzw. Einschwingzeiteinflüsse oder andere Arten der Inter Symbol Interferenz (wie frequenzabhängige Leitungswiderstände aufgrund von Skin-Effekten) zu kompensieren.
  • Zusammenfassung der Erfindung
  • Erfindungsgemäß werden Informationen über Singalverzerrungen, die durch Inter Symbol Interferenz und durch Nebensprechen in dem gesamten Übetragungspfad verursacht werden, in einer Speichereinrichtung gespeichert und verwendet, um Singalversatz in diesen Leitungen zu kompensieren. Durch einen Wechsel der Parameter des Treibers als eine Funktion des historischen Datenmusters in der Leitung und der Informationen über Versatz, die durch Inter Symbol Interferenz verursacht werden, auf der einen Seite und des gegenwärtigen Datenmusters in allen Leitungen und Informationen über Versatz, der durch Nebensprechen in benachbarten Leitungen verursacht wird, auf der anderen Seite ist es möglich, den Versatz, der durch diese beiden Gründe verursacht wird, zu kompensieren.
  • Als ein Ergebnis wird ein System vorgeschlagen, das die erhaltenden summarischen Informationen zur Behandlung verschiedener Probleme verwenden kann, die durch verschiedene Übertragungsleitungseffekte einschließlich Nebensprechen von benachbarten Leitungen, Mustereffekten, usw. wie oben genannt, und selbst solche, deren genauer Ursprung unbekannt ist, verursacht werden. Das vorgeschlagene System kann eine Nachschlagetabelle mit Daten zur Kompensation sowohl von Nebensprech- als auch von Inter Symbol Interferenzeffekten haben. Alternativ können Untersysteme zum Kompensieren verschiedener Effekte unabhängig sein. Zum Beispiel kann die Musterabhängigkeit, die das Nebensprechen behandelt, von dem System unabhängig sein, das die historische Musterabhängigkeit behandelt.
  • Die vorliegende Erfindung sieht ein Mittel zum Verändern der Parameter eines Signals als eine Funktion des übertragenen Datenmusters durch einen Wechsel des Treiberwiderstands bzw. Driver Strength oder durch Addition oder Subtraktion von Verzögerungselementen zu dem Signal vor.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird eine Datenübertragungsvorrichtung für eine Hochgeschwindigkeitsübertragung von digitalen Daten vorgeschlagen, wobei die Vorrichtung hat:
    • – wenigstens einen Treiber zum Treiben einer Übertragungsleitung und
    • – eine Einrichtung zur Verringerung eines Zeitverhaltens- bzw. Zeitsteuerungsunterschieds, die mit diesem verbunden ist, wobei die Einrichtung zur Verringerung eines Zeitverhaltensunterschieds hat eine Speichereinrichtung zum Aufzeichnen und Speichern von Informationen über Versatz bzw. Laufzeitunterschiede, der durch Inter Symbol Interferenz und einen Nebensprecheinfluss in der Übertragungsleitung für zumindest ein Datenmuster verursacht wird, das durch die Übertragungsleitung übertragen wird; und eine Einstellungseinrichtung zur Erzeugung und Anwendung einer Korrektur zur Zeitsteuerungs- bzw. Zeitverhaltensposition eines Signalübergangs zwischen zwei logischen Ebenen bzw. Zuständen, wobei die Korrektur auf Basis der Informationen erzeugt wird, die in der Speichereinrichtung gespeichert sind, um den obigen Versatz zu kompensieren.
  • Die Kombination der obigen Merkmale ermöglicht es, sowohl den Nebensprecheinfluss als auch die Inter Symbol Interferenz zu beseitigen, die in einem Versatz an dem Empfänger resultieren, und eine Übertragung und einen Empfang von elektronischen Kommunikationsbefehlen der Magnitude schneller als es bei dem verwendeten Stand der Technik möglich ist, zu ermöglichen.
  • Bei einem anderen Aspekt der Erfindung wird ein Verfahren zur Beseitigung eines Versatzes bzw. Laufzeitunterschieds vorgeschlagen, der durch Inter Symbol Interferenz- und Nebensprecheffekte in Übertragungsleitungen zur Hochgeschwindigkeitsübertragung von digitalen Daten verursacht wird, wobei das Verfahren umfasst:
    • – Übertragen von digitalen Daten durch die Übertragungsleitung, die mit zumindest einem Treiber versehen ist,
    • – Messen eines Versatzes für wenigstens ein Datenmuster, das durch die Übertragungsleitung übertragen wird, und
    • – Aufzeichnen und Speichern von Informationen über Versatz, der durch Inter Symbol Interferenz und Nebensprecheinfluss in der Übertragungsleitung verursacht wird, für zumindest ein Datenmuster, das über die Übertragungsleitung übertragen wird, und
    • – Erzeugen und Anwenden einer Korrektur der Zeitsteuerungs- bzw. Zeitverhaltensposition eines Signalübergangs zwischen zwei logischen Ebenen bzw. Zuständen, wobei die Korrektur auf Basis der aufgezeichneten und gespeicherten Informationen erzeugt wird, um den obigen Versatz zu kompensieren.
  • Es ist noch ein weiterer Aspekt der Erfindung ein Übertragungssystem für eine Hochgeschwindigkeitsübertragung von digitalen Daten vorzuschlagen, wobei das Übertragungssystem wenigstens eine Übertragungsleitung hat, die elektrisch eine Übertragungsvorrichtung und eine Empfangseinrichtung verbindet, wobei die Übertragungsvorrichtung die vorliegende erfindungsgemäße Übertragungsvorrichtung ist.
  • Der Treibkreis bzw. die Treibschaltung kann wenigstens einen Treiber oder eine Mehrzahl von Treibern haben.
  • Bevorzugterweise speichert die Speichereinrichtung Parameter über vorhergehende Datenmuster.
  • Als ein Beispiel kann ein Treiber mit verschiedenen Treiberwiderständen bzw. Driver Strength verwendet werden, das heißt, eine Vielzahl von Treibtransistoren sind parallel mit den Toren geschaltet, die gesteuert sind, um die Anzahl der Transistoren, die eingeschaltet sind, zu bestimmen.
  • Bei einer anderen beispielhaften Ausführungsform wird ein Treiber mit einer variablen Verzögerung bzw. einem variablen Verzug verwendet. Die Verzögerung kann in die Datensignalleitung des Treibers, wie in 1b gezeigt, eingearbeitet sein. Alternativ kann die Verzögerung in die Taktleitung bzw. Clock Line, wie in 1c gezeigt, eingearbeitet sein.
  • Kurze Beschreibung der Zeichnungen
  • 1a ist ein schematisches Diagramm, das einen Treibkreis mit einer Verringerungs- bzw. Entzerreinrichtung zur Kompensation von historischen Musterabhängigkeiten gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 1b ist ein anderes Beispieldiagramm eines Treibkreises entsprechend der ersten Ausführungsform der Erfindung mit einer variablen Verzögerung, die in die Signalleitung des Treibers eingearbeitet ist.
  • 1c ist ein weiteres Beispieldiagramm eines Treibkreises, wobei eine Verringerungseinrichtung in die Taktleitung des Treibers eingearbeitet ist.
  • 2a ist ein schematisches Diagramm, das einen Treibkreis, der eine Verringerungseinrichtung zur Kompensation von Versatz hat, der durch Nebensprechenmusterabhängigkeiten verursacht wird, gemäß einer zweiten beispielhaften Ausführungsform der vorliegenden Erfindung zeigt.
  • 2b ist ein anderes Beispieldiagramm eines Treibkreises zur Kompensation von Versatz, der durch Nebensprecheffekte verursacht wird, wobei eine Einstellung in die Taktleitung eines Treibers vorgenommen wird.
  • 3a zeigt eine Übertragungsleitung mit Diskontinuitäten.
  • 3b zeigt eine gekoppelte Übertragungsleitung, in der Nebengesprecheffekte auftreten.
  • 4a4c zeigt Zeitverhaltens- bzw. Zeitsteuerungsdiagramme, die den Effekt einer Inter Symbol Interferenz illustrieren, der durch Reflektionen in einer Übertragungsleitung verursacht wird, in der:
    4a ein zu übertragendes Signal zeigt, 4b ein tatsächliches bzw. gegenwärtiges Signal an dem Treiberende zeigt, und 4c ein Signal an dem Empfängerende zeigt.
  • 5a ist ein Zeitverhaltens- bzw. Zeitsteuerungsdiagramm, das Inter Symbol Interferenz illustriert, die durch Absetzzeit- bzw. Einschwingzeiteffekte in einer Übertragungsleitung verursacht werden.
  • 5b5e zeigen Zeitverhaltens- bzw. Zeitsteuerungsdiagramme, die Versatz zeigen, der durch Nebensprecheffekte in gekoppelten Übertragungsleitungen verursacht wird:
    in 5b ist ein Signal gezeigt, das entlang einer der gekoppelten Übertragungsleitungen übertragen wird,
    in 5c ist ein Signal gezeigt, das in eine benachbarte ruhige Leitung aufgrund von Nebensprechen induziert wird (aus Gründen der Vereinfachung ist kein Übergang in der Leitung gezeigt),
    in 5d ist ein Signal gezeigt, das auf eine benachbarte Leitung übertragen wird (der Klarheit der Erklärung wegen ist kein Nebensprecheffekt gezeigt), und
    5e zeigt ein Signal, das von dem Signal resultiert, das entlang dieser Leitung übertragen wird, und ein Signal, das in diese Leitung durch die benachbarte Leitung induziert wird.
  • Detaillierte Beschreibung der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Einrichtung zur Verringerung vom Kompensationsversatz, der durch Inter Symbol Interferenz und Nebensprecheinfluss bei Hochgeschwindigkeitskommunikationssystemen verursacht wird. Die folgende Beschreibung wird vorgelegt um es dem Durchschnittsfachmann zu ermöglichen, die Erfindung zu machen und zu verwenden, wie es im Kontext einer besonderen Anwendung und seiner Anforderungen vorgesehen ist. Verschiedene Modifikationen der bevorzugten Ausführungsform werden für den Durchschnittsfachmann offensichtlich sein und allgemeine Prinzipien, die hier definiert sind, können auf andere Ausführungsformen übertragen werden. Daher ist es nicht beabsichtigt, die Erfindung auf die besondere gezeigte und beschriebene Ausführungsform zu begrenzen, sondern es ist ihr der weiteste Umfang, der einheitlich mit den Prinzipien und neuen Merkmalen ist, die hier offenbart sind, einzuräumen.
  • In 1 ist ein erfindungsgemäßer Treibkreis bzw. Treibschaltkreis einer ersten Ausführungsform der vorliegenden Erfindung gezeigt. Der Schaltkreis hat einen Treiber 13 zum Treiben einer Übertragungsleitung, eine Einrichtung zum Speichern von Informationen, die während einer vorgewählten Zeitperiode übertragen werden, wobei sie als Schieberegister 11 implementiert werden kann, und eine Verringerungseinrichtung. Die Verringerungseinrichtung besteht aus einem Flip-Flop 12, dessen Takteingabe bzw. -eingang mit der Verniereinrichtung 15 verbunden ist, in die die Dateneingabe bzw. der Dateneingang des Flip-Flop mit den neuesten Datenbits von dem Schieberegister 11 geliefert wird. Die Verniereinrichtung wird durch eine Steuerungs- bzw. Regeleinheit gesteuert bzw. geregelt, die einfach eine Nachschlagetabelle sein kann, die als ein SRAM 14 implementiert ist. Die Nachschlagetabelle wird verwendet, um die Werte oder Parameter in Bezug zu den vorhergehenden Signalmustern zu speichern. Die Eingabedaten für die Steuereinheit sind die Daten von dem Schieberegister 11, das Informationen über die übertragenen Daten enthält.
  • Der Schaltkreis funktioniert wie folgt. Angenommen das einkommende Signal wird zu dem Schiebregister 11 geliefert. In Abhängigkeit der historischen Datenmuster in der Datenleitung erzeugt die Steuereinheit 14 einen geeigneten Code zur Verniereinrichtung 15. Die Verniereinrichtung 15 verzögert das Eingabe- bzw. Eingangstaktsignal für das Flip-Flip 12 entsprechend diesem Code, dabei taktet das Flip-Flop 12 die gegenwärtigen Daten, die in diesen geführt wurden, mit einer entsprechenden Zeitsteuerungs- bzw. Zeitverhaltenseinstellung.
  • Es sollte genannt werden, dass, bevor der Betrieb aufgenommen wird, Informationen über die erforderliche Einstellung zur Steuereinheit 14 geladen werden sollten. Diese Informationen können entweder durch Simulationen, Bereichsmessungen oder bevorzugterweise durch ein automatisches Kalibrierungsverfahren erhalten werden. Um sämtliche Informationen zu erhalten, sollten alle möglichen Varianten der Datenmusterkombinationen während der Kalibrierung laufen, das heißt für ein 8-Bit Schieberegister sind es 28 = 256 mögliche Kombinationen.
  • Die zweite beispielhafte Ausführungsform der vorliegenden Erfindung ist in den 2a2b gezeigt. Es sollte festgestellt werden, dass zur vereinfachten Erklärung nur eine Übertragungsleitung mit einem Treibschaltkreis in den Figuren gezeigt ist, wobei eigentlich eine Vielzahl von Übertragungsleitungen in dem gleichen Modus betrieben werden können.
  • Das Schaltkreisbeispiel der 2 hat einen Treiber 26, der eine Übertragungsleitung treibt, und eine Einrichtung 21 zum Speichern von Informationen für alle Datenleitungen, die zum gegenwärtigen Zeitpunkt übertragen werden. In dieser Ausführungsform ist die Einrichtung 21 als ein Parallelregister implementiert.
  • Eine Verringerungseinrichtung besteht aus einem Flip-Flop 25, dessen Takteingabe mit der Verniereinrichtung 24 verbunden ist, wobei die Dateneingabe bzw. der Dateneingang des Flip-Flop mit einer von den Übertragungsleitungen von dem Register 21 verbunden ist. Die Verniereinrichtung wird von einer Steuer- bzw. Regeleinheit 23 gesteuert, die einfach eine Nachschlagetabelle sein kann, die als SRAM implementiert ist.
  • Die Eingabedaten für die Steuereinheit 23 sind die Daten von dem Parallelregister 21, das Informationen über die Daten enthält, die zu einem bestimmten Zeitpunkt übertragen werden.
  • Der Schaltkreis funktioniert wie folgt. Angenommen das einkommende Signal wird zum Parallelregister 21 geführt. In Abhängigkeit von dem Inhalt des Parallelregisters, das Informationen über aktuell übertragende Datenmuster enthält, erzeugt die Steuereinheit 23 einen geeigneten Code für die Verniereinrichtung 24. Die Verniereinrichtung verzögert das Eingabetaktsignal für die Leitung entsprechend diesem Code. Dabei taktet der Flip-Flop 25 die aktuellen Eingabedaten, die zum Flip-Flop geführt wurden, mit einer entsprechenden Zeitsteuerungs- bzw. Zeitverhaltenseinstellung.
  • Bevor der Betrieb aufgenommen wird sollten Information über die erforderliche Einstellung zur Steuereinheit 23 geladen werden. Diese Informationen können entweder durch Simulation, Bereichsmessungen oder bevorzugterweise durch ein automatisches Kalibrierungsverfahren erhalten werden. Um sämtliche Informationen zu erhalten, sollten alle möglichen Varianten der Datenmusterkombinationen während der Kalibrierung laufen, das heißt für eine 8-Bit Parallelübertragung sind es 28 = 256 mögliche Kombinationen.
  • Eine weitere mögliche Anwendung der Erfindung in Bezug auf Chip-zu-Chip Kommunikationen besteht darin, dass in vielen Fällen ein Signalversatz durch schwache Treiberdesigns in dem Chip verschlimmert wird.
  • Unter typischen Fehlern bei Designs für Hochgeschwindigkeitstreibern ist der von hoher Wichtigkeit, bei dem P-Typ Geräte nicht vorsichtig genug mit den N-Typ Geräten an- bzw. abgeglichen sind, so dass die Anstiegszeit sehr verschieden zur Abfallzeit für jede Stufe eines Treibers oder eines Puffers bzw. Speichers ist. Daher ist das geeignete Verträglichmachen bzw. Ab- bzw. Angleichen bzw. Anpassen über alle Treiber und Vortreiber sehr wünschenswert, um die Unterschiede in der Elektronenbeweglichkeit zwischen P- und N-Typ Geräten zu berücksichtigen.
  • Weiter noch enthält der idealisierte Treiber eine Serie von Invertern, wobei jeder nachfolgende Inverter größer ist als die vorherige Stufe, da dies dem Treiber ermöglicht so schnell wie möglich zu arbeiten. In Realität sind Puffer- bzw. Speicherverhältnisse zwischen 3:1 und 16:1 üblich. Der Pfad durch jede dieser Stufen hat einen Übergang von hoch zu niedrig und einen Übergang von niedrig zu hoch: das heißt der gesamte Versatz an den zwei Kanten bzw. Flanken ist die Summe der beiden Pfade.
  • Diese Variation in den Unterschieden in dem steigenden und abfallenden Kantenübergangzeiten kann durch Anwendung der vorliegenden Erfindung entsprechend dem jeweiligen Anstiegs- und Abfallzeiten ausgeglichen werden.
  • Es sollte ebenfalls gewürdigt werden, dass verschiedene Modifikationen der vorliegenden Erfindung möglich sind, ohne den Umfang der Ansprüche der verlassen.

Claims (15)

  1. Datenübertragungsvorrichtung zur Hochgeschwindigkeitsübertragung von digitalen Daten, wobei die Datenübetragungseinrichtung hat: – zumindest einen Treiber (13, 26) zum Treiben zumindest einer Übertragungsleitung; und eine Einrichtung zur Verringerung eines Zeitverhaltens- bzw. Zeitsteuerungsunterschieds (11, 12, 14; 21, 23, 24), die mit dieser verbunden ist, wobei die Einrichtung zur Verringerung eines Zeitverhaltens- bzw. Zeitsteuerungsunterschieds (11, 12, 14; 21, 23, 24) hat: eine Speichereinrichtung (14, 23) zum Aufzeichnen und Speichern von Informationen über Versatz bzw. Laufzeitunterschiede für zumindest ein Datenmuster, das über die Übertragungsleitung übertragen wird; und eine Einstellungseinrichtung (12) zur Erzeugung und Anwendung einer Korrektur zur Zeitsteuerungs- bzw. Zeitverhaltensposition eines Signalübergangs zwischen zwei logischen Ebenen, wobei die Korrektur auf Basis der Informationen erzeugt wird, die in der Speichereinrichtung (14, 23) gespeichert sind, um den obigen Versatz zu kompensieren; dadurch gekennzeichnet, daß die Speichereinrichtung (14, 23) Informationen über Versatz aufzeichnet und speichert, der durch eine Inter Symbol Interferenz als eine Funktion eines historischen Datenmusters (11) in zumindest dieser einen Übertragungsleitung und durch Nebensprechen von zumindest einer benachbarten Übertragungsleitung als eine Funktion des gegenwärtigen Datenmusters (21) in dieser benachbarten Leitung verursacht ist.
  2. Datenübertragungsvorrichtung nach Anspruch 1, wobei die Speichereinrichtung (14, 23) geeignet ist Informationen (11) über Versatz aufzuzeichnen und zu speichern, der durch Signalreflektionen in der Übertragungsleitung verursacht ist.
  3. Datenübertragungsvorrichtung nach Anspruch 1 oder 2, wobei die Speichereinrichtung (14, 23) geeignet ist Informationen (11) über Versatz aufzuzeichnen und zu speichern, der durch Absetzzeiteffekte in der Übertragungsleitung verursacht ist.
  4. Datenübertragungsvorrichtung nach einem der Ansprüche 1 bis 3, wobei ein Schieberegister (11) zum Adressieren der Speichereinrichtung (14) verwendet wird.
  5. Datenübertragungsvorrichtung nach einem der Ansprüche 1 bis 3, wobei ein Parallelregister (21) zum Adressieren der Speichereinrichtung (14) verwendet wird.
  6. Datenübertragungsvorrichtung nach einem der Ansprüche 1 bis 5, wobei der Treiber (13, 26) ein Treiber mit einem veränderbaren Treiberstrom ist.
  7. Datenübertragungsvorrichtung nach einem der Ansprüche 1 bis 6, wobei eine Vielzahl von Treibern (13, 26) eingestellt sind.
  8. Datenübertragungsvorrichtung nach einem der Ansprüche 1 bis 7, wobei die Einstellungseinrichtung ferner einen veränderbaren Verzug (15) hat, der in die Datensignalleitung eingearbeitet ist.
  9. Datenübertragungsvorrichtung nach einem der Ansprüche 1 bis 7, wobei die Einstellungseinrichtung ferner einen veränderbaren Verzug (15) hat, der in die Taktleitung eingearbeitet ist, die Ausgabedaten taktet.
  10. Verfahren zur Beseitigung eines Versatzes bzw. Laufzeitunterschieds für eine Hochgeschwindigkeitsübertragung von digitalen Daten, wobei das Verfahren umfaßt: – Übertragen digitaler Daten über eine Übertragungsleitung, die mit zumindest einem Treiber versehen ist; – Messen eines Versatzes für zumindest ein Datenmuster, das über die Übertragungsleitung übertragen wird; – Aufzeichnen und Speichern von Informationen über Versatz für zumindest dieses eine Datenmuster, das über die Übertragungsleitung übertragen wird; und – Erzeugen und Anwenden einer Korrektur der Zeitsteuer- bzw. Zeitverhaltensposition eines Signalübergangs zwischen zwei logischen Ebenen, wobei die Korrektur auf Basis der aufgezeichneten und gespeicherten Informationen erzeugt wird, um den obigen Versatz zu kompensieren; dadurch gekennzeichnet, daß die Informationen über Versatz Informationen über Versatz umfassen, der durch Inter Symbol Interferenz als eine Funktion eines historischen Datenmusters in zumindest einer Übertragungsleitung verursacht wird, und Versatz, der durch Nebensprechen von zumindest einer benachbarten Übertragungsleitung als eine Funktion des gegenwärtigen Datenmusters. in dieser benachbarten Leitung verursacht wird.
  11. Verfahren nach Anspruch 10, wobei die Informationen über Versatz aufgezeichnet und gespeichert werden, der durch Signalreflektionen in der Übertragungsleitung verursacht wird.
  12. Verfahren nach Anspruch 10, wobei die Informationen über Versatz aufgezeichnet und gespeichert werden, der durch Absetzzeiteffekte in der Übertragungsleitung verursacht wird.
  13. Verfahren nach den Ansprüchen 10 bis 12, wobei die Korrektur bei der Datensignalleitung angewendet wird.
  14. Verfahren nach den Ansprüchen 10 bis 12, wobei die Korrektur bei der Taktleitung angewendet wird, die Ausgabedaten taktet.
  15. Übertragungssystem zur Hochgeschwindigkeitsübertragung von digitalen Daten, wobei das Übertragungssystem zumindest eine Übertragungsleitung hat, die elektrisch eine Übertragungsvorrichtung und einer Empfangsvorrichtung verbindet, wobei die Übertragungsvorrichtung die Übertragungsvorrichtung nach einem der Ansprüche 1 bis 9 ist.
DE60111654T 2000-10-31 2001-10-31 Senderschaltung mit mitteln zur entfernung der zeitsteuerungsversetzung Expired - Lifetime DE60111654T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US24417900P 2000-10-31 2000-10-31
US244179P 2000-10-31
US31029901P 2001-08-06 2001-08-06
US310299P 2001-08-06
PCT/RU2001/000482 WO2002037679A2 (en) 2000-10-31 2001-10-31 Transmitter circuit comprising timing deskewing means

Publications (2)

Publication Number Publication Date
DE60111654D1 DE60111654D1 (de) 2005-07-28
DE60111654T2 true DE60111654T2 (de) 2006-05-18

Family

ID=26936369

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60111654T Expired - Lifetime DE60111654T2 (de) 2000-10-31 2001-10-31 Senderschaltung mit mitteln zur entfernung der zeitsteuerungsversetzung

Country Status (6)

Country Link
US (1) US6480021B2 (de)
EP (1) EP1405154B1 (de)
JP (1) JP4017518B2 (de)
AU (2) AU2001290402A1 (de)
DE (1) DE60111654T2 (de)
WO (2) WO2002039629A2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US7961000B1 (en) * 2004-09-01 2011-06-14 Cypress Semiconductor Corporation Impedance matching circuit and method
US20060238230A1 (en) * 2004-11-05 2006-10-26 Patel Jagrut V Integrated circuit with adaptive speed binning
JP2008519895A (ja) * 2004-11-09 2008-06-12 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー N−複素環式カルベン触媒を使用する巨大環状ポリエステルオリゴマーの重合
US8081706B2 (en) * 2005-08-24 2011-12-20 Altera Corporation Lane-to-lane skew reduction in multi-channel, high-speed, transceiver circuitry
JP4718933B2 (ja) * 2005-08-24 2011-07-06 富士通株式会社 並列信号のスキュー調整回路及びスキュー調整方法
KR100666179B1 (ko) * 2005-11-18 2007-01-09 삼성전자주식회사 타이밍으로 출력 데이터를 초기강화하는 출력 드라이버 및출력 드라이빙 방법
US20110036617A1 (en) * 2007-08-03 2011-02-17 Leonid Kokurin Compensating Conductive Circuit
US10235103B2 (en) 2014-04-24 2019-03-19 Xitore, Inc. Apparatus, system, and method of byte addressable and block addressable storage and retrival of data to and from non-volatile storage memory
FR3071938A1 (fr) * 2017-10-02 2019-04-05 Stmicroelectronics (Rousset) Sas Detection d'une condition temporelle sur un bus bifilaire
CN111277291A (zh) * 2018-11-16 2020-06-12 英业达科技有限公司 电路装置
KR102549607B1 (ko) 2019-01-28 2023-06-29 삼성전자주식회사 크로스토크 노이즈 및 심볼 간 간섭을 선택적으로 보상할 수 있는 전자 회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570029A (en) * 1994-03-30 1996-10-29 Fluke Corporation Cable crosstalk measurement system
JP2889113B2 (ja) * 1994-04-26 1999-05-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 遅延発生装置、デ−タ処理システム及びデ−タ伝送システム
WO1999012316A2 (en) * 1997-09-04 1999-03-11 Silicon Image, Inc. Controllable delays in multiple synchronized signals for reduced electromagnetic interference at peak frequencies
US5953521A (en) * 1997-11-03 1999-09-14 Intel Corporation Data-pattern induced skew reducer
US6359815B1 (en) * 1998-03-12 2002-03-19 Hitachi, Ltd. Data transmitter
WO2000000836A1 (en) * 1998-06-29 2000-01-06 Iliya Valeryevich Klochkov A skew calibration means and a method of skew calibration
US6275077B1 (en) * 1999-08-31 2001-08-14 Sun Microsystems, Inc. Method and apparatus for programmable adjustment of bus driver propagation times
US6380758B1 (en) * 2000-09-29 2002-04-30 Intel Corporation Impedance control for wide range loaded signals using distributed methodology

Also Published As

Publication number Publication date
AU2001290402A1 (en) 2002-05-21
AU2002222830A1 (en) 2002-05-15
US20020051506A1 (en) 2002-05-02
US6480021B2 (en) 2002-11-12
WO2002037679A2 (en) 2002-05-10
JP2004532536A (ja) 2004-10-21
WO2002037679A8 (en) 2002-07-11
JP4017518B2 (ja) 2007-12-05
WO2002037679A3 (en) 2004-02-12
EP1405154B1 (de) 2005-06-22
WO2002039629A2 (en) 2002-05-16
WO2002039629A9 (en) 2002-12-12
EP1405154A2 (de) 2004-04-07
DE60111654D1 (de) 2005-07-28
WO2002039629A3 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
DE19681337B4 (de) Ein modularer Bus mit parallelem Einzel- oder Doppelabschluß
DE4426841B4 (de) Signalübertragungseinrichtung
DE10201890B4 (de) Schaltung und Verfahren zur Kompensation eines Hochfrequenzsignalverlustes auf einer Übertragungsleitung
DE69936097T2 (de) Hochgeschwindigkeitssignalisierung zur schnittstellenbildung von vlsi cmos-schaltungsanordnungen
DE102005060042B4 (de) Treiber für Niederspannungsdifferenzsignale, der Zweige mit Serienwiderständen enthält
DE19900337B4 (de) Differenzsignalübertragungsschaltung
DE69737731T2 (de) Integrierte Schaltung mit adaptivem Eingangs/Ausgangstor
DE60036425T2 (de) Beseitigung einer Gleichtaktspannung in einem differenziellen Empfänger
DE69736651T2 (de) Signalübertragungssystem und Halbleitervorrichtung für Hochgeschwindigkeitsdatenübertragung
DE10314308B4 (de) Chipintegrierte Abschlussvorrichtung und Halbleiterbaustein sowie zugehöriges Steuerverfahren
DE60036457T3 (de) Gerät und Verfahren um von der Topografie abhängig zu signalisieren
DE68926598T2 (de) Vorrichtung zur Taktsignalversorgung
DE10196919B4 (de) Elektromagnetisch gekoppeltes Bussystem
DE4345604B3 (de) Vorrichtung zur Kommunikation mit einem DRAM
DE19723876B4 (de) Signalübertragungsvorrichtung
DE60111654T2 (de) Senderschaltung mit mitteln zur entfernung der zeitsteuerungsversetzung
DE4308508C2 (de) Gerät zum Erfassen einer Verunreinigungsmenge in einem hydraulischen Schaltkreis
DE20221511U1 (de) Vorrichtung zur Signalisierung zwischen Komponenten eines Speichersystems
DE10233865B4 (de) Speichermodul
DE19712840A1 (de) Schnittstellenschaltung und Verfahren zum Übertragen binärer logischer Signale mit reduzierter Verlustleistung
DE19959164A1 (de) Elektronische Vorrichtung
DE10241451A1 (de) Speichervorrichtung
DE10253695A1 (de) Vorrichtung und System, welches einen selbst abgeschlossenen Treiber und einen aktiven Abschlusswiderstand für ein Hochgeschwindigkeitsinterface besitzt
DE69935303T2 (de) Vollduplexübertragung
DE102009019440B4 (de) Signalübertragungsschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PATENTICA IP LTD., MANCHESTER, GB

8327 Change in the person/name/address of the patent owner

Owner name: TOP BOX ASSETS L.L.C., WILMINGTON, DEL., US

8328 Change in the person/name/address of the agent

Representative=s name: DENDORFER & HERRMANN PATENTANWAELTE PARTNERSCHAFT,