KR100666179B1 - 타이밍으로 출력 데이터를 초기강화하는 출력 드라이버 및출력 드라이빙 방법 - Google Patents

타이밍으로 출력 데이터를 초기강화하는 출력 드라이버 및출력 드라이빙 방법 Download PDF

Info

Publication number
KR100666179B1
KR100666179B1 KR1020050110518A KR20050110518A KR100666179B1 KR 100666179 B1 KR100666179 B1 KR 100666179B1 KR 1020050110518 A KR1020050110518 A KR 1020050110518A KR 20050110518 A KR20050110518 A KR 20050110518A KR 100666179 B1 KR100666179 B1 KR 100666179B1
Authority
KR
South Korea
Prior art keywords
data
output
input data
selection signal
transition
Prior art date
Application number
KR1020050110518A
Other languages
English (en)
Inventor
손영수
최정환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050110518A priority Critical patent/KR100666179B1/ko
Priority to JP2006309616A priority patent/JP4964566B2/ja
Priority to DE102006054999A priority patent/DE102006054999B4/de
Priority to US11/561,765 priority patent/US7368949B2/en
Application granted granted Critical
Publication of KR100666179B1 publication Critical patent/KR100666179B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements

Abstract

타이밍으로 출력 데이터를 초기강화하는 출력 드라이버 및 출력 드라이빙 방법이 게시된다. 본 발명의 출력 드라이버는 선택신호를 발생하는 선택신호 발생부, 기준데이터로 발생하는 기준데이터 발생부 및 선택부를 구비한다. 상기 선택신호는, 소정의 지속수 이상의 비트구간 동안에 동일한 논리상태를 지속한 후에 발생되는 상기 입력데이터의 천이 시점에서, 활성화 상태이다. 그리고, 상기 기준데이터는 상기 입력데이터에 대하여, 상기 비트구간보다 짧은 지연시간으로 지연된다. 상기 선택부는 상기 선택신호에 따라 상기 입력데이터 및 상기 기준데이터 중의 어느 하나의 논리상태의 천이에 응답하여, 상기 출력데이터의 논리상태를 천이하도록 구동된다. 본 발명의 출력 드라이버 및 출력 드라이빙 방법에서는, 초기 강화를 위하여, 논리 "H"의 전압레벨(Vh)보다 높은 전압레벨 또는 논리 "L"의 전압레벨(Vl)보다 낮은 전압레벨로 구동되는 것이 요구되지 않는다.
출력 드라이버, 초기강화, 쉬프트, 지연

Description

타이밍으로 출력 데이터를 초기강화하는 출력 드라이버 및 출력 드라이빙 방법{OUTPUT DRIVER and OUTPUT DRIVING METHOD FOR PREEMPHASIS IN OUTPUT DATA WITH TIMING}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 출력 드라이버의 일예를 설명하기 위한 도면이다.
도 2는 도 1의 출력 드라이버에서의 주요신호의 타이밍도이다.
도 3은 종래의 출력 드라이버의 다른 일예를 설명하기 위한 도면이다.
도 4는 도 3의 출력 드라이버에서의 주요신호의 타이밍도이다.
도 5는 본 발명의 일실시예에 따른 출력 드라이버를 나타내는 도면이다.
도 6은 도 5의 출력 드라이버에서의 주요신호의 타이밍도이다.
도 7은 본 발명의 출력 드라이버의 효과를 설명하기 위한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
IDAT:입력데이터 DDAT:기준데이터
SDAT: 쉬프트 데이터 ODAT: 출력 데이터
/TX: 선택신호
본 발명은 데이터의 출력 드라이버 및 출력 드라이빙 방법에 관한 것으로서, 특히 데이터 통신시에 전송 데이터의 감쇄 현상을 미리 보상하는 출력 드라이버 및 출력 드라이빙 방법에 관한 것이다.
송신장치로부터 발생되는 전송 데이터는 전송선로를 통하여 수신장치에 전송된다. 이와 같은 전송데이터를 위하여, 송신장치는 출력 드라이버를 내장하는 것이 통상적이다. 전송데이터는 연속적으로 전송되는 다수개의 데이터 비트로 구성된다. 이때, 직전의 데이터 비트와 다른 논리상태를 가지는 데이터 비트의 경우에는, 상승단부(rising edge) 또는 하강단부(falling edge)에서, 데이터 비트가 충분히 디벨로프(develope)되지 못하는 현상이 발생될 수 있다. 이와 같이 이전의 데이터 비트로 인하여, 현재의 데이터 비트가 충분히 디벨로프되지 못하는 현상을 심벌간 간섭(Inter Symbol Interference, 이하, 'ISI'라 함)이라 한다. 이러한 ISI에 의하여, 전송데이터의 감쇄현상이 발생될 수 있다. 이와 같은 ISI는, 동일한 논리상태를 가지는 여러 비트의 데이터 비트가 전송된 후에 직전과 다른 논리상태의 데이터 비트가 전송되는 경우에, 더욱 크게 나타난다.
현재, ISI에 따른 전송데이터의 감쇄 현상을 미리 보상하기 위한 여러 형태 의 출력 드라이버들이 개발되고 있다.
도 1은 종래의 출력 드라이버의 일예를 설명하기 위한 도면이며, 도 2는 도 1의 출력 드라이버에서의 주요신호의 타이밍도이다.
도 1의 출력 드라이버(10)에서, 비트 쉬프트(11)는 입력데이터(IDAT1)를 1비트구간씩 쉬프팅하여 쉬프트 데이터(SDAT1)를 발생한다. 그리고, 데이터 가산기(13)는 (수학식 1)의 연산을 수행하여 출력 데이터(ODAT1)를 생성한다.
(수학식 1)
V(ODAT1)=V(IDAT1)-a*V(SDAT1)
여기서, V(ODAT1), V(IDAT1) 및 V(SDAT1)는 각각 출력데이터(ODAT1), 입력데이터(IDAT1) 및 쉬프트 데이터(SDAT1)의 전압 레벨을 나타낸다. 그리고, a는 양의 상수이다.
즉, 출력 데이터(ODAT1)는, 도 2에 도시되는 바와 같이, 논리 상태가 천이될 때 마다 1비트의 전체값의 스윙폭이 증가된다. 그리고, 증가된 스윙폭에 의하여, 출력 데이터(ODAT)의 감쇄 현상이 완화된다.
도 3은 종래의 출력 드라이버의 다른 일예를 설명하기 위한 도면이며, 도 4는 도 3의 출력 드라이버에서의 주요신호의 타이밍도이다.
도 3의 출력 드라이버(20)에서, 지연부(21)는 입력데이터(IDAT2)를 지연하여, 지연데이터(DDAT2)를 발생한다. 그리고, 데이터 가산기(23)는 (수학식 2)의 연산을 수행하여 출력 데이터(ODAT2)를 생성한다.
(수학식 2)
V(ODAT2)=V(IDAT2)-b*V(DDAT2)
여기서, V(ODAT2), V(IDAT2) 및 V(DDAT2)는 각각 출력데이터(ODAT2), 입력데이터(IDAT2) 및 지연데이터(DDAT2)의 전압 레벨을 나타낸다. 그리고, b는 양의 상수이다.
즉, 출력 데이터(ODAT2)는, 도 4에 도시되는 바와 같이, 논리 상태가 천이될 때 마다 초기 전압 레벨이 강화된다. 강화된 초기 전압 레벨에 의하여, 출력 데이터(ODAT2)의 감쇄 현상이 완화된다.
그런데, 도 1 및 도 3에 도시되는 종래의 출력 드라이버에서는, 입력데이터(IDAT1, IDAT2) 및 출력 데이터(ODAT1, ODAT2)는 논리 "H"의 전압 레벨(Vh)보다 높은 전압레벨인 고전압으로, 논리 "L"의 전압레벨(Vl)보다 낮은 전압레벨인 저전압에서 동작하는 것이 요구된다. 따라서, 도 1 및 도 3의 출력 드라이버에서는, 통상적인 전압레벨보다 높은 고전압과 낮은 저전압을 생성하기 위한 회로들이 요구되는 문제점이 발생된다.
따라서, 본 발명의 목적은 드라이빙되는 전압 레벨의 강화가 요구되지 않는 출력 드라이버 및 출력 드라이빙 방법을 제공하는 데 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 출력 데이터를 발생하는 출력 드라이버에 관한 것이다. 본 발명의 출력 드라이버는 연속되는 다수개의 비트구간 동안에 계속적으로 유효한 데이터 비트를 가지는 입력데이터에 따른 선택신호를 발생하는 선택신호 발생부로서, 상기 선택신호는, 소정의 지속수 이상의 비트구간 동안에 동일한 논리상태를 지속한 후에 발생되는 상기 입력데이터의 천이 시점에서, 활성화 상태인 상기 선택신호 발생부; 상기 입력데이터를 상기 비트구간보다 짧은 지연시간으로 지연하여 기준데이터로 발생하는 기준데이터 발생부; 및 상기 선택신호에 따라 상기 입력데이터 및 상기 기준데이터 중의 어느 하나의 논리상태의 천이에 응답하여, 상기 출력데이터의 논리상태를 천이하도록 구동되는 선택부를 구비한다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 출력 데이터를 발생하는 출력 드라이빙 방법에 관한 것이다. 본 발명의 출력 드라이빙 방법은 연속적인 다수개의 데이터 비트를 가지는 입력데이터에 따른 선택신호를 발생하는 A)단계로서, 상기 선택신호는, 소정의 지속수 이상의 비트구간 동안에 동일한 논리상태를 지속한 후에 발생되는 상기 입력데이터의 천이 시점에서, 활성화 상태인 상기 A)단계; 상기 입력데이터에 대하여, 상기 비트구간보다 짧은 지연시간으로 지연하여 기준데이터로 발생하는 B)단계; 및 상기 선택신호에 따라 상기 입력데이터 및 상기 기준데이터 중의 어느 하나의 논리상태의 천이에 응답하여, 상기 출력데이터의 논리상태를 천이하는 C)단계를 구비한다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도 면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.
도 5는 본 발명의 일실시예에 따른 출력 드라이버(100)를 나타내는 도면이다. 그리고, 도 6은 도 5의 출력 드라이버(100)에서의 주요신호의 타이밍도이다. 도 6에서, 참조부호 CLK는, 비트구간(pBIT)을 표시하기 위하여 사용되는 클락신호를 나타낸다.
상기 출력 드라이버(100)는 입력데이터(IDAT)에 따른 출력 데이터(ODAT)를 구동한다. 이때, 상기 입력데이터(IDAT)는 연속되는 다수개의 비트구간 동안에 계속적으로 유효한 데이터 비트를 가진다. 본 실시예에서는, 1비트구간(pBIT) 당 1개의 데이터 비트가 할당된다.
도 5를 참조하면, 본 발명의 출력 드라이버(100)는 선택신호 발생부(110), 기준데이터 발생부(130) 및 선택부(150)를 구비한다.
상기 선택신호 발생부(110)는 상기 입력데이터(IDAT)를 수신하며, 상기 입력데이터(IDAT)에 따른 선택신호(/TX)를 발생한다. 이때, 상기 선택신호(/TX)는, 소정의 지속수 이상의 비트구간 동안에 동일한 논리상태를 지속한 후에 발생되는 상기 입력데이터(IDAT)의 천이 시점에서, 논리 "L"의 활성화 상태이다. 본 실시예에 서, 상기 지속수는 2이다.
상기 선택신호 발생부(110)는 구체적으로 비트 쉬프트(111) 및 논리연산수단(113)을 구비한다.
상기 비트 쉬프트(111)는 수신되는 상기 입력데이터(IDAT)를 1의 비트구간(pBIT)으로 지연한다. 그러므로, 상기 비트 쉬프트(111)로부터 출력되는 쉬프트 데이터(SDAT)는, 도 6에 도시되는 바와 같이, 상기 입력데이터(IDAT)에 대하여 1비트구간 만큼 쉬프트된다.
상기 논리 연산수단(113)은, 상기 입력데이터(IDAT)와 상기 쉬프트 데이터(SDAT)를 논리 연산하여 상기 선택 신호(/TX)를 발생한다. 바람직하기로, 상기 논리 연산 수단(113)은 상기 입력데이터(IDAT)와 상기 쉬프트 데이터(SDAT)에 대하여 배타적 논리합 연산을 수행하는 배타적 논리합 로직이다. 즉, 상기 입력데이터(IDAT)와 상기 쉬프트 데이터(SDAT)가 동일한 논리상태를 가지는 구간에서, 상기 선택신호(/TX)는 논리 "L"로 된다. 그리고, 상기 입력데이터(IDAT)와 상기 쉬프트 데이터(SDAT)가 상이한 논리상태를 가지는 구간에서, 상기 선택신호(/TX)는 논리 "H"로 된다.
이때, 상기 선택신호(/TX)의 논리상태의 천이는, 상기 입력데이터(IDAT) 또는 상기 쉬프트 데이터(SDAT)의 천이에 대하여, 비록 아주 짧은 구간(도 6의 pd들)이지만 지연되어 발생된다.
결과적으로, 상기 입력데이터(IDAT)가 2 이상의 비트구간 동안 동일한 논리상태를 지속한 후에 천이되는 시점(도 6의 t1, t2 참조)에서, 상기 선택신호(/TX) 는 상기 입력데이터(IDAT)는 "L"의 활성화 상태이다. 반면에, 상기 입력데이터(IDAT)의 논리상태가 1비트구간 후에 다시 천이되는 시점(도 6의 t4, t5, t6 참조)에서는, 상기 선택신호(/TX)는 "H"의 비활성화 상태이다.
계속 도 5를 참조하면, 상기 기준데이터 발생부(130)는 상기 입력데이터(IDAT)를 소정의 지연시간(도 6의 td 참조)으로 지연하여, 기준데이터(RDAT)를 생성한다. 이때, 상기 지연시간(td)은 상기 비트구간(pBIT)보다 짧다.
상기 선택부(150)는, 상기 선택신호(/TX)에 따라, 상기 입력데이터(IDAT) 및 상기 기준데이터(RDAT) 중의 어느 하나의 논리상태에 천이에 응답하여 천이되는 출력데이터(ODAT)를 발생한다.
본 실시예에서는, 상기 선택신호(/TX)가 "L"인 경우에는, 상기 출력 데이터(ODAT)의 논리상태의 천이는 상기 입력데이터(IDAT)의 천이에 따른다. 즉, 상기 입력데이터(IDAT)의 논리상태가 "H"로 천이에 응답하여, 상기 출력데이터(ODAT)의 논리상태도 "H"로 천이한다(도 6의 t6, t7 참조). 그리고, 상기 입력데이터(IDAT)의 논리상태가 "L"로 천이에 응답하여, 상기 출력데이터(ODAT)의 논리상태도 "L"로 천이한다(도 6의 t8 참조).
또한, 상기 선택신호(/TX)가 "H"인 경우에는, 상기 출력 데이터(ODAT)의 논리상태의 천이는 상기 기준데이터(RDAT)의 천이에 따른다. 즉, 상기 기준데이터(RDAT)의 논리상태가 "H"로 천이에 응답하여, 상기 출력데이터(ODAT)의 논리상태도 "H"로 천이한다(도 6의 t8 참조). 그리고, 상기 기준데이터(IDAT)의 논리상태가 "L"로 천이에 응답하여, 상기 출력데이터(ODAT)의 논리상태도 "L"로 천이한다(도 6 의 t9, t10 참조).
결과적으로, 상기 입력데이터(IDAT)가 상기 지속수(본 실시예에서는 2임)의 비트구간 이상 동일한 논리상태를 지속된 후에 천이되는 경우, 상기 출력데이터(ODAT)는 상기 입력데이터(IDAT)에 따라 논리상태가 천이된다. 다시 기술하면, 상기 출력데이터(ODAT)는, 도 6에 도시되는 바와 같이, 상기 기준데이터(RDAT)보다 상기 지연시간(td) 만큼 앞서 논리상태가 천이된다. 이에 따라, 상기 출력데이터(ODAT)에서 발생될 수 있는 데이터의 감쇄현상은 완화될 수 있다.
반면에, 상기 입력데이터(IDAT)가 1비트구간 마다 논리상태를 천이하는 경우에는, 상기 출력데이터(ODAT)는 상기 기준데이터(RDAT)에 따라 논리상태가 천이된다. 즉, 상기 출력 데이터(ODAT)는 미리 천이되지 않는다. 이는 전송되는 데이터의 논리상태가 매 비트마다 천이되는 경우, 전송데이터의 감쇄 현상이 상대적으로 미약함을 고려한 것이다. 이와 같은 경우, 매 비트 마다 천이되는 데이터를 위하여 확보되는 구간을 1비트구간으로 충분히 할당될 수 있다.
도 7은 본 발명의 출력 드라이버의 효과를 설명하기 위한 도면이다. 도 7에 도시되는 바와 같이, 본 발명의 출력 드라이버에서의 상기 출력데이터(ODAT)는 논리상태가 상기 기준데이터(RDAT)가 아닌 상기 입력데이터(IDAT)에 응답하여 미리 논리상태가 천이된다. 그 결과, 본 발명의 상기 출력데이터(ODAT)의 아이 윈도우(eye window)는, 초기강화를 수행하지 않는 경우와 비교하여 현저히 증가된다.
상기와 같은 본 발명의 출력 드라이버 및 출력 드라이빙 방법에서는, 초기 강화를 위하여, 입력데이터(IDAT) 및 출력데이터(ODAT)는, 논리 "H"의 전압레벨(Vh)보다 높은 전압레벨 또는 논리 "L"의 전압레벨(Vl)보다 낮은 전압레벨로 구동되는 것을 요구하지 않는다. 즉, 본 발명의 출력 드라이버 및 출력 드라이빙 방법에서는, 출력데이터(ODAT)의 논리상태 천이를 미리 발생시킴으로써, 데이터의 초기강화와 같은 효과가 발생된다. 그러므로, 본 발명의 출력 드라이버에서는, 통상적인 전압레벨보다 높은 고전압과 낮은 저전압을 생성하기 위한 회로들이 요구되지 않는다.
또한, 본 발명의 출력 드라이버에서는, 출력 데이터는 최종적으로 선택부로부터 발생된다. 따라서, 본 발명의 출력 드라이버는, 출력 데이터가 가산기로부터 발생되는 도 1 및 도 3의 종래의 출력 드라이버와 비교할 때, 출력 드라이버의 출력단의 캐패시턴스가 현저히 감소하는 장정을 지닌다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
예를 들면, 본 명세서에서는, 상기 지속수가 2인 경우의 실시예가 도시되고 기술되었다. 그러나, 상기 비트 쉬프트에서 쉬프팅되는 비트구간의 수 및/또는 논리연산수단의 구성을 변형함으로꺼, 상기 지속수는 1 또는 3이상의 수로 변형될 수 있다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (12)

  1. 출력 데이터를 발생하는 출력 드라이버에 있어서,
    연속되는 다수개의 비트구간 동안에 계속적으로 유효한 데이터 비트를 가지는 입력데이터에 따른 선택신호를 발생하는 선택신호 발생부로서, 상기 선택신호는, 소정의 지속수 이상의 비트구간 동안에 동일한 논리상태를 지속한 후에 발생되는 상기 입력데이터의 천이 시점에서, 활성화 상태인 상기 선택신호 발생부;
    상기 입력데이터를 상기 비트구간보다 짧은 지연시간으로 지연하여 기준데이터로 발생하는 기준데이터 발생부; 및
    상기 선택신호에 따라 상기 입력데이터 및 상기 기준데이터 중의 어느 하나의 논리상태의 천이에 응답하여, 상기 출력데이터의 논리상태를 천이하도록 구동되는 선택부를 구비하는 것을 특징으로 하는 출력 드라이버.
  2. 제1 항에 있어서,
    상기 선택부는
    비활성화된 상기 선택신호에 의하여, 상기 입력데이터의 논리상태의 천이에 따라 상기 출력데이터의 논리상태를 천이하도록 구동되는 것을 특징으로 하는 출력 드라이버.
  3. 제1 항에 있어서,
    상기 선택부는
    활성화된 상기 선택신호에 의하여, 상기 기준데이터의 논리상태의 천이에 따라 상기 출력데이터의 논리상태를 천이하도록 구동되는 것을 특징으로 하는 출력 드라이버.
  4. 제1 항에 있어서,
    상기 지속수는 2인 것을 특징으로 하는 출력 드라이버.
  5. 제4 항에 있어서, 상기 선택신호 발생부는
    상기 입력데이터를 1의 비트구간으로 쉬프트하여 쉬프트 데이터를 발생하는 비트 쉬프트; 및
    상기 선택신호를 발생하기 위하여, 상기 입력데이터와 상기 쉬프트 데이터를 논리 연산하는 논리연산수단을 구비하는 것을 특징으로 하는 출력 드라이버.
  6. 제5 항에 있어서, 상기 논리연산수단은
    상기 입력데이터와 상기 쉬프트 데이터에 대하여 배타적 논리합 연산을 수행하는 배타적 논리합 로직을 포함하는 것을 특징으로 하는 출력 드라이버.
  7. 출력 데이터를 발생하는 출력 드라이빙 방법에 있어서,
    연속적인 다수개의 데이터 비트를 가지는 입력데이터에 따른 선택신호를 발생하는 A)단계로서, 상기 선택신호는, 소정의 지속수 이상의 비트구간 동안에 동일한 논리상태를 지속한 후에 발생되는 상기 입력데이터의 천이 시점에서, 활성화 상태인 상기 A)단계;
    상기 입력데이터에 대하여, 상기 비트구간보다 짧은 지연시간으로 지연하여 기준데이터로 발생하는 B)단계; 및
    상기 선택신호에 따라 상기 입력데이터 및 상기 기준데이터 중의 어느 하나의 논리상태의 천이에 응답하여, 상기 출력데이터의 논리상태를 천이하는 C)단계를 구비하는 것을 특징으로 하는 출력 드라이빙 방법.
  8. 제7 항에 있어서,
    상기 C)단계는
    비활성화된 상기 선택신호에 의하여, 상기 입력데이터의 논리상태의 천이에 따라 상기 출력데이터의 논리상태를 천이하도록 구동되는 과정을 포함하는 것을 특 징으로 하는 출력 드라이빙 방법.
  9. 제7 항에 있어서,
    상기 C)단계는
    활성화된 상기 선택신호에 의하여, 상기 기준데이터의 논리상태의 천이에 따라 상기 출력데이터의 논리상태를 천이하도록 구동되는 과정을 포함하는 것을 특징으로 하는 출력 드라이빙 방법.
  10. 제7 항에 있어서,
    상기 지속수는 2인 것을 특징으로 하는 출력 드라이빙 방법.
  11. 제10 항에 있어서, 상기 A)단계는
    상기 입력데이터를 1의 비트구간으로 쉬프트하여 쉬프트 데이터를 발생하는 과정; 및
    상기 선택신호를 발생하기 위하여, 상기 입력데이터와 상기 쉬프트 데이터를 논리 연산하는 과정을 구비하는 것을 특징으로 하는 출력 드라이빙 방법.
  12. 제11 항에 있어서, 상기 논리 연산하는 과정은
    상기 입력데이터와 상기 쉬프트 데이터에 대하여 배타적 논리합 연산을 수행하는 것을 특징으로 하는 출력 드라이빙 방법.
KR1020050110518A 2005-11-18 2005-11-18 타이밍으로 출력 데이터를 초기강화하는 출력 드라이버 및출력 드라이빙 방법 KR100666179B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050110518A KR100666179B1 (ko) 2005-11-18 2005-11-18 타이밍으로 출력 데이터를 초기강화하는 출력 드라이버 및출력 드라이빙 방법
JP2006309616A JP4964566B2 (ja) 2005-11-18 2006-11-15 タイミングで出力データを初期強化する出力ドライバー及び出力ドライブ方法
DE102006054999A DE102006054999B4 (de) 2005-11-18 2006-11-17 Ausgabetreiber und Ausgabetreibverfahren
US11/561,765 US7368949B2 (en) 2005-11-18 2006-11-20 Output driver and output driving method for enhancing initial output data using timing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110518A KR100666179B1 (ko) 2005-11-18 2005-11-18 타이밍으로 출력 데이터를 초기강화하는 출력 드라이버 및출력 드라이빙 방법

Publications (1)

Publication Number Publication Date
KR100666179B1 true KR100666179B1 (ko) 2007-01-09

Family

ID=37867306

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050110518A KR100666179B1 (ko) 2005-11-18 2005-11-18 타이밍으로 출력 데이터를 초기강화하는 출력 드라이버 및출력 드라이빙 방법

Country Status (4)

Country Link
US (1) US7368949B2 (ko)
JP (1) JP4964566B2 (ko)
KR (1) KR100666179B1 (ko)
DE (1) DE102006054999B4 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6623798B2 (ja) 2016-02-02 2019-12-25 富士通株式会社 発光素子の駆動回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10124000A (ja) * 1996-10-22 1998-05-15 Pioneer Electron Corp 自発光表示器の駆動装置
US6185716B1 (en) * 1998-01-30 2001-02-06 Maxtor Corporation Dual detector read channel with semi-soft detection
US6504884B1 (en) * 1999-05-12 2003-01-07 Analog Devices, Inc. Method for correcting DC offsets in a receiver
WO2002039629A2 (en) * 2000-10-31 2002-05-16 Igor Anatolievich Abrosimov Channel time calibration means
KR100695416B1 (ko) 2001-04-27 2007-03-15 주식회사 하이닉스반도체 씨모스 출력 구동 회로
JP2002368600A (ja) 2001-06-08 2002-12-20 Mitsubishi Electric Corp プリエンファシス回路
FR2835120B1 (fr) 2002-01-21 2006-10-20 Evolium Sas Procede et dispositif de preparation de signaux destines a etre compares pour etablir une pre-distorsion sur l'entree d'un amplificateur
EP1474862A2 (en) * 2002-02-01 2004-11-10 Koninklijke Philips Electronics N.V. Additive dc component detection included in an input burst signal
US7126394B2 (en) * 2004-05-17 2006-10-24 Micron Technology, Inc. History-based slew rate control to reduce intersymbol interference

Also Published As

Publication number Publication date
JP2007143159A (ja) 2007-06-07
US7368949B2 (en) 2008-05-06
DE102006054999B4 (de) 2011-12-15
US20070115752A1 (en) 2007-05-24
DE102006054999A1 (de) 2007-07-19
JP4964566B2 (ja) 2012-07-04

Similar Documents

Publication Publication Date Title
US7391238B2 (en) Semiconductor memory device having pre-emphasis signal generator
US6980021B1 (en) Output buffer with time varying source impedance for driving capacitively-terminated transmission lines
JP6906911B2 (ja) 半導体装置、データ伝送システム及び半導体装置の動作方法
US8345738B2 (en) Partial response receiver and related method
JP2017112427A (ja) 受信回路、表示ドライバ及び表示装置
US7301364B2 (en) Output buffer circuit and semiconductor device
US9824731B2 (en) Data reading circuit
EP1332593B1 (en) Pre-emphasis scheme
KR20150086711A (ko) 레벨 쉬프터
US7924046B1 (en) Configurable emphasis for high-speed transmitter driver circuitry
KR100666179B1 (ko) 타이밍으로 출력 데이터를 초기강화하는 출력 드라이버 및출력 드라이빙 방법
KR100640593B1 (ko) 캐스케이디드 프리-앰패시스 기능을 가지는 출력 드라이버회로
KR20090013481A (ko) 소스 드라이버 회로 및 이를 포함하는 액정표시장치
US10944600B2 (en) Data transmission circuit
JP5109717B2 (ja) 送信回路
US7830166B2 (en) Pulse shift modulation for reducing cross-talk of single ended I/O interconnects
KR100468733B1 (ko) 스큐드 버스 구동 방법 및 회로
US7369957B2 (en) Method and system for generating test pulses to test electronic elements
KR101405241B1 (ko) 데이터 통신용 송신기
KR100333564B1 (ko) 인터페이스 회로
JP4086193B2 (ja) オープンドレイン出力バッファ
US20070069927A1 (en) Method of transmitting a serial bit-stream and electronic transmitter for transmitting a serial bit-stream
KR100524947B1 (ko) 오픈 드레인 출력 버퍼
JP2009005029A (ja) 電子回路装置
US9455694B2 (en) Data transmission circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 14