JP4964566B2 - タイミングで出力データを初期強化する出力ドライバー及び出力ドライブ方法 - Google Patents
タイミングで出力データを初期強化する出力ドライバー及び出力ドライブ方法 Download PDFInfo
- Publication number
- JP4964566B2 JP4964566B2 JP2006309616A JP2006309616A JP4964566B2 JP 4964566 B2 JP4964566 B2 JP 4964566B2 JP 2006309616 A JP2006309616 A JP 2006309616A JP 2006309616 A JP2006309616 A JP 2006309616A JP 4964566 B2 JP4964566 B2 JP 4964566B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- selection signal
- input data
- logic state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 12
- 230000007704 transition Effects 0.000 claims description 34
- 230000004044 response Effects 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 101100424823 Arabidopsis thaliana TDT gene Proteins 0.000 description 7
- 230000001934 delay Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007562 laser obscuration time method Methods 0.000 description 3
- 230000002459 sustained effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
Description
ここで、V(ODAT1)、V(IDAT1)及びV(SDAT1)はそれぞれ出力データODAT1、入力データIDAT1及びシフトデータSDAT1の電圧レベルを示す。aは正の定数である。
ここで、V(ODAT2)、V(IDAT2)及びV(DDAT2)はそれぞれ出力データODAT2、入力データIDAT2及び遅延データDDAT2の電圧レベルを示す。bは正の定数である。
DDAT 基準データ
SDAT シフトデータ
ODAT 出力データ
/TX 選択信号
Claims (10)
- 出力データを発生する出力ドライバーであって、
連続する多数のビット区間の間に継続的に有効なデータビットを有する入力データに応じて選択信号を発生し、前記選択信号はビット区間の間に同一の論理状態を持続した後に発生する前記入力データの遷移時点で活性化状態である選択信号発生部と、
前記入力データを前記ビット区間より短い遅延時間だけ遅延させて基準データとして発生する基準データ発生部と、
前記選択信号に基づいて、前記入力データ及び前記基準データのいずれか一つの論理状態の遷移に応答して前記出力データの論理状態を遷移させるように駆動される選択部とを備える
ことを特徴とする出力ドライバー。 - 前記選択部は、
非活性化された前記選択信号によって、前記入力データの論理状態の遷移に応じて前記出力データの論理状態を遷移させるように駆動される
ことを特徴とする請求項1に記載の出力ドライバー。 - 前記選択部は、
活性化された前記選択信号によって、前記基準データの論理状態の遷移に応じて前記出力データの論理状態を遷移させるように駆動される
ことを特徴とする請求項1に記載の出力ドライバー。 - 前記選択信号発生部は、
前記入力データを1のビット区間だけシフトさせてシフトデータを発生するビットシフト部と、
前記選択信号を発生するために、前記入力データと前記シフトデータとの論理演算を行う論理演算手段とを備える
ことを特徴とする請求項1に記載の出力ドライバー。 - 前記論理演算手段は、
前記入力データと前記シフトデータに対して排他的論理和演算を行う排他的論理和演算手段を含む
ことを特徴とする請求項4に記載の出力ドライバー。 - 出力データを発生する出力ドライブ方法であって、
連続的な多数のデータビットを有する入力データに応じて選択信号を発生し、前記選択信号はビット区間の間に同一の論理状態を持続した後に発生する前記入力データの遷移時点で活性化状態であるA)段階と、
前記入力データに対して、前記ビット区間より短い遅延時間だけ遅延させて基準データとして発生するB)段階と、
前記選択信号に基づいて、前記入力データ及び前記基準データのいずれか一つの論理状態の遷移に応答して前記出力データの論理状態を遷移させるC)段階とを備える
ことを特徴とする出力ドライブ方法。 - 前記C)段階は、
非活性化された前記選択信号によって、前記入力データの論理状態の遷移に応じて前記出力データの論理状態を遷移させるように駆動される工程を含む
ことを特徴とする請求項6に記載の出力ドライブ方法。 - 前記C)段階は、
活性化された前記選択信号によって、前記基準データの論理状態の遷移に応じて前記出力データの論理状態を遷移させるように駆動される工程を含む
ことを特徴とする請求項6に記載の出力ドライブ方法。 - 前記A)段階は、
前記入力データを1のビット区間だけシフトさせてシフトデータを発生する工程と、
前記選択信号を発生するために、前記入力データと前記シフトデータとの論理演算を行う工程とを備える
ことを特徴とする請求項6に記載の出力ドライブ方法。 - 前記論理演算する工程は、
前記入力データと前記シフトデータに対して排他的論理和演算を行う
ことを特徴とする請求項9に記載の出力ドライブ方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050110518A KR100666179B1 (ko) | 2005-11-18 | 2005-11-18 | 타이밍으로 출력 데이터를 초기강화하는 출력 드라이버 및출력 드라이빙 방법 |
KR10-2005-0110518 | 2005-11-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007143159A JP2007143159A (ja) | 2007-06-07 |
JP4964566B2 true JP4964566B2 (ja) | 2012-07-04 |
Family
ID=37867306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006309616A Active JP4964566B2 (ja) | 2005-11-18 | 2006-11-15 | タイミングで出力データを初期強化する出力ドライバー及び出力ドライブ方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7368949B2 (ja) |
JP (1) | JP4964566B2 (ja) |
KR (1) | KR100666179B1 (ja) |
DE (1) | DE102006054999B4 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6623798B2 (ja) | 2016-02-02 | 2019-12-25 | 富士通株式会社 | 発光素子の駆動回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10124000A (ja) * | 1996-10-22 | 1998-05-15 | Pioneer Electron Corp | 自発光表示器の駆動装置 |
US6185716B1 (en) * | 1998-01-30 | 2001-02-06 | Maxtor Corporation | Dual detector read channel with semi-soft detection |
US6504884B1 (en) * | 1999-05-12 | 2003-01-07 | Analog Devices, Inc. | Method for correcting DC offsets in a receiver |
WO2002039629A2 (en) * | 2000-10-31 | 2002-05-16 | Igor Anatolievich Abrosimov | Channel time calibration means |
KR100695416B1 (ko) | 2001-04-27 | 2007-03-15 | 주식회사 하이닉스반도체 | 씨모스 출력 구동 회로 |
JP2002368600A (ja) | 2001-06-08 | 2002-12-20 | Mitsubishi Electric Corp | プリエンファシス回路 |
FR2835120B1 (fr) | 2002-01-21 | 2006-10-20 | Evolium Sas | Procede et dispositif de preparation de signaux destines a etre compares pour etablir une pre-distorsion sur l'entree d'un amplificateur |
AU2003238488A1 (en) * | 2002-02-01 | 2003-09-02 | Koninklijke Philips Electronics N.V. | Additive dc component detection included in an input burst signal |
US7126394B2 (en) * | 2004-05-17 | 2006-10-24 | Micron Technology, Inc. | History-based slew rate control to reduce intersymbol interference |
-
2005
- 2005-11-18 KR KR1020050110518A patent/KR100666179B1/ko active IP Right Grant
-
2006
- 2006-11-15 JP JP2006309616A patent/JP4964566B2/ja active Active
- 2006-11-17 DE DE102006054999A patent/DE102006054999B4/de active Active
- 2006-11-20 US US11/561,765 patent/US7368949B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7368949B2 (en) | 2008-05-06 |
KR100666179B1 (ko) | 2007-01-09 |
JP2007143159A (ja) | 2007-06-07 |
DE102006054999B4 (de) | 2011-12-15 |
DE102006054999A1 (de) | 2007-07-19 |
US20070115752A1 (en) | 2007-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7391238B2 (en) | Semiconductor memory device having pre-emphasis signal generator | |
US8630336B2 (en) | Partial response receiver and related method | |
KR101839884B1 (ko) | 반도체 장치 | |
JP2017112427A (ja) | 受信回路、表示ドライバ及び表示装置 | |
US8604830B2 (en) | Semiconductor device | |
JP2011059492A (ja) | 表示装置のソースドライバ及びその制御方法 | |
JP2006216211A (ja) | 半導体記憶素子におけるデータ出力回路及びその方法 | |
US7924046B1 (en) | Configurable emphasis for high-speed transmitter driver circuitry | |
KR102021336B1 (ko) | 반도체 장치 및 그 동작방법 | |
KR100640593B1 (ko) | 캐스케이디드 프리-앰패시스 기능을 가지는 출력 드라이버회로 | |
JP4964566B2 (ja) | タイミングで出力データを初期強化する出力ドライバー及び出力ドライブ方法 | |
JP4928606B2 (ja) | 帯域幅制限負荷用のトライステートドライバ | |
JP5109717B2 (ja) | 送信回路 | |
US10848352B1 (en) | Time based feed forward equalization (TFFE) for high-speed DDR transmitter | |
KR102583820B1 (ko) | 데이터 송신 회로 | |
KR101405241B1 (ko) | 데이터 통신용 송신기 | |
JP4872228B2 (ja) | 出力バッファ回路 | |
KR20100064851A (ko) | 지연라인 | |
JP2007116416A (ja) | 信号伝送回路 | |
JP4086193B2 (ja) | オープンドレイン出力バッファ | |
JP5149631B2 (ja) | 半導体メモリ装置 | |
US20160254805A1 (en) | Data transmission circuit | |
US11742009B2 (en) | Semiconductor device and semiconductor system related to write leveling operations | |
KR20110107995A (ko) | 데이터 전송회로 및 데이터 전송방법 | |
KR100524947B1 (ko) | 오픈 드레인 출력 버퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080701 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4964566 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |