JP4964566B2 - タイミングで出力データを初期強化する出力ドライバー及び出力ドライブ方法 - Google Patents

タイミングで出力データを初期強化する出力ドライバー及び出力ドライブ方法 Download PDF

Info

Publication number
JP4964566B2
JP4964566B2 JP2006309616A JP2006309616A JP4964566B2 JP 4964566 B2 JP4964566 B2 JP 4964566B2 JP 2006309616 A JP2006309616 A JP 2006309616A JP 2006309616 A JP2006309616 A JP 2006309616A JP 4964566 B2 JP4964566 B2 JP 4964566B2
Authority
JP
Japan
Prior art keywords
data
output
selection signal
input data
logic state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006309616A
Other languages
English (en)
Other versions
JP2007143159A (ja
Inventor
孫寧洙
崔▼ジュン▲煥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007143159A publication Critical patent/JP2007143159A/ja
Application granted granted Critical
Publication of JP4964566B2 publication Critical patent/JP4964566B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066Output synchronization
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069I/O lines read out arrangements

Description

本発明は、データの出力ドライバー及び出力ドライブ方法に係り、特に、データ通信の際に伝送データの減衰現象を予め補償する出力ドライバー及び出力ドライブ方法に関する。
送信装置から発生する伝送データは、伝送線路を介して受信装置に伝送される。このような伝送データのために、送信装置は、出力ドライバーを内蔵することが一般的である。伝送データは、連続的に伝送される多数のデータビットから構成される。この際、直前のデータビットと異なる論理状態を持つデータビットの場合には、立ち上がりエッジ(rising edge)または立ち下りエッジ(falling edge)で、データビットが十分ディベロップ(develop)できない現象が発生することがある。このように以前のデータビットにより、現在のデータビットが十分ディベロップできない現象をシンボル間の干渉(InterSymbol Interference、以下「ISI」という)という。このようなISIによって、伝送データの減衰現象が発生しうる。このようなISIは、同一の論理状態を持つ様々なビットのデータビットが伝送された後、直前とは異なる論理状態のデータビットが伝送される場合にさらに大きく現われる。
現在、ISIによる伝送データの減衰現象を予め補償するための多様な形の出力ドライバーが開発されている。
図1は従来の出力ドライバーの一例を説明するための図であり、図2は図1の出力ドライバーにおける主要信号のタイミング図である。
図1の出力ドライバー10において、ビットシフト部11は、入力データIDAT1を1ビット区間ずつシフトしてシフトデータSDAT1を発生する。そして、データ加算器13は数式1の演算を行って出力データODAT1を生成する。
V(ODAT1)=V(IDAT1)−a*V(SDAT1) ・・(数式1)
ここで、V(ODAT1)、V(IDAT1)及びV(SDAT1)はそれぞれ出力データODAT1、入力データIDAT1及びシフトデータSDAT1の電圧レベルを示す。aは正の定数である。
すなわち、出力データODAT1は、図2に示すように、論理状態が遷移するたびに1ビットの全体値のスイング幅が増加する。増加したスイング幅によって、出力データODAT1の減衰現象が緩和される。
図3は従来の出力ドライバーの他の一例を説明するための図であり、図4は図3の出力ドライバーにおける主要信号のタイミング図である。
図3の出力ドライバー20において、遅延部21は入力データIDAT2を遅延させて遅延データDDAT2を発生する。データ加算器23は数式2の演算を行って出力データODAT2を生成する。
V(ODAT2)=V(IDAT2)−b*V(DDAT2) ・・(数式2)
ここで、V(ODAT2)、V(IDAT2)及びV(DDAT2)はそれぞれ出力データODAT2、入力データIDAT2及び遅延データDDAT2の電圧レベルを示す。bは正の定数である。
すなわち、出力データODAT2は、図4に示すように、論理状態が遷移するたびに、初期電圧レベルが強化される。強化された初期電圧レベルによって、出力データODAT2の減衰現象が緩和される。
ところが、図1及び図3に示される従来の出力ドライバーでは、入力データIDAT1、IDAT2及び出力データODAT1、ODAT2は、論理「H」の電圧レベルVhより高い電圧レベルである高電圧であって、論理「L」の電圧レベルV1より低い電圧レベルである低電圧で動作することが要求される。したがって、図1及び図3の出力ドライバーでは、通常の電圧レベルより高い高電圧と低い低電圧を生成するための回路が要求されるという問題点が生ずる。
そこで、本発明はこのような問題点に鑑みてなされたもので、その目的とするところは、ドライブされる電圧レベルの強化が要求されない出力ドライバー及び出力ドライブ方法を提供することにある。
上記課題を解決するために、本発明の一側面によれば、出力データを発生する出力ドライバーを提供する。本発明の出力ドライバーは、連続する多数のビット区間の間に継続的に有効なデータビットを有する入力データに応じて選択信号を発生し、前記選択信号は所定の持続数以上のビット区間の間に同一の論理状態を持続した後に発生する前記入力データの遷移時点で活性化状態である選択信号発生部と、前記入力データを前記ビット区間より短い遅延時間だけ遅延させて基準データとして発生する基準データ発生部と、前記選択信号に基づいて、前記入力データ及び前記基準データのいずれか一つの論理状態の遷移に応答して前記出力データの論理状態を遷移するように駆動される選択部とを備える。
上記課題を解決するために、本発明の他の側面によれば、出力データを発生する出力ドライブ方法を提供する。本発明の出力ドライブ方法は、連続的な多数のデータビットを有する入力データに応じて選択信号を発生し、前記選択信号は所定の持続数以上のビット区間の間に同一の論理状態を持続した後に発生する前記入力データの遷移時点で活性化状態であるA)段階と、前記入力データに対して、前記ビット区間より短い遅延時間だけ遅延させて基準データとして発生するB)段階と、前記選択信号に基づいて、前記入力データ及び前記基準データのいずれか一つの論理状態の遷移に応答して前記出力データの論理状態を遷移させるC)段階とを備える。
本発明の出力ドライバー及び出力ドライブ方法によれば、出力データの論理状態の遷移を予め発生させることにより、データの初期強化といった効果が発生する。よって、本発明の出力ドライバーでは、通常の電圧レベルより高い高電圧と低い低電圧を生成するための回路が要求されない。
また、本発明の出力ドライバーでは、出力データは最終的に選択部から発生する。よって、本発明の出力ドライバーは、出力データが加算器から発生する従来の出力ドライバーと比較するとき、出力ドライバーの出力端のキャパシタンスが著しく減少するという利点を持つ。
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分理解するためには、本発明の好適な実施形態を例示する添付図面及び添付図面に記載の内容を参照しなければならない。各図面において、同様の構成要素には出来る限り同一の参照符号を付している。なお、本発明の要旨の説明する上で、説明の都合上、公知の機能及び構成についての詳細な記述は必要に応じて省略する。
以下、添付図面を参照して本発明の好適な実施形態を説明することにより、本発明を詳細に説明する。
図5は本発明の好適な実施形態に係る出力ドライバー100を示す図である。図6は図5の出力ドライバー100における主要信号のタイミング図である。図6において、参照符号CLKは、ビット区間pBITを表示するために使用されるクロック信号を示す。
出力ドライバー100は、入力データIDATに応じる出力データODATを駆動する。この際、入力データIDATは、連続する多数のビット区間の間に継続的に有効なデータビットを有する。本実施形態では、1ビット区間pBIT当り1つのデータビットが割り当てられる。
図5を参照すると、本発明の好適な実施形態に係る出力ドライバー100は、選択信号発生部110、基準データ発生部130、及び選択部150を備える。
選択信号発生部110は、入力データIDATを受信し、入力データIDATに応じて選択信号/TXを発生する。この際、選択信号/TXは、所定の持続数以上のビット区間の間に同一の論理状態を持続した後に発生する入力データIDATの遷移時点で論理「L」の活性化状態である。本実施形態において、上記持続数は2である。
選択信号発生部110は、具体的に、ビットシフト部111及び論理演算手段113を備える。
ビットシフト部111は、受信される入力データIDATを1のビット区間pBITだけ遅延させる。よって、ビットシフト部111から出力されるシフトデータSDATは、図6に示すように、入力データIDATに対して1ビット区間だけシフトされる。
論理演算手段113は、入力データIDATとシフトデータSDATとを論理演算して選択信号/TXを発生する。好ましくは、論理演算手段113は、入力データIDATとシフトデータSDATに対して排他的論理和演算を行う排他的論理和演算手段である。すなわち、入力データIDATとシフトデータSDATとが同一の論理状態を持つ区間で、選択信号/TXは論理「L」となる。そして、入力データIDATとシフトデータSDATとが相異なる論理状態を持つ区間で、選択信号/TXは論理「H」となる。
この際、選択信号/TXの論理状態の遷移は、入力データIDATまたはシフトデータSDATの遷移に対して、非常に短い区間(図6のpd)であるが、遅延する。
結果的に、入力データIDATが2以上のビット区間の間に同一の論理状態を持続した後に遷移する時点(図6のt1、t2参照)で、選択信号/TXは「L」の活性化状態である。これに対し、入力データIDATの論理状態が1ビット区間後にさらに遷移する時点(図6のt3、t4、t5)では、選択信号/TXは「H」の非活性化状態である。
引き続き図5を参照すると、基準データ発生部130は、入力データIDATを所定の遅延時間(図6のtd参照)だけ遅延させて基準データRDATを生成する。この際、遅延時間tdはビット区間pBITより短い。
選択部150は、選択信号/TXに基づいて、入力データIDAT及び基準データRDATのいずれか一つの論理状態の遷移に応答して遷移する出力データODATを発生する。
本実施形態では、選択信号/TXが「L」の場合には、出力データODATの論理状態の遷移は、入力データIDATの遷移による。すなわち、入力データIDATの論理状態の「H」への遷移に応答して、出力データODATの論理状態も「H」に遷移する(図6のt6、t7参照)。そして、入力データIDATの論理状態の「L」への遷移に応答して、出力データODATの論理状態も「L」に遷移する(図6のt8参照)。
また、選択信号/TXが「H」の場合には、出力データODATの論理状態の遷移は、基準データRDATの遷移による。すなわち、基準データRDATの論理状態の「H」への遷移に応答して、出力データODATの論理状態も「H」に遷移する(図6のt9参照)。そして、基準データRDATの論理状態の「L」への遷移に応答して、出力データODATの論理状態も「L」に遷移する(図6のt10、t11参照)。
結果的に、入力データIDATが上記持続数(本実施形態では2である)のビット区間以上同一の論理状態を持続した後に遷移する場合、出力データODATは入力データIDATに応じて論理状態が遷移する。再び記述すると、出力データODATは、図6に示すように、基準データRDATより上記遅延時間tdだけ先立って論理状態が遷移する。これにより、出力データODATから発生しうるデータの減衰現象は緩和できる。
これに対し、入力データIDATが1ビット区間ごとに論理状態を遷移させる場合には、出力データODATは、基準データRDATに応じて論理状態が遷移する。すなわち、出力データODATは予め遷移しない。これは、伝送されるデータの論理状態が毎ビットごとに遷移する場合、伝送データの減衰現象が相対的に微弱であることを考慮したことである。このような場合、毎ビットごとに遷移するデータのために確保される区間を1ビット区間として十分に割り当てることができる。
図7は本発明の好適な実施形態に係る出力ドライバーの効果を説明するための図である。図7に示すように、本発明の好適な実施形態に係る出力ドライバーにおける出力データODATは、論理状態が基準データRDATではなく入力データIDATに応答して予め論理状態が遷移する。その結果、本発明の好適な実施形態に係る出力データODATのアイウィンドウ(eye window)は、初期強化を行わない場合と比較して著しく増加する。
本発明は図示された一実施形態を参考として説明したが、これらの実施形態は例示的なものに過ぎないことは言うまでもない。当業者であれば、これらから種々の変形及び均等な他の実施が可能であることを理解できるであろう。
例えば、本明細書では、上記持続数が2の場合の実施形態を図示、記述した。ところが、上記ビットシフト部でシフトされるビット区間の数及び/論理演算手段の構成を変形することにより、上記持続数は1または3以上の数に変更できる。
したがって、本発明の技術的範囲は、特許請求の範囲の記載に基づいて定められなければならない。
本発明は、半導体装置に適用可能である。
従来の出力ドライバーの一例を説明するための図である。 図1の出力ドライバーにおける主要信号のタイミング図である。 従来の出力ドライバーの他の一例を説明するための図である。 図3の出力ドライバーにおける主要信号のタイミング図である。 本発明の好適な実施形態に係る出力ドライバーを示す図である。 図5の出力ドライバーにおける主要信号のタイミング図である。 本発明の好適な実施形態に係る出力ドライバーの効果を説明するための図である。
符号の説明
IDAT 入力データ
DDAT 基準データ
SDAT シフトデータ
ODAT 出力データ
/TX 選択信号

Claims (10)

  1. 出力データを発生する出力ドライバーであって、
    連続する多数のビット区間の間に継続的に有効なデータビットを有する入力データに応じて選択信号を発生し、前記選択信号はビット区間の間に同一の論理状態を持続した後に発生する前記入力データの遷移時点で活性化状態である選択信号発生部と、
    前記入力データを前記ビット区間より短い遅延時間だけ遅延させて基準データとして発生する基準データ発生部と、
    前記選択信号に基づいて、前記入力データ及び前記基準データのいずれか一つの論理状態の遷移に応答して前記出力データの論理状態を遷移させるように駆動される選択部とを備える
    ことを特徴とする出力ドライバー。
  2. 前記選択部は、
    非活性化された前記選択信号によって、前記入力データの論理状態の遷移に応じて前記出力データの論理状態を遷移させるように駆動される
    ことを特徴とする請求項1に記載の出力ドライバー。
  3. 前記選択部は、
    活性化された前記選択信号によって、前記基準データの論理状態の遷移に応じて前記出力データの論理状態を遷移させるように駆動される
    ことを特徴とする請求項1に記載の出力ドライバー。
  4. 前記選択信号発生部は、
    前記入力データを1のビット区間だけシフトさせてシフトデータを発生するビットシフト部と、
    前記選択信号を発生するために、前記入力データと前記シフトデータとの論理演算を行う論理演算手段とを備える
    ことを特徴とする請求項に記載の出力ドライバー。
  5. 前記論理演算手段は、
    前記入力データと前記シフトデータに対して排他的論理和演算を行う排他的論理和演算手段を含む
    ことを特徴とする請求項に記載の出力ドライバー。
  6. 出力データを発生する出力ドライブ方法であって、
    連続的な多数のデータビットを有する入力データに応じて選択信号を発生し、前記選択信号はビット区間の間に同一の論理状態を持続した後に発生する前記入力データの遷移時点で活性化状態であるA)段階と、
    前記入力データに対して、前記ビット区間より短い遅延時間だけ遅延させて基準データとして発生するB)段階と、
    前記選択信号に基づいて、前記入力データ及び前記基準データのいずれか一つの論理状態の遷移に応答して前記出力データの論理状態を遷移させるC)段階とを備える
    ことを特徴とする出力ドライブ方法。
  7. 前記C)段階は、
    非活性化された前記選択信号によって、前記入力データの論理状態の遷移に応じて前記出力データの論理状態を遷移させるように駆動される工程を含む
    ことを特徴とする請求項に記載の出力ドライブ方法。
  8. 前記C)段階は、
    活性化された前記選択信号によって、前記基準データの論理状態の遷移に応じて前記出力データの論理状態を遷移させるように駆動される工程を含む
    ことを特徴とする請求項に記載の出力ドライブ方法。
  9. 前記A)段階は、
    前記入力データを1のビット区間だけシフトさせてシフトデータを発生する工程と、
    前記選択信号を発生するために、前記入力データと前記シフトデータとの論理演算を行う工程とを備える
    ことを特徴とする請求項に記載の出力ドライブ方法。
  10. 前記論理演算する工程は、
    前記入力データと前記シフトデータに対して排他的論理和演算を行う
    ことを特徴とする請求項に記載の出力ドライブ方法。
JP2006309616A 2005-11-18 2006-11-15 タイミングで出力データを初期強化する出力ドライバー及び出力ドライブ方法 Active JP4964566B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050110518A KR100666179B1 (ko) 2005-11-18 2005-11-18 타이밍으로 출력 데이터를 초기강화하는 출력 드라이버 및출력 드라이빙 방법
KR10-2005-0110518 2005-11-18

Publications (2)

Publication Number Publication Date
JP2007143159A JP2007143159A (ja) 2007-06-07
JP4964566B2 true JP4964566B2 (ja) 2012-07-04

Family

ID=37867306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006309616A Active JP4964566B2 (ja) 2005-11-18 2006-11-15 タイミングで出力データを初期強化する出力ドライバー及び出力ドライブ方法

Country Status (4)

Country Link
US (1) US7368949B2 (ja)
JP (1) JP4964566B2 (ja)
KR (1) KR100666179B1 (ja)
DE (1) DE102006054999B4 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6623798B2 (ja) 2016-02-02 2019-12-25 富士通株式会社 発光素子の駆動回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10124000A (ja) * 1996-10-22 1998-05-15 Pioneer Electron Corp 自発光表示器の駆動装置
US6185716B1 (en) * 1998-01-30 2001-02-06 Maxtor Corporation Dual detector read channel with semi-soft detection
US6504884B1 (en) * 1999-05-12 2003-01-07 Analog Devices, Inc. Method for correcting DC offsets in a receiver
WO2002039629A2 (en) * 2000-10-31 2002-05-16 Igor Anatolievich Abrosimov Channel time calibration means
KR100695416B1 (ko) 2001-04-27 2007-03-15 주식회사 하이닉스반도체 씨모스 출력 구동 회로
JP2002368600A (ja) 2001-06-08 2002-12-20 Mitsubishi Electric Corp プリエンファシス回路
FR2835120B1 (fr) 2002-01-21 2006-10-20 Evolium Sas Procede et dispositif de preparation de signaux destines a etre compares pour etablir une pre-distorsion sur l'entree d'un amplificateur
AU2003238488A1 (en) * 2002-02-01 2003-09-02 Koninklijke Philips Electronics N.V. Additive dc component detection included in an input burst signal
US7126394B2 (en) * 2004-05-17 2006-10-24 Micron Technology, Inc. History-based slew rate control to reduce intersymbol interference

Also Published As

Publication number Publication date
US7368949B2 (en) 2008-05-06
KR100666179B1 (ko) 2007-01-09
JP2007143159A (ja) 2007-06-07
DE102006054999B4 (de) 2011-12-15
DE102006054999A1 (de) 2007-07-19
US20070115752A1 (en) 2007-05-24

Similar Documents

Publication Publication Date Title
US7391238B2 (en) Semiconductor memory device having pre-emphasis signal generator
US8630336B2 (en) Partial response receiver and related method
KR101839884B1 (ko) 반도체 장치
JP2017112427A (ja) 受信回路、表示ドライバ及び表示装置
US8604830B2 (en) Semiconductor device
JP2011059492A (ja) 表示装置のソースドライバ及びその制御方法
JP2006216211A (ja) 半導体記憶素子におけるデータ出力回路及びその方法
US7924046B1 (en) Configurable emphasis for high-speed transmitter driver circuitry
KR102021336B1 (ko) 반도체 장치 및 그 동작방법
KR100640593B1 (ko) 캐스케이디드 프리-앰패시스 기능을 가지는 출력 드라이버회로
JP4964566B2 (ja) タイミングで出力データを初期強化する出力ドライバー及び出力ドライブ方法
JP4928606B2 (ja) 帯域幅制限負荷用のトライステートドライバ
JP5109717B2 (ja) 送信回路
US10848352B1 (en) Time based feed forward equalization (TFFE) for high-speed DDR transmitter
KR102583820B1 (ko) 데이터 송신 회로
KR101405241B1 (ko) 데이터 통신용 송신기
JP4872228B2 (ja) 出力バッファ回路
KR20100064851A (ko) 지연라인
JP2007116416A (ja) 信号伝送回路
JP4086193B2 (ja) オープンドレイン出力バッファ
JP5149631B2 (ja) 半導体メモリ装置
US20160254805A1 (en) Data transmission circuit
US11742009B2 (en) Semiconductor device and semiconductor system related to write leveling operations
KR20110107995A (ko) 데이터 전송회로 및 데이터 전송방법
KR100524947B1 (ko) 오픈 드레인 출력 버퍼

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4964566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250