KR20110107995A - 데이터 전송회로 및 데이터 전송방법 - Google Patents

데이터 전송회로 및 데이터 전송방법 Download PDF

Info

Publication number
KR20110107995A
KR20110107995A KR1020100027233A KR20100027233A KR20110107995A KR 20110107995 A KR20110107995 A KR 20110107995A KR 1020100027233 A KR1020100027233 A KR 1020100027233A KR 20100027233 A KR20100027233 A KR 20100027233A KR 20110107995 A KR20110107995 A KR 20110107995A
Authority
KR
South Korea
Prior art keywords
emphasis
frequency
data
driving
unit
Prior art date
Application number
KR1020100027233A
Other languages
English (en)
Inventor
권대한
송택상
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100027233A priority Critical patent/KR20110107995A/ko
Publication of KR20110107995A publication Critical patent/KR20110107995A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Abstract

프리 앰파시스 구동을 하는 데이터 전송회로가 개시된다. 데이터 전송회로는, 동작주파수를 감지하는 주파수 감지부; 데이터를 출력노드로 구동하기 위한 메인 드라이버부; 및 상기 출력노드를 프리 앰파시스 구동하며, 상기 주파수 감지부의 주파수 감지 결과에 따라서 프리 앰파시스 구동의 강도를 조절하는 프리 앰파시스 드라이버부를 포함한다.

Description

데이터 전송회로 및 데이터 전송방법{CIRCUIT AND METHOD FOR DATA TRANSFER}
본 발명은 데이터를 전달하는 데이터 전달회로 및 데이터 전달방법에 관한 것이다.
최근의 반도체 집적회로의 주요한 특징 중의 하나는 고속화이다. 사용되는 클럭의 주파수는 비메모리 로직 회로의 경우에는 이미 10Ghz이상이고, 메모리 소자의 경우에도 Ghz 대역에 들어섰다. 반도체 칩과 반도체 칩 사이의 채널을 통하여 데이터가 전송될 때, 그 길이에 따라 정도의 차이는 있지만, 채널의 주파수에 따른 전달 특성이 LPF(Low Pass Filter)의 특성을 가지게 되므로, 고주파의 데이터 레이트(data rate)를가지는 데이터 신호는 어느 정도 신호의 감쇄를 겪을 수밖에 없다.
도 1은 고주파의 데이터 신호가 채널을 통과할 때 데이터 신호가 어떻게 감쇄되는지를 보여준다. 데이터 신호의 감쇄는 데이터가 '하이','로우'로 토글하는 경우보다 '하이' 또는 '로우'레벨의 데이터가 오랜시간동안 유지되는 경우 더 심해진다. 이러한 현상을 ISI(Inter Symbol Interference)라고 한다. 이러한 현상은 신호의 주파수가 더 높을수록 심하게 나타난다.
데이터 신호의 천이가 발생할 때 데이터 신호에 고주파 성분이 많이 발생하므로, ISI는 주로 데이터의 천이시에 발생한다. 따라서 데이터의 천이시에 데이터 신호를 미리 강조하여 데이터를 전송하는 프리 앰파시스 스킴(pre-emphasis scheme)을 많이 사용하고 있다.
도 2는 프리 앰파시스 스킴이 적용된 종래의 데이터 전송회로의 구성도이다.
도 2에 도시된 바와 같이, 데이터 전송회로는, 메인 드라이버부(210)와 프리 앰파시스 드라이버부(220)를 포함하여 구성된다. 메인 드라이버부(210)는 입력데이터(D(n))를 출력노드(DATA_OUT)로 구동하며, 프리 앰파시스 드라이버부(220)는 입력데이터(D(n+1))를 반전하여 출력노드(DATA_OUT)로 구동한다. 여기서 입력데이터(D(n+1))는 입력데이터(D(n))보다 1비트 시간만큼 지연된 데이터이다.
메인 드라이버부(210)는 프리 앰파시스 드라이버부(220)보다 강한 구동력(drivability)을 가지기에 출력노드(DATA_OUT)로 출력되는 데이터의 논리값은 메인드라이버(210)에 의해 결정되며, 프리 앰파시스 드라이버부(220)에 의해서 데이터가 천이하는 구간에 데이터가 더욱 강하게 구동된다.
도 3은 도 2의 동작을 나타낸 타이밍도이다.
도 3의 CLK는 클럭을 나타내고, 210은 메인 드라이버부(210)의 동작을 나타내고, 220은 프리 앰파시스 드라이버부(220)의 동작을 나타낸다. 그리고, DATA_OUT는 메인 드라이버부(210)와 프리 앰파시스 드라이버부(220)의 동작에 의해 출력노드(DATA_OUT)로 출력되는 데이터를 나타낸다.
출력노드(DATA_OUT)의 파형을 보면, 데이터가 천이할 때마다 데이터가 더욱 강하게 구동되는 프리 앰파시스 동작을 확인할 수 있다.
이러한 프리 앰파시스 동작은 출력 데이터에 발생하는 ISI를 감소시켜주기는 하지만, 프리 앰파시스 동작에 의하여 많은 전류소모가 발생할 수밖에 없다는 단점이 있다. 특히, 메모리 회로의 경우 데이터 패드의 개수는 32개에 이르므로 전류소모의 총합은 엄청나게 증가한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 프리 앰파시스 스킴을 사용하면서도 전류소모를 줄이는 데이터 전송회로를 제공하고자 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 데이터 전송회로는, 동작 주파수를 감지하는 주파수 감지부; 데이터를 출력노드로 구동하기 위한 메인 드라이버부; 및 상기 출력노드를 프리 앰파시스 구동하며, 상기 주파수 감지부의 주파수 감지결과에 따라서 프리 앰파시스 구동의 강도를 조절하는 프리 앰파시스 드라이버부를 포함한다.
상기 주파수 감지부는 펄스 신호를 생성하는 펄스 생성부; 상기 펄스 신호가 활성화된 구간 동안에 입력되는 클럭을 카운팅하는 카운터부; 및 상기 카운터부의 출력신호에 응답하여 상기 프리 앰파시스 드라이버부의 구동력을 조절하기 위한 하나 이상의 구동력 제어신호를 생성하는 제어부를 포함할 수 있다.
상기 프리 앰파시스 드라이버부는 둘 이상의 프리 앰파시스 드라이버를 포함하고, 활성화되는 프리 앰패시스 드라이버의 개수는 상기 주파수 감지부의 주파수 감지결과에 따라 정해지는 것을 특징으로 할 수 있다.
또한, 본 발명에 따른 데이터 전송방법은, 시스템의 동작주파수를 감지하는 단계; 데이터를 출력노드로 구동하는 단계; 및 상기 감지하는 단계에서 감지된 동작주파수에 따라 구동의 강도를 조절하여, 상기 출력노드를 프리 앰파시스 구동하는 단계를 포함한다.
상기 동작주파수를 감지하는 단계는 펄스 신호를 생성하는 단계; 및 상기 펄스 신호가 활성화된 구간 동안에 입력되는 클럭을 카운팅하는 단계를 포함하는 것을 특징으로 할 수 있다.
본 발명은 동작주파수에 따라서 프리 앰파시스 구동의 강도를 조절한다. 동작주파수가 빨라지면 강하게 프리 앰파시스 구동을 하고, 동작주파수가 느려지면 약하게 프리 앰파시스 구동을 한다. 따라서 프리 앰파시스 구동에 의한 전류소모를 최소화할 수 있다는 장점이 있다.
도 1은 고주파의 데이터 신호가 채널을 통과할 때 데이터 신호가 어떻게 감쇄되는지를 보여주는 도면.
도 2는 프리 앰파시스 스킴이 적용된 종래의 데이터 전송회로의 구성도.
도 3은 도 2의 동작을 나타낸 타이밍도.
도 4는 본 발명에 따른 데이터 전송회로의 일실시예 구성도.
도 5는 도 4의 프리 앰파시스 드라이버부(430)의 일실시예 구성도.
도 6은 도 4의 주파수 감지부(410)의 일실시예 구성도.
도 7은 도 6의 제어부(630)의 일실시예 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4는 본 발명에 따른 데이터 전송회로의 일실시예 구성도이다.
도 4에 도시된 바와 같이, 데이터 전송회로는, 동작주파수를 감지하는 주파수 감지부(410); 데이터(D(n))를 출력노드(DATA_OUT)로 구동하기 위한 메인 드라이버부(420); 및 출력노드(DATA_OUT)를 프리 앰파시스 구동하며, 주파수 감지부(410)의 주파수 감지결과에 따라서 프리 앰파시스 구동의 강도를 조절하는 프리 앰파시스 드라이버부(430)를 포함한다.
메인 드라이버부(420)는 데이터(D(n))를 출력노드(DATA_OUT)로 구동한다. 메인 드라이버부(420)는 출력노드(DATA_OUT)로 출력되는 데이터의 논리값을 결정하는 구성으로 강한 구동력을 갖도록 설계된다.
프리 앰파시스 드라이버부(430)는 출력노드(DATA_OUT)를 프리 앰파시스 구동한다. 프리 앰파시스 구동이란 출력노드(DATA_OUT)의 데이터가 천이하는 구간에 데이터를 더욱 강하게 구동하여 주는 구동을 말한다. 프리 앰파시스 드라이버부(430)의 구동력은 주파수 감지부(410)의 주파수 감지결과, 즉 구동력 제어신호(EN0, EN1)에 의해서 제어된다. 프리 앰파시스 드라이버부(430)는 프리 앰파시스 구동을 위한 구성으로 메인 드라이버부(420)보다는 약한 구동력을 갖는다.
주파수 감지부(410)는 동작주파수를 감지하여 구동력 제어신호(EN0, EN1)를 생성한다. 주파수 감지부(410)는 동작주파수가 높아지면 프리 앰파시스 드라이버부(430)의 구동력을 강하게 제어하고, 동작주파수가 낮아지면 프리 앰파시스 드라이버부(43)의 구동력을 약하게 제어한다. 동작주파수가 높은 경우에는 출력노드(DATA_OUT)에 발생하는 ISI가 강해지기에 강한 프리 앰파시스 구동을 해야하지만, 동작주파수가 낮은 경우에는 출력노드(DATA_OUT)에 발생하는 ISI가 약해지기에 약하게 프리 앰파시스 구동을 해도 무방하기 때문이다. 이러한 동작을 통하여 본 발명의 데이터 전송회로는 프리 앰파시스 동작에 의한 전류 소모를 줄이게 된다.
도 5는 도 4의 프리 앰파시스 드라이버부(430)의 일실시예 구성도이다.
도 5에 도시된 바와 같이, 프리 앰파시스 드라이버부(430)는 둘 이상의 프리 앰파시스 드라이버(510, 520)를 포함하여 구성된다. 프리 앰파시스 드라이버(510)는 구동력 제어신호(EN0)에 응답하여 활성화/비활성화되고, 프리 앰파시스 드라이버(520)는 구동력 제어신호(EN1)에 응답하여 활성화/비활성화된다.
프리 앰파시스 드라이버(510)와 프리 앰파시스 드라이버(520)는 동일한 구동력을 가질 수도 있으며, 서로 다른 구동력을 가질 수도 있다. 프리 앰파시스 드라이버(510)와 프리 앰파시스 드라이버(520)가 동일한 구동력을 가지는 경우에는 활성화되는 프리 앰파시스 드라이버의 개수를 조절하여 프리 앰파시스 드라이버부(430) 전체의 구동력을 제어할 수 있다. 그리고 프리 앰파시스 드라이버(510)와 프리 앰파시스 드라이버(520)가 서로 다른 구동력을 가지는 경우에는 어느 프리 앰파시스 드라이버가 구동되느냐에 따라서도 구동력이 달라지고, 몇개의 프리 앰파시스 드라이버가 구동되느냐에 따라서도 구동력이 달라질 수 있다.
프리 앰파시스 드라이버(510)는 인버터(511, 514, 515, 518), 낸드게이트(512, 513, 516, 517), 트랜지스터(P1, N1), 및 저항(R1, R2)을 포함하여 구성된다. 그 동작을 보면, 구동력 제어신호(EN0)가 '로우' 인 경우에는 데이터(D(n+1))의 논리값에 상관없이 인버터(514))의 출력은 '하이' 인버터(518)의 출력은 '로우'가 되어 트랜지스터(P1)와 트랜지스터(N1)가 오프되어 출력노드(DATA_OUT)를 구동하지 않는다. 하지만 구동력 제어신호(EN0)가 '하이'인 경우에는 데이터(D(n+1))의 논리값에 따라 트랜지스터(P1) 또는 트랜지스터(N1)가 턴온되어 출력노드(DATA_OUT)를 구동한다. 여기서 데이터(D(n+1))는 데이터(D(n), 메인드라이버부에 입력되는 데이터)보다 1비트 시간만큼 지연된 데이터인데, 프리 앰파시스 드라이버(510)는 활성화시에 데이터(D(n+1))를 반전하여 출력노드(DATA_OUT)로 구동한다.
프리 앰파시스 드라이버(520)는 구동력 제어신호(EN1)에 의해 활성화의 여부를 제어받는 다는 점을 제외하고는 프리 앰파시스 드라이버(510)와 동일하게 동작한다.
도 6은 도 4의 주파수 감지부(410)의 일실시예 구성도이다.
도 6에 도시된 바와 같이, 주파수 감지부(410)는 펄스 신호를 생성하는 펄스 생성부(610); 펄스 신호가 활성화된 구간 동안에 입력되는 클럭(CLK)을 카운팅하는 카운터부(620); 및 카운터부(620)의 출력신호(A0,A1,A2,A3)에 응답하여 프리 앰파시스 드라이버부(의 구동력을 조절하기 위한 하나 이상의 구동력 제어신호(EN0, EN1)를 생성하는 제어부(630)를 포함하여 구성된다.
펄스 생성부는(610) 감지 개시신호(DETECT_EN)에 응답하여 일정한 펄스폭을 가지는 펄스신호(PULSE)를 생성한다. 감지 개시신호(DETECT_EN)는 주파수 감지부(410)의 동작 활성화신호로 감지 개시신호(DETECT_EN)가 활성화되면 주파수 감지부(410)는 주파수를 감지한다.
카운터부(620)는 펄스신호(PULSE)가 활성화되어 있는 동안에 입력되는 클럭(CLK)의 개수(클럭의 활성화 횟수)를 카운팅한다. 펄스신호(PULSE)는 일정한 펄스폭을 가지기에 클럭(CLK)의 주파수가 높으면 카운터부(620)의 카운팅값(A0~A5)은 커지고, 클럭(CLK)의 주파수가 낮으면 카운터부(620)의 카운팅값(A0~A5)은 작아진다.
제어부(630)는 카운터부(620)의 카운팅값(A0~A3)을 이용하여 프리 앰파시스 드라이버부(430)의 구동력을 조절하기 위한 하나 이상의 구동력 제어신호(EN0, EN1)를 생성한다. 도면에서는 구동력 제어신호(EN0, EN1)를 2개로 예시하였지만, 구동력 제어신호가 하나이더라도 구동력 제어신호의 논리값에 따라 프리 앰파시스 드라이버부(430)의 구동력을 크기 또는 작게 제어할 수 있기에 구동력 제어신호가 하나일 수도 있다. 물론, 2개보다 더 많은 개수의 구동력 제어신호를 이용할 수도 있다.
도면에서는 제어부(630)가 카운터부(620)의 카운팅값(A0~A5) 중 상위 4비트값(A0,A1,A2,A3)을 이용하여 구동력 제어신호(EN0, EN1)를 생성하는 것을 예시하였다. 이는, 6비트의 카운팅값(A0~A5) 중 상위 4비트(A0,A1,A2,A3)만을 이용하더라도 동작주파수의 범위를 알 수 있기 때문이다.
도 7은 도 6의 제어부(630)의 일실시예 구성도이다.
도 7에 도시된 바와 같이, 제어부(630)는 동작주파수에 따라서 주파수 범위신호(UHIGH, VHIGH, HIGH)를 생성하는 주파수 범위신호 발생부(710)와 주파수 범위신호(UHIGH, VHIGH, HIGH)에 응답하여 구동력 제어신호(EN0, EN1)를 생성하는 제어신호 발생부(720)를 포함하여 구성된다.
주파수 범위신호 발생부(710)는 인버터(711, 712, 714, 717, 719), 낸드게이트(703, 708), 노아게이트(705, 706)를 포함하여 구성된다. 그 동작을 보면 최상위 비트인 A0가 '하이'값을 가지면 UHIGH 신호가 활성화되고, 그 다음 상위비트인 A1가 '하이'값을 가지면 VHIGH 신호가 활성화된다. 그리고 A2,A3 중 하나가 '하이'값을 가지면 HIGH 신호가 활성화된다. 즉, 주파수가 가장 높을때는 UHIGH 신호가 활성화되고, 주파수가 그 다음으로 높을때는 VHIGH신호가 활성화되고, 주파수가 낮을때는 HIGH신호가 활성화된다.
제어신호 발생부(720)는 노아게이트(721, 722)와 인버터(723, 724)를 포함하여 구성된다. 그 동작을 보면, 제어신호 발생부(720)는 UHIGH 신호가 활성화되면 구동력 제어신호(EN0, EN1)를 모두 활성화시키고, VHIGH 신호가 활성화되면 구동력 제어신호(EN0)를 활성화시키고, HIGH 신호가 활성화되면 구동력 제어신호(EN1)를 활성화시킨다. 따라서 주파수가 높을수록 프리 앰파시스 드라이버부(430)의 구동력이 커지게 된다. 여기서는 프리 앰파시스 드라이버부(430) 내의 프리 앰파시스 드라이버(510)가 프리 앰파시스 드라이버(520)보다 구동력이 강한 것으로 가정하였다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
410: 주파수 감지부 420: 메인 드라이버부
430: 프리 앰파시스 드라이버부

Claims (8)

  1. 동작주파수를 감지하는 주파수 감지부;
    데이터를 출력노드로 구동하기 위한 메인 드라이버부; 및
    상기 출력노드를 프리 앰파시스 구동하며, 상기 주파수 감지부의 주파수 감지 결과에 따라서 프리 앰파시스 구동의 강도를 조절하는 프리 앰파시스 드라이버부
    를 포함하는 데이터 전송회로.
  2. 제 1항에 있어서,
    상기 주파수 감지부는
    펄스 신호를 생성하는 펄스 생성부;
    상기 펄스 신호가 활성화된 구간 동안에 입력되는 클럭을 카운팅하는 카운터부; 및
    상기 카운터부의 출력신호에 응답하여 상기 프리 앰파시스 드라이버부의 구동력을 조절하기 위한 하나 이상의 구동력 제어신호를 생성하는 제어부
    를 포함하는 데이터 전송회로.
  3. 제 1항에 있어서,
    상기 프리 앰파시스 드라이버부는
    둘 이상의 프리 앰파시스 드라이버를 포함하고,
    활성화되는 프리 앰파시스 드라이버의 개수는 상기 주파수 감지부의 주파수 감지결과에 따라 정해지는 것을 특징으로 하는 데이터 전송회로.
  4. 제 1항에 있어서,
    상기 프리 앰파시스 드라이버부는
    서로 다른 구동력을 가지는 둘 이상의 프리 앰파시스 드라이버를 포함하고,
    상기 둘 이상의 프리 앰파시스 드라이버 중 어느 프리 앰파시스 드라이버가 활성화될 것인지의 여부는 상기 주파수 감지부의 주파수 감지결과에 따라 정해지는 것을 특징으로 하는 데이터 전송회로.
  5. 제 1항에 있어서,
    상기 프리 앰파시스 드라이버부는
    서로 다른 구동력을 가지는 둘 이상의 프리 앰파시스 드라이버를 포함하고,
    상기 둘 이상의 프리앰파시스 드라이버 중 몇개의 드라이버가 활성화될지의 여부 및 상기 둘 이상의 프리앰파시스 드라이버 중 어느 드라이버가 활성화될지의 여부는 상기 주파수 감지부의 주파수 감지결과에 따라 정해지는 것을 특징으로 하는 데이터 전송회로.
  6. 제 1항에 있어서,
    상기 프리 앰파시스 드라이버부는
    상기 데이터의 천이 구간에 상기 출력노드를 구동하는 것을 특징으로 하는 데이터 전송회로.
  7. 시스템의 동작주파수를 감지하는 단계;
    데이터를 출력노드로 구동하는 단계; 및
    상기 감지하는 단계에서 감지된 동작주파수에 따라 구동의 강도를 조절하여, 상기 출력노드를 프리 앰파시스 구동하는 단계
    를 포함하는 데이터 전송방법.
  8. 제 7항에 있어서,
    상기 동작주파수를 감지하는 단계는
    펄스 신호를 생성하는 단계; 및
    상기 펄스 신호가 활성화된 구간 동안에 입력되는 클럭을 카운팅하는 단계
    를 포함하는 것을 특징으로 하는 데이터 전송방법.
KR1020100027233A 2010-03-26 2010-03-26 데이터 전송회로 및 데이터 전송방법 KR20110107995A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100027233A KR20110107995A (ko) 2010-03-26 2010-03-26 데이터 전송회로 및 데이터 전송방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100027233A KR20110107995A (ko) 2010-03-26 2010-03-26 데이터 전송회로 및 데이터 전송방법

Publications (1)

Publication Number Publication Date
KR20110107995A true KR20110107995A (ko) 2011-10-05

Family

ID=45219009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100027233A KR20110107995A (ko) 2010-03-26 2010-03-26 데이터 전송회로 및 데이터 전송방법

Country Status (1)

Country Link
KR (1) KR20110107995A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180049483A (ko) * 2016-11-02 2018-05-11 삼성전자주식회사 출력 버퍼 회로 및 그것을 포함하는 메모리 장치
CN111122971A (zh) * 2018-10-30 2020-05-08 爱思开海力士有限公司 频率检测电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180049483A (ko) * 2016-11-02 2018-05-11 삼성전자주식회사 출력 버퍼 회로 및 그것을 포함하는 메모리 장치
US9998121B2 (en) 2016-11-02 2018-06-12 Samsung Electronics Co., Ltd. Output buffer circuit and memory device including the same
CN111122971A (zh) * 2018-10-30 2020-05-08 爱思开海力士有限公司 频率检测电路
US11835557B2 (en) 2018-10-30 2023-12-05 SK Hynix Inc. Frequency detection circuit

Similar Documents

Publication Publication Date Title
US6924669B2 (en) Output buffer circuit and control method therefor
US7064989B2 (en) On-die termination control circuit and method of generating on-die termination control signal
JP5499808B2 (ja) 受信回路、受信回路の制御方法及び受信回路の試験方法
JP6866392B2 (ja) ３送信機多相システムに関するインテリジェント等化
US8604830B2 (en) Semiconductor device
US11031054B1 (en) Apparatuses and methods for pre-emphasis control
JP4808053B2 (ja) インターフェース回路およびその制御方法
KR100942972B1 (ko) 출력 드라이버
KR20140026180A (ko) 온 다이 터미네이션 회로
KR20110107995A (ko) 데이터 전송회로 및 데이터 전송방법
US8004314B2 (en) Semiconductor device
US8754688B2 (en) Signal output circuit and semiconductor device including the same
US7830166B2 (en) Pulse shift modulation for reducing cross-talk of single ended I/O interconnects
KR102021336B1 (ko) 반도체 장치 및 그 동작방법
US20150205341A1 (en) Bus energy consumption reduction apparatus and method
US11388032B1 (en) Apparatuses and methods for pre-emphasis control
JP6880663B2 (ja) データ通信システム及び半導体装置
US7440343B2 (en) Output driving device
KR101957814B1 (ko) 집적 회로 및 이의 동작 방법
KR100884608B1 (ko) 반도체메모리소자
KR102125569B1 (ko) 데이터 전송 회로
KR20070070989A (ko) 메모리 장치의 출력 드라이버
JP2004254312A (ja) オープンドレイン出力バッファ
KR100524947B1 (ko) 오픈 드레인 출력 버퍼
US9030228B1 (en) Intelligent current drive for bus lines