KR100884608B1 - 반도체메모리소자 - Google Patents

반도체메모리소자 Download PDF

Info

Publication number
KR100884608B1
KR100884608B1 KR1020070074512A KR20070074512A KR100884608B1 KR 100884608 B1 KR100884608 B1 KR 100884608B1 KR 1020070074512 A KR1020070074512 A KR 1020070074512A KR 20070074512 A KR20070074512 A KR 20070074512A KR 100884608 B1 KR100884608 B1 KR 100884608B1
Authority
KR
South Korea
Prior art keywords
signal
internal
input
bandwidth
outputting
Prior art date
Application number
KR1020070074512A
Other languages
English (en)
Other versions
KR20090011179A (ko
Inventor
이지은
양선석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070074512A priority Critical patent/KR100884608B1/ko
Publication of KR20090011179A publication Critical patent/KR20090011179A/ko
Application granted granted Critical
Publication of KR100884608B1 publication Critical patent/KR100884608B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)

Abstract

본 발명은 불필요한 전류소모를 줄일 수 있는 반도체메모리소자를 제공하기 위한 것으로, 이를 위한 본 발명으로 입력신호를 인가받아 내부입력신호로 출력하되, 내부구동신호가 제1 논리레벨을 갖는 구간에서는 상기 내부입력신호를 출력하지 않는 버퍼수단; 및 상기 내부구동신호의 레벨 천이시 내부입력신호를 인가받아 조절신호로 출력하기 위한 조절수단을 구비하는 반도체메모리소자를 제공한다.
터미네이션 저항, 리셋신호, 입력 제어, 밴드폭, 전류소모

Description

반도체메모리소자{SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 저전력 소모를 갖는 반도체메모리소자에 관한 것이다.
일반적으로, 반도체메모리소자는 동작스피드의 고속화가 요구됨에 따라 온-칩 터미네이션(On-Chip Termination) 또는 온-다이 터미네이션 이라고 불리우는 임피던스 매칭회로를 상기 집적회로 칩내의 패드 근방에 채용하게 된다. 통상적으로 온-다이 터미네이션 스킴에 있어서, 전송측에서는 출력회로에 의한 소오스 터미네이션(Source Termination)이 행해지고, 수신측에서는 상기 입력 패드에 연결된 수신회로에 대하여 병렬로 연결되어진 터미네이션 회로에 의해 병렬 터미네이션이 행해진다.
한편, 하나의 반도체메모리소자는 밴드폭신호의 설정을 통해 데이터 밴드폭 X16 또는 X32를 모두 지원할 수 있도록 설계된다. 따라서, 설정된 밴드폭에 따라 특정 데이터 핀을 통해 인가되는 데이터는 유효한 반면, 이외의 데이터 핀을 통해 인가되는 데이터는 유효하지 않게 된다. 따라서, 반도체메모리소자는 설정된 밴드폭에 따라 밴드폭신호를 생성하고, 이에 따라 데이터 핀을 통해 인가되는 선택적으로 데이터를 정렬한다.
따라서, 다음에서는 외부 신호를 인가받아 전술한 터미네이션 저항값을 조정하기 위한 블록 및 밴드폭을 조정하는 블록에 대해 살펴보도록 한다.
도 1은 종래기술에 따른 반도체메모리소자의 블록 구성도이다.
도 1을 참조하면, 종래기술에 따른 반도체메모리소자는 클럭인에이블신호(/CKE)를 입력받아 내부클럭인에이블신호(INT_CKE)와 터미네이션-클럭인에이블신호(CKE_ODT)로 출력하기 위한 클럭인에이블 버퍼부(10)와, 리셋신호(RST)를 인가받아 내부리셋신호(RES_OUT)로 출력하기 위한 리셋버퍼부(20)와, 내부리셋신호(RES_OUT)의 활성화 시 터미네이션-클럭인에이블신호(CKE_ODT)의 논리레벨에 따라 터미네이션 저항값을 조절하기 위한 저항값조절신호(CA_ODT)를 출력하기 위한 터미네이션 구동 제어부(30)와, 밴드폭조절커맨드(EDC1)를 입력받아 내부밴드폭조절신호(EDC1_X16)를 출력하기 위한 밴드폭 버퍼부(40)와, 내부리셋신호(RES_OUT)의 활성화 시 내부밴드폭조절신호(EDC1_X16)의 논리레벨에 따라 밴드폭신호(X16_X32B)를 출력하기 위한 밴드폭 제어부(50)를 구비한다.
다음에서는 종래기술에 따른 반도체메모리소자의 구동을 간략히 살펴보도록 한다.
먼저, 클럭인에이블 버퍼부(10)는 클럭인에이블신호(/CKE)를 입력받아 내부클럭인에이블신호(INT_CKE)와 터미네이션-클럭인에이블신호(CKE_ODT)로 출력한다. 또한, 밴드폭 버퍼부(40)는 밴드폭조절커맨드(EDC1)를 입력받아 내부밴드폭조절신호(EDC1_X16)를 출력한다. 또한, 리셋버퍼부(20)는 리셋신호(RST)를 인가받아 내부리셋신호(RES_OUT)로 출력한다.
이어, 터미네이션 구동 제어부(30)는 내부리셋신호(RES_OUT)의 라이징 에지에서 터미네이션-클럭인에이블신호(CKE_ODT)이 갖는 논리레벨에 따라 터미네이션 저항값을 조절하기 위한 저항값조절신호(CA_ODT)를 출력한다.
또한, 밴드폭 제어부(50)는 내부리셋신호(RES_OUT)의 라이징 에지에서 내부밴드폭조절신호(EDC1_X16)가 갖는 논리레벨에 따라 밴드폭신호(X16_X32B)를 출력한다.
이후, 내부리셋신호(RES_OUT)이 논리레벨 'H'를 유지하는 동안, 저항값조절신호(CA_ODT)와 밴드폭신호(X16_X32B) 역시 설정된 값을 유지한다.
참고적으로, 리셋신호(RST)는 반도체메모리소자의 리셋 구동 시 활성화되는 신호로서, 논리레벨 'L'에서 'H'로 천이하는 신호이다. 그리고 소자의 노말 구동 시에는 논리레벨 'H'를 지속적으로 유지하며, 소자가 다시 리셋 구동될 때 비로서 논리레벨 'L'를 갖는다.
또한, 밴드폭신호(X16_X32B)가 논리레벨 'H'를 가지면 반도체메모리소자는 16개의 데이터 핀을 통해 데이터를 입출력하며, 밴드폭신호(X16_X32B)가 논리레벨 'L'를 가지면 32개의 데이터 핀을 통해 데이터를 입출력한다.
한편, 전술한 종래기술을 사용하는 경우, 내부리셋신호(RES_OUT)가 논리레벨 'H'를 유지하는 동안에도, 터미네이션-클럭인에이블신호(CKE_ODT) 또는 밴드폭조절 커맨드(EDC1)의 논리레벨이 변경됨에 따라 터미네이션 구동 제어부(30) 또는 밴드폭 버퍼부(40) 내에 불필요한 구동이 발생된다. 다시 언급하면, 터미네이션 구동 제어부(30) 또는 밴드폭 버퍼부(40)는 리셋신호(RST)가 논리레벨 L에서 H로 천이하는 경우에만, 터미네이션-클럭인에이블신호(CKE_ODT) 또는 내부밴드폭조절신호(EDC1_X16)를 인가받고, 이에 대응되는 저항값조절신호(CA_ODT)와 밴드폭신호(X16_X32B)를 생성한다. 따라서, 리셋신호(RST)가 논리레벨 H를 유지하는 동안 클럭인에이블신호(/CKE) 또는 밴드폭조절커맨드(EDC1)가 인가되어 터미네이션-클럭인에이블신호(CKE_ODT) 또는 내부밴드폭조절신호(EDC1_X16)가 변경되면 터미네이션 구동 제어부(30) 또는 밴드폭 버퍼부(40)가 구동되긴 하나, 저항값조절신호(CA_ODT)와 밴드폭신호(X16_X32B)의 값이 변경되진 않는다. 즉, 리셋신호(RST)가 논리레벨 H를 갖는 동안에 터미네이션 구동 제어부(30) 또는 밴드폭 버퍼부(40) 내에서 발생하는 구동은 불필요한 것이다. 이와 같은, 불필요한 구동은 불필요한 전류소모를 발생시킨다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 불필요한 전류소모를 줄일 수 있는 반도체메모리소자를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 반도체메모리소자는 입력신호를 인가받아 내부입력신호로 출력하되, 내부구동신호가 제1 논리레벨을 갖는 구간에서는 상기 내부입력신호를 출력하지 않는 버퍼수단; 및 상기 내부구동신호의 레벨 천이시 내부입력신호를 인가받아 조절신호로 출력하기 위한 조절수단을 구비한다.
전술한 본 발명은 리셋신호의 논리레벨에 따라 클럭인에이블신호와 밴드폭조절커맨드의 인가를 제어하므로써, 종래 발생하던 불필요한 구동을 제거하여 전력소모를 줄인다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일 실시 예에 따른 반도체메모리소자의 블록 구성도이다.
도 2를 참조하면, 본 발명에 따른 반도체메모리소자는 리셋신호(RST)를 인가받아 내부리셋신호(RES_OUT)로 출력하기 위한 리셋버퍼부(200)와, 내부리셋신호(RES_OUT)를 인가받아 제어신호(CTRL_IN)를 생성하기 위한 입력제어부(600)와, 제어신호(CTRL_IN)에 응답하여 클럭인에이블신호(/CKE)를 인가받고 이를 내부클럭인에이블신호(INT_CKE)와 터미네이션-클럭인에이블신호(CKE_ODT)로 출력하기 위한 클럭인에이블 버퍼부(100)와, 내부리셋신호(RES_OUT)의 활성화 시 터미네이션-클럭인에이블신호(CKE_ODT)의 논리레벨에 따라 터미네이션 저항값을 조절하기 위한 저항값조절신호(CA_ODT)를 출력하기 위한 터미네이션 구동 제어부(300)와, 제어신호(CTRL_IN)에 응답하여 밴드폭조절커맨드(EDC1)를 입력받아 내부밴드폭조절신호(EDC1_X16)를 출력하기 위한 밴드폭 버퍼부(400)와, 내부리셋신호(RES_OUT)의 활성화 시 내부밴드폭조절신호(EDC1_X16)의 논리레벨에 따라 밴드폭신호(X16_X32B)를 출력하기 위한 밴드폭 제어부(500)를 구비한다.
참고적으로, 입력제어부(600)는 리셋신호(RST)를 지연 및 반전하여 출력하기 위한 반전 지연부를 포함한다.
이와 같이, 본 발명에 따른 반도체메모리소자는 입력제어부(600)를 더 포함하여, 내부리셋신호(RES_OUT)의 논리레벨에 따라 리셋버퍼부(200)와 클럭인에이블 버퍼부(100)가 신호를 입력받는 것을 제한한다. 따라서, 종래 리셋버퍼부(200)와 클럭인에이블 버퍼부(100)가 내부리셋신호(RES_OUT)의 논리레벨과 관계없이 갖던 불필요한 구동을 제거할 수 있어, 전력소모를 줄인다.
한편, 다음에서는 내부 블록의 회로도를 살펴보도록 한다.
도 3은 도 2의 클럭인에이블 버퍼부(100)의 내부 회로도이다.
도 3을 참조하면, 클럭인에이블 버퍼부(100)는 클럭인에이블신호(/CKE)를 반전하기 위한 인버터(I1)와, 제어신호(CTRL_IN)와 인버터(I1)의 출력신호를 입력으로 가져 터미네이션-클럭인에이블신호(CKE_ODT)를 출력하기 위한 낸드게이트(ND1)를 포함한다.
구동을 간략히 살펴보면, 클럭인에이블 버퍼부(100)는 제어신호(CTRL_IN)가 논리레벨 'H'로 활성화되면, 클럭인에이블신호(/CKE)를 지연시켜 터미네이션-클럭인에이블신호(CKE_ODT)로 출력한다. 또한, 제어신호(CTRL_IN)가 논리레벨 'L'로 활성화되면, 클럭인에이블신호(/CKE)의 논리레벨과 관계없이 터미네이션-클럭인에이블신호(CKE_ODT)를 논리레벨 'H'로 유지한다.
즉, 클럭인에이블 버퍼부(100)는 제어신호(CTRL_IN)의 비 활성화 시 터미네이션-클럭인에이블신호(CKE_ODT)의 논리레벨이 변경하지 않는다.
도 4는 도 2의 밴드폭 버퍼부(400)의 내부 회로도이다.
도 4를 참조하면, 밴드폭 버퍼부(400)는 밴드폭조절커맨드(EDC1)과 제어신호(CTRL_IN)를 입력으로 가져 내부밴드폭조절신호(EDC1_X16)를 출력하기 위한 낸드게이트(ND2)를 포함한다.
밴드폭 버퍼부(400)는 제어신호(CTRL_IN)가 논리레벨 'H'로 활성화된 경우에는, 밴드폭조절커맨드(EDC1)를 반전하여 내부밴드폭조절신호(EDC1_X16)으로 출력한다. 그리고 제어신호(CTRL_IN)가 논리레벨 'L'로 비활성화된 경우에는 밴드폭조절커맨드(EDC1)의 논리레벨과 관계없이, 내부밴드폭조절신호(EDC1_X16)를 논리레벨 'H'로 유지한다.
즉, 제어신호(CTRL_IN)가 비활성화되면, 밴드폭 버퍼부(400)가 구동되지 않아 버퍼의 구동에 따른 전류소모를 줄일 수 있다.
도 5는 도 2 내지 도 4에 도시된 본 발명에 따른 반도체메모리소자의 동작 파형도로서, 이를 참조하여 구동을 살펴보도록 한다.
도 5를 참조하면, 먼저, 리셋버퍼부(200)는 리셋신호(RST)를 인가받아 내부리셋신호(RES_OUT)로 출력한다. 이때, 리셋신호(RST)는 논리레벨 L에서 H로 천이하므로, 내부리셋신호(RES_OUT)도 천이하는 것으로 가정한다.
이어, 입력제어부(600)는 내부리셋신호(RES_OUT)를 지연 및 반전하여 제어신호(CTRL_IN)로 출력한다. 따라서, 제어신호(CTRL_IN)는 내부리셋신호(RES_OUT) 보다 소정의 지연 이후, 논리레벨 'H'에서 논리레벨 'L'로 천이한다.
이어, 클럭인에이블 버퍼부(100)는 제어신호(CTRL_IN)의 논리레벨 'H'에 응답하여 클럭인에이블신호(/CKE)를 입력받아 내부클럭인에이블신호(INT_CKE)와 터미네이션-클럭인에이블신호(CKE_ODT)로 출력한다. 또한, 밴드폭 버퍼부(400) 역시 제어신호(CTRL_IN)의 논리레벨 'H'에 응답하여 밴드폭조절커맨드(EDC1)를 입력받아 내부밴드폭조절신호(EDC1_X16)를 출력한다.
이어, 터미네이션 구동 제어부(300)는 내부리셋신호(RES_OUT)의 라이징 에지에서 터미네이션-클럭인에이블신호(CKE_ODT)이 갖는 논리레벨에 따라 터미네이션 저항값을 조절하기 위한 저항값조절신호(CA_ODT)를 출력한다. 또한, 밴드폭 제어부(500)는 내부리셋신호(RES_OUT)의 라이징 에지에서 내부밴드폭조절신호(EDC1_X16)가 갖는 논리레벨에 따라 밴드폭신호(X16_X32B)를 출력한다.
이후, 내부리셋신호(RES_OUT)이 논리레벨 'H'를 유지하는 'A' 구간 동안, 클럭인에이블신호(/CKE)가 펄스 형태로 활성화된다.
그러나, 제어신호(CTRL_IN)가 논리레벨 'L'로 비활성화되어 있으므로, 클럭인에이블 버퍼부(100)는 클럭인에이블신호(/CKE)를 터미네이션-클럭인에이블신호(CKE_ODT)로 출력하지 않는다. 도면에 도시된 바와 같이, 터미네이션-클럭인에이블신호(CKE_ODT)는 논리레벨 'H'를 유지한다.
도면에는 도시되지 않았으나, A구간 동안에 밴드폭조절커맨드(EDC1)가 인가되어도, 밴드폭 버퍼부(400)가 내부밴드폭조절신호(EDC1_X16)의 레벨을 변경하지 않는다.
그러므로, 전술한 본 발명에 따른 반도체메모리소자는 입력제어부(600)를 더 포함하여, 리셋신호(RST)의 논리레벨 H 동안에는 터미네이션 구동 제어부(300)와 밴드폭 제어부(500)에 인가되는 해당 입력신호의 레벨이 변동되지 않도록 한다. 다시 언급하면, 리셋신호가 논리레벨 H를 유지하는 경우, 해당 입력신호의 레벨이 변경되어도 저항값조절신호(CA_ODT) 또는 밴드폭신호(X16_X32B)의 논리레벨이 바뀌지 않는다. 따라서, 리셋신호가 논리레벨 H를 갖는 동안에는 해당 입력신호의 레벨이 변경되어도, 저항값조절신호(CA_ODT) 또는 밴드폭신호(X16_X32B)를 생성하기 위한 블록에 이를 인가하지 않아 불필요한 구동이 수행되지 않도록 한다.
종래 발생하던 불필요한 구동을 방지하므로, 본 발명은 전력 소모를 줄일 수 있다.
한편, 전술한 본 발명에서는 리셋신호가 특정 레벨을 갖는 경우에 신호의 레벨 변경을 방지하는 경우를 예시하였으나, 이는 하나의 실시 예로서 신호의 종류에 의해 본 발명의 사상은 제한받지 않는다. 즉, 특정 구동신호의 레벨에 따라 입력신호를 인가받아 조절신호를 생성하는 경우에, 구동신호의 레벨에 따라 입력신호의 입력을 제한하는 본 발명이 적용 가능하다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 종래기술에 따른 반도체메모리소자의 블록 구성도.
도 2는 본 발명의 일 실시 예에 따른 반도체메모리소자의 블록 구성도.
도 3은 도 2의 클럭인에이블 버퍼부의 내부 회로도.
도 4는 도 2의 밴드폭 버퍼부의 내부 회로도.
도 5는 도 2 내지 도 4에 도시된 본 발명에 따른 반도체메모리소자의 동작 파형도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 클럭인에이블 버퍼부
400 : 밴드폭 버퍼부
600 : 입력 제어부

Claims (11)

  1. 삭제
  2. 입력신호를 인가받아 내부입력신호로 출력하되, 내부구동신호가 제1 논리레벨을 갖는 구간에서는 상기 내부입력신호를 출력하지 않는 버퍼수단; 및
    상기 내부구동신호의 레벨 천이시 상기 내부입력신호를 인가받아 터미네이션 저항값을 조절하기 위한 터미네이션저항조절신호로 출력하기 위한 조절수단
    을 구비하는 반도체메모리소자.
  3. 제2항에 있어서,
    상기 내부구동신호를 인가받아 제어신호를 생성하기 위한 입력제어수단과,
    리셋신호를 인가받아 상기 내부구동신호로 출력하기 위한 리셋버퍼수단을 더 포함하는 것을 특징으로 하는 반도체메모리소자.
  4. 제3항에 있어서,
    상기 입력제어수단은,
    상기 리셋신호를 지연 및 반전하여 출력하기 위한 반전 지연부를 포함하는 것을 특징으로 하는 반도체메모리소자.
  5. 제4항에 있어서,
    상기 버퍼수단은,
    상기 입력신호를 반전하기 위한 인버터와,
    상기 제어신호와 상기 인버터의 출력신호를 입력으로 가져 상기 내부입력신호로 출력하기 위한 낸드게이트를 포함하는 것을 특징으로 하는 반도체메모리소자.
  6. 제5항에 있어서,
    상기 입력신호는 클럭의 인에이블 여부를 알리는 클럭인에이블신호인 것을 특징으로 하는 반도체메모리소자.
  7. 입력신호를 인가받아 내부입력신호로 출력하되, 내부구동신호가 제1 논리레벨을 갖는 구간에서는 상기 내부입력신호를 출력하지 않는 버퍼수단; 및
    상기 내부구동신호의 레벨 천이시 상기 내부입력신호를 인가받아 입출력 데이터 비트 수를 조절하기 위한 밴드폭신호로 출력하기 위한 조절수단
    을 구비하는 반도체메모리소자.
  8. 제7항에 있어서,
    리셋신호를 인가받아 상기 내부구동신호로 출력하기 위한 리셋버퍼수단과,
    상기 내부구동신호를 인가받아 제어신호를 생성하기 위한 입력제어수단을 더 포함하는 것을 특징으로 하는 반도체메모리소자.
  9. 제8항에 있어서,
    상기 입력제어수단은,
    상기 리셋신호를 지연 및 반전하여 출력하기 위한 반전 지연부를 포함하는 것을 특징으로 하는 반도체메모리소자.
  10. 제9항에 있어서,
    상기 버퍼수단은,
    상기 입력신호와, 상기 제어신호를 입력으로 가져 상기 내부입력신호로 출력하기 위한 낸드게이트를 포함하는 것을 특징으로 하는 반도체메모리소자.
  11. 제10항에 있어서,
    상기 입력신호는 상기 데이터의 밴드폭을 설정하기 위한 밴드폭조절커맨드인 것을 특징으로 하는 반도체메모리소자.
KR1020070074512A 2007-07-25 2007-07-25 반도체메모리소자 KR100884608B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070074512A KR100884608B1 (ko) 2007-07-25 2007-07-25 반도체메모리소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070074512A KR100884608B1 (ko) 2007-07-25 2007-07-25 반도체메모리소자

Publications (2)

Publication Number Publication Date
KR20090011179A KR20090011179A (ko) 2009-02-02
KR100884608B1 true KR100884608B1 (ko) 2009-02-19

Family

ID=40682362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070074512A KR100884608B1 (ko) 2007-07-25 2007-07-25 반도체메모리소자

Country Status (1)

Country Link
KR (1) KR100884608B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060058841A (ko) * 2004-11-26 2006-06-01 삼성전자주식회사 출력 신호의 소정 구간에서 슬루율을 조절하는 출력드라이버

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060058841A (ko) * 2004-11-26 2006-06-01 삼성전자주식회사 출력 신호의 소정 구간에서 슬루율을 조절하는 출력드라이버

Also Published As

Publication number Publication date
KR20090011179A (ko) 2009-02-02

Similar Documents

Publication Publication Date Title
US7064989B2 (en) On-die termination control circuit and method of generating on-die termination control signal
KR100605590B1 (ko) 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
KR20140135371A (ko) 반도체 장치
JP5499808B2 (ja) 受信回路、受信回路の制御方法及び受信回路の試験方法
KR101679036B1 (ko) Ｏｄｔ 레이턴시 클럭 제어회로 및 제어방법
JP2009252322A (ja) 半導体メモリ装置
US7663397B2 (en) Semiconductor device including on-die termination control circuit having pipe line varying with frequency range
US7173878B2 (en) Apparatus for driving output signals from DLL circuit
KR100927401B1 (ko) 온 다이 터미네이션 제어회로 및 제어방법
KR100930414B1 (ko) 데이터 출력 장치
JP3953041B2 (ja) 出力バッファ回路および半導体集積回路
US8754688B2 (en) Signal output circuit and semiconductor device including the same
KR20110002304A (ko) 반도체 장치
KR100884608B1 (ko) 반도체메모리소자
KR100924356B1 (ko) 커맨드 디코더 및 커맨드 신호 생성회로
KR101632711B1 (ko) 반도체 메모리 장치
KR100925389B1 (ko) 반도체 집적회로의 데이터 출력 장치 및 방법
KR100951658B1 (ko) 신호 라인 제어 회로 및 그의 제어 방법
KR20110107995A (ko) 데이터 전송회로 및 데이터 전송방법
KR20110035749A (ko) 반도체 메모리 장치
KR100892675B1 (ko) 반도체 메모리 장치
KR101017759B1 (ko) 클럭 펄스 제어 장치
KR100670656B1 (ko) 반도체 메모리 장치
KR100558031B1 (ko) 어드레스 신호의 처리를 테스팅할 수 있는 반도체 메모리장치
KR100907933B1 (ko) 데이터 출력 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee