KR20140026180A - 온 다이 터미네이션 회로 - Google Patents

온 다이 터미네이션 회로 Download PDF

Info

Publication number
KR20140026180A
KR20140026180A KR1020120093241A KR20120093241A KR20140026180A KR 20140026180 A KR20140026180 A KR 20140026180A KR 1020120093241 A KR1020120093241 A KR 1020120093241A KR 20120093241 A KR20120093241 A KR 20120093241A KR 20140026180 A KR20140026180 A KR 20140026180A
Authority
KR
South Korea
Prior art keywords
signal
response
impedance
operation control
termination
Prior art date
Application number
KR1020120093241A
Other languages
English (en)
Inventor
정종호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120093241A priority Critical patent/KR20140026180A/ko
Priority to US13/720,802 priority patent/US20140055162A1/en
Publication of KR20140026180A publication Critical patent/KR20140026180A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)

Abstract

리드 동작의 성능을 향상시킬 수 있도록 한 온 다이 터미네이션 회로에 관한 것으로서, 동작 제어 신호에 응답하여 임피던스 조정 신호를 생성하도록 구성된 임피던스 조정부; 상기 임피던스 조정 신호에 응답하여 조정된 임피던스로 패드에 대한 터미네이션 기능을 수행하도록 구성된 구동부; 및 상기 동작 제어 신호에 응답하여 상기 구동부의 터미네이션 기능을 비 활성화시키도록 구성된 터미네이션 제어부를 포함한다.

Description

온 다이 터미네이션 회로{ON DIE TERMINATION CIRCUIT}
본 발명은 반도체 장치에 관한 것으로서, 특히 온 다이 터미네이션 회로에 관한 것이다.
반도체 장치는 종단 예를 들어, 입출력 패드의 임피던스를 원하는 값으로 매칭(Matching) 시키는 터미네이션 동작을 수행하기 위한 온 다이 터미네이션 회로를 포함할 수 있다.
본 발명의 실시예는 리드 동작의 성능을 향상시킬 수 있도록 한 온 다이 터미네이션 회로를 제공한다.
본 발명의 실시예는 동작 제어 신호에 응답하여 임피던스 조정 신호를 생성하도록 구성된 임피던스 조정부; 상기 임피던스 조정 신호에 응답하여 조정된 임피던스로 패드에 대한 터미네이션 기능을 수행하도록 구성된 구동부; 및 상기 동작 제어 신호에 응답하여 상기 구동부의 터미네이션 기능을 비 활성화시키도록 구성된 터미네이션 제어부를 포함할 수 있다.
본 발명의 실시예는 동작 제어 신호에 응답하여 임피던스 조정 신호를 생성하도록 구성된 임피던스 조정부; 상기 임피던스 조정 신호에 응답하여 조정된 임피던스로 제 1 패드(DQ) 및 제 2 패드(DQS)에 대한 터미네이션 기능을 수행하도록 구성된 구동부; 및 상기 동작 제어 신호에 응답하여 상기 구동부의 터미네이션 기능을 비 활성화시키도록 구성된 터미네이션 제어부를 포함할 수 있다.
본 발명의 실시예는 터미네이션 기능 제어를 통해 리드 동작의 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 온 다이 터미네이션 회로(1)의 구성을 나타낸 블록도,
도 2는 도 1에 따른 터미네이션 동작을 보여주는 타이밍도,
도 3은 본 발명의 다른 실시예에 따른 터미네이션 디스에이블 구간을 설명하기 위한 타이밍도,
도 4는 본 발명의 다른 실시예에 따른 온 다이 터미네이션 회로(100)의 구성을 나타낸 블록도,
도 5는 도 4의 터미네이션 비활성화 제어부(110)의 구성을 나타낸 회로도,
도 6은 도 4의 구동부(300)의 회로도,
도 7은 도 4에 따른 터미네이션 동작을 보여주는 타이밍도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 온 다이 터미네이션 회로(1)는 타이밍 조정부(10), 임피던스 조정부(20), 출력부(50), 제 1 구동부(30) 및 제 2 구동부(40)를 포함한다.
타이밍 조정부(10)는 제 1 명령(CMD)과 제 2 명령(ODT)에 응답하여 즉, 제 1 명령(CMD)과 제 2 명령(ODT)의 타이밍을 조정하여 복수의 동작 제어신호(READO, DODTL, ODTL) 및 인에이블 신호(DQEN, DQSEN)를 생성하도록 구성된다.
제 1 명령(CMD)은 /RAS, /CAS, /WE의 조합으로서 리드 명령(RD) 또는 라이트 명령(WT)을 포함한다.
제 2 명령(ODT)은 온 다이 터미네이션 명령이 될 수 있다.
타이밍 조정부(10)는 디코더(DEC)(11) 및 타이밍 제어 블록들(CMD CTRL, ODT CTRL, LATENCY CTRL)(12, 13, 14)을 포함한다.
디코더(11)는 제 1 명령(CMD)을 디코딩하여 리드 명령(READ)과 라이트 명령(WRITE)을 생성한다.
타이밍 제어 블록(CMD CTRL)(12)은 리드 명령(RD)과 라이트 명령(WT)을 정해진 시간 규격에 맞도록 지연시켜 지연 신호(READD, WRITED)를 생성한다.
타이밍 제어 블록(ODT CTRL)(13)은 제 2 명령(ODT)을 정해진 시간 규격에 맞도록 지연시켜 지연 신호(ODTD)를 생성한다.
타이밍 제어 블록(LATENCY CTRL)(14)은 지연 신호들(READD, WRITED, ODTD)을 클럭 신호를 기준으로 정해진 시간 규격만큼 시프트시켜 복수의 동작 제어신호(READO, DODTL, ODTL 및 인에이블 신호(DQEN, DQSEN)를 생성한다.
READO는 리드 명령과 관련된 동작 제어신호, DODTL은 다이나믹 온 다이 터미네이션 명령과 관련된 동작 제어신호이고, ODTL은 온 다이 터미네이션 명령과 관련된 동작 제어신호이다.
DODTL은 라이트 동작 시에 온 다이 터미네이션이 이루어지도록 하기 위한 동작 제어신호이다.
인에이블 신호(DQEN)는 데이터(DATA)의 출력 제어와 관련된 신호이다.
인에이블 신호(DQEN, DQSEN)는 클럭 신호(DQSCLK)의 출력 제어와 관련된 신호이다.
임피던스 조정부(20)는 동작 제어신호들(READO, DODTL, ODTL)에 응답하여 임피던스 설정 값들(RON, RTT_WR, RTT_NOM, RTT_PARK)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성하도록 구성된다.
임피던스 조정부(20)는 동작 제어신호들(READO, DODTL, ODTL) 중에서 어느 하나도 활성화되지 않은 경우, 임피던스 설정 값(RTT_PARK)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성한다.
임피던스 조정부(20)는 동작 제어신호들(READO, DODTL, ODTL) 중에서 ODTL이 활성화되면 임피던스 설정 값(RTT_NOM)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성한다.
임피던스 조정부(20)는 동작 제어신호들(READO, DODTL, ODTL) 중에서 DODTL이 활성화되면 임피던스 설정 값(RTT_WR)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성한다.
임피던스 조정부(20)는 동작 제어신호들(READO, DODTL, ODTL) 중에서 READO가 활성화되면 임피던스 설정 값(RON)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성한다.
출력부(50)는 데이터(DATA)와 클럭 신호(DQSCLK)를 각각의 인에이블 신호(DQEN, DQSEN)에 응답하여 출력하도록 구성된다.
출력부(50)는 인에이블 신호(DQEN)가 활성화되면 데이터(DATA)를 출력한다.
출력부(50)는 인에이블 신호(DQSEN)가 활성화되면 클럭 신호(DQSCLK)를 출력한다.
제 1 구동부(DRV_DQ)(30)는 출력부(50)의 출력 신호(DATA_DQ)와 임피던스 조정 신호(OCDT<0:2>)에 응답하여 조정된 임피던스로 패드(DQ)를 구동하거나 터미네이션시킨다.
제 2 구동부(DRV_DQS)(40)는 출력부(50)의 출력 신호(DATA_DQS)와 임피던스 조정 신호(OCDT<0:2>)에 응답하여 조정된 임피던스로 패드(DQS)를 구동하거나 터미네이션시킨다.
도 2를 참조하여, 본 발명의 실시예에 따른 온 다이 터미네이션 회로(1)의 터미네이션 동작을 설명하면 다음과 같다.
임피던스 조정부(20)는 동작 제어신호들(READO, DODTL, ODTL) 중에서 어느 하나도 활성화되지 않은 경우, 임피던스 설정 값(RTT_PARK)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성한다.
따라서 패드(DQ/DQS)가 임피던스 설정 값(RTT_PARK)으로 터미네이션된다.
온 다이 터미네이션 명령(ODT)이 입력되고, 정해진 타이밍 이후에 동작 제어신호(ODTL)가 활성화된다.
동작 제어신호(ODTL)가 활성화됨에 따라 임피던스 조정부(20)가 임피던스 설정 값(RTT_NOM)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성한다.
따라서 패드(DQ/DQS)가 임피던스 설정 값(RTT_NOM)으로 터미네이션된다.
온 다이 터미네이션 명령(ODT)의 활성화 구간 내에 라이트 명령(WT)이 입력되면, 정해진 타이밍 이후에 동작 제어신호(DODTL)가 활성화된다.
동작 제어신호(DODTL)가 활성화됨에 따라 임피던스 조정부(20)가 임피던스 설정 값(RTT_WR)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성한다.
따라서 패드(DQ/DQS)가 임피던스 설정 값(RTT_WR)으로 터미네이션된다.
한편, 리드 명령(RD)이 입력되면, 정해진 타이밍 이후에 동작 제어신호(READO)가 활성화된다.
동작 제어신호(READO)가 활성화됨에 따라 임피던스 조정부(20)가 임피던스 설정 값(RON)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성한다.
따라서 패드(DQ/DQS)의 임피던스가 임피던스 설정 값(RON)으로 설정된 상태에서 데이터 출력이 이루어진다.
본 발명의 다른 실시예는 도 3과 같이, 리드 명령(RD)이 입력된 이후 정해진 규격 시간 이후 실질적으로 리드 동작 즉, 데이터 출력이 이루어지는 구간에 터미네이션 디스에이블 구간을 갖도록 함으로써 리드 동작 성능을 향상시키도록 한 것이다.
도 3을 참조하면, 리드 명령(RD)에 따른 리드 동작이 이루어지는 구간을 제외하고는 정해진 임피던스(RTT_PARK or NOM or WR)로 터미네이션 된다.
한편, 리드 동작이 이루어지는 구간에는 온 다이 터미네이션 기능이 비 활성화(ODT OFF)되도록 한 것이다.
도 4에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 온 다이 터미네이션 회로(100)는 타이밍 조정부(10), 임피던스 조정부(20), 터미네이션 제어부(11), 제 1 구동부(300) 및 제 2 구동부(400)를 포함한다.
타이밍 조정부(10)는 제 1 명령(CMD)과 제 2 명령(ODT)에 응답하여 즉, 제 1 명령(CMD)과 제 2 명령(ODT)의 타이밍을 조정하여 복수의 동작 제어신호(READO, DODTL, ODTL), 및 인에이블 신호(DQEN, DQSEN)를 생성하도록 구성된다.
제 1 명령(CMD)은 /RAS, /CAS, /WE의 조합으로서 리드 명령(RD) 또는 라이트 명령(WT)을 포함한다.
제 2 명령(ODT)은 온 다이 터미네이션 명령이 될 수 있다.
타이밍 조정부(10)는 디코더(DEC)(11) 및 타이밍 제어 블록들(CMD CTRL, ODT CTRL, LATENCY CTRL)(12, 13, 14)을 포함한다.
디코더(11)는 제 1 명령(CMD)을 디코딩하여 리드 명령(READ)과 라이트 명령(WRITE)을 생성한다.
타이밍 제어 블록(CMD CTRL)(12)은 리드 명령(RD)과 라이트 명령(WT)을 정해진 시간 규격에 맞도록 지연시켜 지연 신호(READD, WRITED)를 생성한다.
타이밍 제어 블록(ODT CTRL)(13)은 제 2 명령(ODT)을 정해진 시간 규격에 맞도록 지연시켜 지연 신호(ODTD)를 생성한다.
타이밍 제어 블록(LATENCY CTRL)(14)은 지연 신호들(READD, WRITED, ODTD)을 클럭 신호를 기준으로 정해진 시간 규격만큼 시프트시켜 복수의 동작 제어신호(READO, DODTL, ODTL) 및 인에이블 신호(DQEN, DQSEN)를 생성한다.
READO는 리드 명령과 관련된 동작 제어신호, DODTL은 다이나믹 온 다이 터미네이션 명령과 관련된 동작 제어신호이고, ODTL은 온 다이 터미네이션 명령과 관련된 동작 제어신호이다.
DODTL은 라이트 동작 시에 온 다이 터미네이션이 이루어지도록 하기 위한 동작 제어신호이다.
임피던스 조정부(20)는 동작 제어신호들(READO, DODTL, ODTL)에 응답하여 임피던스 설정 값들(RON, RTT_WR, RTT_NOM, RTT_PARK)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성하도록 구성된다.
임피던스 조정부(20)는 동작 제어신호들(READO, DODTL, ODTL) 중에서 어느 하나도 활성화되지 않은 경우, 임피던스 설정 값(RTT_PARK)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성한다.
임피던스 조정부(20)는 동작 제어신호들(READO, DODTL, ODTL) 중에서 ODTL이 활성화되면 임피던스 설정 값(RTT_NOM)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성한다.
임피던스 조정부(20)는 동작 제어신호들(READO, DODTL, ODTL) 중에서 DODTL이 활성화되면 임피던스 설정 값(RTT_WR)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성한다.
임피던스 조정부(20)는 동작 제어신호들(READO, DODTL, ODTL) 중에서 READO가 활성화되면 임피던스 설정 값(RON)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성한다.
제 1 구동부(DRV_DQ)(300)는 임피던스 조정 신호(OCDT<0:2>)에 응답하여 임피던스가 조정되고, 제 1 구동 신호(DATA_DQPU, DATA_DQPD)의 활성화에 응답하여 패드(DQ)에 대한 터미네이션 기능을 수행하도록 구성된다.
제 2 구동부(DRV_DQS)(400)는 임피던스 조정 신호(OCDT<0:2>)에 응답하여 임피던스가 조정되고, 제 2 구동 신호(DATA_DQSPU, DATA_DQSPD)의 활성화에 응답하여 패드(DQS)에 대한 터미네이션 기능을 수행하도록 구성된다.
터미네이션 제어부(110)는 리드 동작을 인식하여 제 1 구동부(300) 및 제 2 구동부(400)의 온 다이 터미네이션 기능을 비 활성화시키도록 구성된다.
터미네이션 제어부(110)는 데이터(DATA), 클럭 신호(DQSCLK), 인에이블 신호(DQEN, DQSEN) 및 동작 제어신호(READO)에 응답하여 제 1 구동 신호(DATA_DQPU, DATA_DQPD) 및 제 2 구동 신호(DATA_DQSPU, DATA_DQSPD)를 생성하도록 구성된다.
도 5에 도시된 바와 같이, 터미네이션 제어부(110)는 제 1 제어부(120) 및 제 2 제어부(130)를 포함한다.
제 1 제어부(120)는 데이터(DATA), 인에이블 신호(DQEN) 및 동작 제어신호(READO)에 응답하여 제 1 구동 신호(DATA_DQPU, DATA_DQPD)를 생성하도록 구성된다.
제 1 제어부(120)는 데이터(DATA)와 반전된 동작 제어신호(READO)를 논리합하여 제 1 구동 신호(DATA_DQPU)를 생성하도록 구성된다.
제 1 제어부(120)는 동작 제어신호(READO)가 활성화되면 데이터(DATA)를 제 1 구동 신호(DATA_DQPU)로서 출력하고, 동작 제어신호(READO)가 비 활성화되면 데이터(DATA)의 레벨과 상관없이 제 1 구동 신호(DATA_DQPU)를 하이 레벨로 출력한다.
제 1 제어부(120)는 데이터(DATA)와 반전된 인에이블 신호(DQEN)를 논리합하여 제 1 구동 신호(DATA_DQPD)를 생성하도록 구성된다.
제 1 제어부(120)는 인에이블 신호(DQEN)가 활성화되면 데이터(DATA)를 제 1 구동 신호(DATA_DQPD)로서 출력하고, 인에이블 신호(DQEN)가 비 활성화되면 데이터(DATA)의 레벨과 상관없이 제 1 구동 신호(DATA_DQPD)를 하이 레벨로 출력한다.
제 1 제어부(120)는 복수의 인버터(121, 123, 124, 126) 및 복수의 노아 게이트(122, 125)로 구성할 수 있다.
제 2 제어부(130)는 클럭 신호(DQSCLK), 인에이블 신호(DQSEN) 및 동작 제어신호(READO)에 응답하여 제 2 구동 신호(DATA_DQSPU, DATA_DQSPD)를 생성하도록 구성된다.
제 2 제어부(130)는 클럭 신호(DQSCLK)와 반전된 동작 제어신호(READO)를 논리합하여 제 2 구동 신호(DATA_DQSPU)를 생성하도록 구성된다.
제 2 제어부(130)는 동작 제어신호(READO)가 활성화되면 클럭 신호(DQSCLK)를 제 2 구동 신호(DATA_DQSPU)로서 출력하고, 동작 제어신호(READO)가 비 활성화되면 클럭 신호(DQSCLK)의 레벨과 상관없이 제 2 구동 신호(DATA_DQSPU)를 하이 레벨로 출력한다.
제 2 제어부(130)는 클럭 신호(DQSCLK)와 반전된 인에이블 신호(DQSEN)를 논리합하여 제 2 구동 신호(DATA_DQSPD)를 생성하도록 구성된다.
제 2 제어부(130)는 인에이블 신호(DQEN)가 활성화되면 클럭 신호(DQSCLK)를 제 2 구동 신호(DATA_DQSPD)로서 출력하고, 인에이블 신호(DQEN)가 비 활성화되면 클럭 신호(DQSCLK)의 레벨과 상관없이 제 2 구동 신호(DATA_DQSPD)를 하이 레벨로 출력한다.
제 2 제어부(130)는 복수의 인버터(131, 133, 134, 136) 및 복수의 노아 게이트(132, 135)로 구성할 수 있다.
도 6에 도시된 바와 같이, 제 1 구동부(300)는 풀업 구동부(310) 및 풀다운 구동부(320)를 포함한다.
풀업 구동부(310)는 복수의 낸드 게이트(311 ~ 313) 및 서로 다른 저항 값을 갖는 복수의 드라이버(314 ~ 316)로 구성할 수 있다.
풀다운 구동부(320)는 복수의 낸드 게이트(321 ~ 323) 및 서로 다른 저항 값을 갖는 복수의 드라이버(324 ~ 326)로 구성할 수 있다.
복수의 드라이버(314 ~ 316, 324 ~ 326)의 출력단 즉, 드레인 단자는 패드(DQ)에 공통 연결된다.
구동부(300)는 제 1 구동 신호(DATA_DQPU)가 로우 레벨이면, 복수의 드라이버(314 ~ 316)를 비 활성화시킴으로써 온 다이 터미네이션 기능을 비 활성화(ODT OFF) 시킨다.
구동부(300)는 제 1 구동 신호(DATA_DQPD)가 하이 레벨이면, 복수의 드라이버(324 ~ 326)를 비 활성화시킨다.
제 2 구동부(400)는 제 1 구동부(300)와 동일한 헝태로 구성할 수 있다.
도 7을 참조하여, 본 발명의 다른 실시예에 따른 온 다이 터미네이션 회로(100)의 터미네이션 동작을 설명하면 다음과 같다.
임피던스 조정부(20)는 동작 제어신호들(READO, DODTL, ODTL) 중에서 어느 하나도 활성화되지 않은 경우, 임피던스 설정 값(RTT_PARK)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성한다.
이때 인에이블 신호(DQEN, DQSEN) 및 동작 제어신호(READO)가 모두 로우 레벨로 비 활성화된 상태이므로 터미네이션 제어부(110)는 제 1 구동 신호(DATA_DQPU, DATA_DQPD) 및 제 2 구동 신호(DATA_DQSPU, DATA_DQSPD)를 모두 하이 레벨로 출력한다.
제 1 구동 신호(DATA_DQPU, DATA_DQPD)가 모두 하이 레벨이므로 제 1 구동부(300)의 복수의 드라이버(324 ~ 326)는 모두 비 활성화되고, 복수의 드라이버(314 ~ 316) 중에서 임피던스 조정 신호(OCDT<0:2>)에 상응하는 일부 드라이버가 활성화된다.
제 1 구동부(300)의 복수의 드라이버(314 ~ 316) 중에서 일부 드라이버가 활성화됨에 따라 패드(DQ)가 임피던스 설정 값(RTT_PARK)으로 터미네이션된다.
제 2 구동부(400) 또한 제 1 구동부(300)와 동일한 방식으로 동작하여 패드(DQS)가 임피던스 설정 값(RTT_PARK)으로 터미네이션된다.
온 다이 터미네이션 명령(ODT)이 입력되고, 정해진 타이밍 이후에 동작 제어신호(ODTL)가 활성화된다.
동작 제어신호(ODTL)가 활성화됨에 따라 임피던스 조정부(20)가 임피던스 설정 값(RTT_NOM)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성한다.
이때 인에이블 신호(DQEN, DQSEN) 및 동작 제어신호(READO)가 모두 로우 레벨로 비 활성화된 상태이므로 터미네이션 제어부(110)는 제 1 구동 신호(DATA_DQPU, DATA_DQPD) 및 제 2 구동 신호(DATA_DQSPU, DATA_DQSPD)를 모두 하이 레벨로 출력한다.
제 1 구동 신호(DATA_DQPU, DATA_DQPD)가 모두 하이 레벨이므로 제 1 구동부(300)의 복수의 드라이버(324 ~ 326)는 모두 비 활성화되고, 복수의 드라이버(314 ~ 316) 중에서 임피던스 조정 신호(OCDT<0:2>)에 상응하는 일부 드라이버가 활성화된다.
제 1 구동부(300)의 복수의 드라이버(314 ~ 316) 중에서 일부 드라이버가 활성화됨에 따라 패드(DQ)가 임피던스 설정 값(RTT_NOM)으로 터미네이션된다.
제 2 구동부(400) 또한 제 1 구동부(300)와 동일한 방식으로 동작하여 패드(DQS)가 임피던스 설정 값(RTT_NOM)으로 터미네이션된다.
온 다이 터미네이션 명령(ODT)의 활성화 구간 내에 라이트 명령(WT)이 입력되면, 정해진 타이밍 이후에 동작 제어신호(DODTL)가 활성화된다.
동작 제어신호(DODTL)가 활성화됨에 따라 임피던스 조정부(20)가 임피던스 설정 값(RTT_WR)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성한다.
이때 인에이블 신호(DQEN, DQSEN) 및 동작 제어신호(READO)가 모두 로우 레벨로 비 활성화된 상태이므로 터미네이션 제어부(110)는 제 1 구동 신호(DATA_DQPU, DATA_DQPD) 및 제 2 구동 신호(DATA_DQSPU, DATA_DQSPD)를 모두 하이 레벨로 출력한다.
제 1 구동 신호(DATA_DQPU, DATA_DQPD)가 모두 하이 레벨이므로 제 1 구동부(300)의 복수의 드라이버(324 ~ 326)는 모두 비 활성화되고, 복수의 드라이버(314 ~ 316) 중에서 임피던스 조정 신호(OCDT<0:2>)에 상응하는 일부 드라이버가 활성화된다.
제 1 구동부(300)의 복수의 드라이버(314 ~ 316) 중에서 일부 드라이버가 활성화됨에 따라 패드(DQ)가 임피던스 설정 값(RTT_WR)으로 터미네이션된다.
제 2 구동부(400) 또한 제 1 구동부(300)와 동일한 방식으로 동작하여 패드(DQS)가 임피던스 설정 값(RTT_WR)으로 터미네이션된다.
한편, 리드 명령(RD)이 입력되면, 정해진 타이밍 이후에 순차적으로 동작 제어신호(READO), 인에이블 신호(DQSEN), 인에이블 신호(DQEN)가 활성화된다.
동작 제어신호(READO)가 활성화됨에 따라 임피던스 조정부(20)가 임피던스 설정 값(RON)에 상응하는 임피던스 조정 신호(OCDT<0:2>)를 생성한다.
인에이블 신호(DQEN)가 활성화되는 시점부터 데이터(DATA) 출력 즉, 데이터(DATA)의 천이가 이루어진다.
즉, 동작 제어신호(READO)가 활성화된 시점부터 인에이블 신호(DQEN)가 활성화되는 시점까지 데이터(DATA)는 로우 레벨로 유지된다.
터미네이션 제어부(110)는 인에이블 신호(DQEN)가 비 활성화되고 데이터(DATA)가 로우 레벨을 유지하는 동안 제 1 구동 신호(DATA_DQPU, DATA_DQPD)를 각각 로우 레벨과 하이 레벨로 출력한다.
제 1 구동 신호(DATA_DQPU, DATA_DQPD)가 각각 로우 레벨과 하이 레벨이므로 제 1 구동부(300)의 복수의 드라이버(314 ~ 316, 324 ~ 326)는 모두 비 활성화된다.
복수의 드라이버(314 ~ 316, 324 ~ 326)가 모두 비 활성화됨에 따라 "A" 구간과 같이, 온 다이 터미네이션 기능이 비 활성화(ODT OFF)된다.
이어서 인에이블 신호(DQSEN)와 인에이블 신호(DQEN)의 순차적인 활성화에 응답하여 리드 동작이 이루어진다.
즉, 인에이블 신호(DQSEN)가 활성화 됨에 따라 제 2 구동부(400)가 패드(DQS)를 통해 클럭 신호를 출력하고, 인에이블 신호(DQEN)가 활성화 됨에 따라 제 1 구동부(300)가 패드(DQ)를 통해 데이터를 출력한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (15)

  1. 동작 제어 신호에 응답하여 임피던스 조정 신호를 생성하도록 구성된 임피던스 조정부;
    상기 임피던스 조정 신호에 응답하여 조정된 임피던스로 패드에 대한 터미네이션 기능을 수행하도록 구성된 구동부; 및
    상기 동작 제어 신호에 응답하여 상기 구동부의 터미네이션 기능을 비 활성화시키도록 구성된 터미네이션 제어부를 포함하는 온 다이 터미네이션 회로.
  2. 제 1 항에 있어서,
    상기 동작 제어 신호는 리드 명령에 응답하여 생성되는 온 다이 터미네이션 회로.
  3. 제 1 항에 있어서,
    상기 임피던스 조정부는
    상기 동작 제어 신호를 포함하는 복수의 동작 제어 신호 및 복수의 임피던스 설정 값에 응답하여 상기 임피던스 조정 신호의 값을 변동시키도록 구성되는 온 다이 터미네이션 회로.
  4. 제 1 항에 있어서,
    리드 명령, 라이트 명령 또는 온 다이 터미네이션 명령에 응답하여 상기 동작 제어 신호를 포함하는 복수의 동작 제어 신호를 생성하도록 구성된 타이밍 조정부를 더 포함하는 온 다이 터미네이션 회로.
  5. 제 1 항에 있어서,
    상기 구동부는
    상기 임피던스 조정 신호에 응답하여 임피던스가 조정되며, 구동 신호에 응답하여 상기 패드에 대한 터미네이션 기능을 수행하도록 구성되는 온 다이 터미네이션 회로.
  6. 제 5 항에 있어서,
    상기 터미네이션 제어부는
    데이터 및 상기 동작 제어 신호에 응답하여 상기 구동 신호를 생성하도록 구성되는 온 다이 터미네이션 회로.
  7. 동작 제어 신호에 응답하여 임피던스 조정 신호를 생성하도록 구성된 임피던스 조정부;
    상기 임피던스 조정 신호에 응답하여 조정된 임피던스로 제 1 패드(DQ) 및 제 2 패드(DQS)에 대한 터미네이션 기능을 수행하도록 구성된 구동부; 및
    상기 동작 제어 신호에 응답하여 상기 구동부의 터미네이션 기능을 비 활성화시키도록 구성된 터미네이션 제어부를 포함하는 온 다이 터미네이션 회로.
  8. 제 7 항에 있어서,
    상기 동작 제어 신호는 리드 명령에 응답하여 생성되는 온 다이 터미네이션 회로.
  9. 제 7 항에 있어서,
    상기 임피던스 조정부는
    상기 동작 제어 신호를 포함하는 복수의 동작 제어 신호 및 복수의 임피던스 설정 값에 응답하여 상기 임피던스 조정 신호의 값을 변동시키도록 구성되는 온 다이 터미네이션 회로.
  10. 제 7 항에 있어서,
    리드 명령, 라이트 명령 또는 온 다이 터미네이션 명령에 응답하여 상기 동작 제어 신호를 포함하는 복수의 동작 제어 신호를 생성하도록 구성된 타이밍 조정부를 더 포함하는 온 다이 터미네이션 회로.
  11. 제 7 항에 있어서,
    상기 구동부는
    상기 임피던스 조정 신호에 응답하여 임피던스가 조정되며, 제 1 구동 신호에 응답하여 상기 제 1 패드에 대한 터미네이션 기능을 수행하도록 구성되는 제 1 구동부, 및
    상기 임피던스 조정 신호에 응답하여 임피던스가 조정되며, 제 2 구동 신호에 응답하여 상기 제 2 패드에 대한 터미네이션 기능을 수행하도록 구성되는 제 2 구동부를 포함하는 온 다이 터미네이션 회로.
  12. 제 11 항에 있어서,
    상기 터미네이션 제어부는
    데이터 및 상기 동작 제어 신호에 응답하여 상기 제 1 구동 신호를 생성하도록 구성되는 제 1 제어부, 및
    클럭 신호 및 상기 동작 제어 신호에 응답하여 상기 제 2 구동 신호를 생성하도록 구성된 제 2 제어부를 포함하는 온 다이 터미네이션 회로.
  13. 제 7 항에 있어서,
    리드 명령, 라이트 명령 또는 온 다이 터미네이션 명령에 응답하여 상기 동작 제어 신호를 포함하는 복수의 동작 제어 신호, 제 1 인에이블 신호 및 제 2 인에이블 신호를 생성하도록 구성된 타이밍 조정부를 더 포함하는 온 다이 터미네이션 회로.
  14. 제 13 항에 있어서,
    상기 구동부는
    상기 임피던스 조정 신호에 응답하여 임피던스가 조정되며, 제 1 구동 신호에 응답하여 상기 제 1 패드에 대한 터미네이션 기능을 수행하도록 구성되는 제 1 구동부, 및
    상기 임피던스 조정 신호에 응답하여 임피던스가 조정되며, 제 2 구동 신호에 응답하여 상기 제 2 패드에 대한 터미네이션 기능을 수행하도록 구성되는 제 2 구동부를 포함하는 온 다이 터미네이션 회로.
  15. 제 14 항에 있어서,
    상기 터미네이션 제어부는
    데이터, 상기 제 1 인에이블 신호 및 상기 동작 제어 신호에 응답하여 상기 제 1 구동 신호를 생성하도록 구성되는 제 1 제어부, 및
    클럭 신호, 상기 제 2 인에이블 신호 및 상기 동작 제어 신호에 응답하여 상기 제 2 구동 신호를 생성하도록 구성된 제 2 제어부를 포함하는 온 다이 터미네이션 회로.
KR1020120093241A 2012-08-24 2012-08-24 온 다이 터미네이션 회로 KR20140026180A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120093241A KR20140026180A (ko) 2012-08-24 2012-08-24 온 다이 터미네이션 회로
US13/720,802 US20140055162A1 (en) 2012-08-24 2012-12-19 On-die termination circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120093241A KR20140026180A (ko) 2012-08-24 2012-08-24 온 다이 터미네이션 회로

Publications (1)

Publication Number Publication Date
KR20140026180A true KR20140026180A (ko) 2014-03-05

Family

ID=50147455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120093241A KR20140026180A (ko) 2012-08-24 2012-08-24 온 다이 터미네이션 회로

Country Status (2)

Country Link
US (1) US20140055162A1 (ko)
KR (1) KR20140026180A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101950319B1 (ko) * 2012-06-27 2019-02-20 에스케이하이닉스 주식회사 온 다이 터미네이션 회로
WO2014062543A2 (en) * 2012-10-15 2014-04-24 Rambus Inc. Memory rank and odt configuration in a memory system
WO2014140660A1 (en) * 2013-03-14 2014-09-18 Silicon Image, Inc. Driving data of multiple protocols through a single set of pins
KR102219451B1 (ko) * 2014-09-22 2021-02-24 삼성전자주식회사 스토리지 컨트롤러, 이의 동작 방법 및 이를 포함하는 솔리드 스테이트 디스크
KR102646905B1 (ko) * 2016-07-21 2024-03-12 삼성전자주식회사 온 다이 터미네이션 회로, 이를 구비하는 메모리 장치 및 메모리 시스템
KR102621098B1 (ko) * 2018-07-23 2024-01-04 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4450586B2 (ja) * 2003-09-03 2010-04-14 株式会社ルネサステクノロジ 半導体集積回路
US7138823B2 (en) * 2005-01-20 2006-11-21 Micron Technology, Inc. Apparatus and method for independent control of on-die termination for output buffers of a memory device
JP5013394B2 (ja) * 2005-09-13 2012-08-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7764554B2 (en) * 2008-03-03 2010-07-27 Micron Technology, Inc. I/O circuit with phase mixer for slew rate control
JP2010170296A (ja) * 2009-01-22 2010-08-05 Elpida Memory Inc メモリシステム、半導体記憶装置、及び配線基板
JP2010192030A (ja) * 2009-02-17 2010-09-02 Elpida Memory Inc 半導体記憶装置及びこれを備えるメモリモジュール、並びに、データ処理システム
JP2012049838A (ja) * 2010-08-27 2012-03-08 Elpida Memory Inc 半導体装置およびその特性調整方法
JP5595240B2 (ja) * 2010-11-17 2014-09-24 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP5632269B2 (ja) * 2010-11-26 2014-11-26 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR101247268B1 (ko) * 2011-08-01 2013-03-25 에스케이하이닉스 주식회사 반도체 장치
US9054675B2 (en) * 2012-06-22 2015-06-09 Micron Technology, Inc. Apparatuses and methods for adjusting a minimum forward path delay of a signal path

Also Published As

Publication number Publication date
US20140055162A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
KR20140026180A (ko) 온 다이 터미네이션 회로
US7514955B2 (en) Semiconductor memory device with ability to effectively adjust operation time for on-die termination
KR100780949B1 (ko) 데이터 독출 모드에서 ｏｄｔ 회로의 온/오프 상태를테스트할 수 있는 반도체 메모리 장치 및 ｏｄｔ 회로의상태 테스트 방법
US9196321B2 (en) On-die termination apparatuses and methods
US7440340B2 (en) Output buffer of a semiconductor memory device
US10090835B2 (en) On-die termination circuit, a memory device including the on-die termination circuit, and a memory system including the memory device
KR101065336B1 (ko) 반도체장치, 메모리시스템 및 메모리장치의 터미네이션 제어방법
KR20140135371A (ko) 반도체 장치
JP5499808B2 (ja) 受信回路、受信回路の制御方法及び受信回路の試験方法
US9673818B2 (en) Semiconductor integrated circuit with data transmitting and receiving circuits
KR20210012558A (ko) 출력 드라이버 회로의 저항을 조절하는 캘리브레이션 회로, 이를 포함하는 메모리 장치 및 그 동작방법
KR20100117345A (ko) 반도체 메모리 장치
US8907698B2 (en) On-die termination circuit and termination method
US8576640B2 (en) Data output apparatus and method for outputting data thereof
KR100980417B1 (ko) 데이터 드라이버
KR20130111028A (ko) 반도체모듈
US8610457B2 (en) Termination control circuit and semiconductor device including the same
KR102006239B1 (ko) 데이터 출력 회로
US10056124B2 (en) Memory control device for repeating data during a preamble signal or a postamble signal and memory control method
KR101950319B1 (ko) 온 다이 터미네이션 회로
KR20060050821A (ko) 프리엠퍼시스 출력버퍼와, 반도체 메모리 장치 및 데이터출력구동방법.
KR20130139643A (ko) 집적 회로 및 이의 동작 방법
KR20110035749A (ko) 반도체 메모리 장치
KR100884608B1 (ko) 반도체메모리소자
KR20170040719A (ko) Zq 글로벌 매니징 기능을 갖는 메모리 시스템

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid