KR20100117345A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20100117345A
KR20100117345A KR1020090036037A KR20090036037A KR20100117345A KR 20100117345 A KR20100117345 A KR 20100117345A KR 1020090036037 A KR1020090036037 A KR 1020090036037A KR 20090036037 A KR20090036037 A KR 20090036037A KR 20100117345 A KR20100117345 A KR 20100117345A
Authority
KR
South Korea
Prior art keywords
data
signal
delay
write
training
Prior art date
Application number
KR1020090036037A
Other languages
English (en)
Inventor
곽상협
배승준
김영식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090036037A priority Critical patent/KR20100117345A/ko
Priority to US12/764,460 priority patent/US8339877B2/en
Publication of KR20100117345A publication Critical patent/KR20100117345A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치를 공개한다. 이 장치는 입력 데이터 신호를 입력하여 라이트 데이터 구동 신호를 출력하고, 리드 데이터 구동 신호를 입력하여 출력 데이터 신호를 출력하는 데이터 입출력부, 데이터 트레이닝 모드 동작 여부를 나타내는 데이터 트레이닝 신호에 응답하여 상기 라이트 데이터 구동 신호를 상기 데이터 트레이닝 모드 동작시와 노멀 동작시 서로 다른 시간 지연시켜 라이트 데이터 신호를 출력하고, 상기 데이터 트레이닝 신호에 응답하여 리드 데이터 신호를 입력하여 상기 데이터 트레이닝 모드 동작시와 상기 노멀 동작시 서로 다른 시간 지연시켜 상기 리드 데이터 구동 신호를 출력하는 가변 지연부, 및 상기 데이터 트레이닝 신호에 응답하여 상기 데이터 트레이닝 모드 동작시 활성화되어 상기 라이트 데이터 신호를 입력하고 소정의 라이트 패턴과 비교하여 상기 데이터 트레이닝 모드 동작을 수행하고, 소정의 리드 패턴을 가지는 상기 리드 데이터 신호를 출력하는 데이터 트레이닝부를 구비하는 것을 특징으로 한다.

Description

반도체 메모리 장치{Semiconductor memory device}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 데이터 트레이닝 모드 동작시와 노멀 모드 동작시 발생할 수 있는 데이터 신호의 지연 시간 차이를 보상할 수 있는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치와 메모리 컨트롤러 사이의 데이터 전송을 수행할 때, 데이터 신호들은 일반적으로 메모리 컨트롤러로부터 출력되는 클럭 신호에 동기되어 전송된다. 그런데, 전송 채널에서의 전송 신호 간의 간섭 현상 등에 의해 상기 데이터 신호들 사이 또는 데이터 신호와 상기 클럭 신호 사이에 스큐(skew)가 발생할 수 있다. 따라서, 반도체 메모리 장치로부터 데이터를 읽거나 반도체 메모리 장치에 데이터를 기록할 때, 상기 스큐를 제거하기 위하 데이터 트레이닝을 수행한다. 상기 데이터 트레이닝은 반도체 메모리 장치와 메모리 컨트롤러 사이에 미리 약속된 데이터 패턴을 사용하여 상기 스큐를 제거하는 과정이다.
그런데, 동작 환경이나 칩의 상태에 따라, 반도체 메모리 장치가 데이터 트레이닝 모드 동작을 수행할 경우의 데이터 신호들의 지연 시간과 반도체 메모리 장치가 실제로 노멀 모드로 동작을 수행할 경우의 데이터 신호들의 지연 시간에 차이 가 발생할 수 있다.
본 발명의 목적은 반도체 메모리 장치가 데이터 트레이닝 모드 동작을 수행할 경우의 데이터 신호들의 지연 시간과 반도체 메모리 장치가 노멀 동작을 수행할 경우의 데이터 신호들의 지연 시간의 차이를 보상할 수 있는 반도체 메모리 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치는 입력 데이터 신호를 입력하여 라이트 데이터 구동 신호를 출력하고, 리드 데이터 구동 신호를 입력하여 출력 데이터 신호를 출력하는 데이터 입출력부, 데이터 트레이닝 모드 동작 여부를 나타내는 데이터 트레이닝 신호에 응답하여 상기 라이트 데이터 구동 신호를 상기 데이터 트레이닝 모드 동작시와 노멀 동작시 서로 다른 시간 지연시켜 라이트 데이터 신호를 출력하고, 상기 데이터 트레이닝 신호에 응답하여 리드 데이터 신호를 입력하여 상기 데이터 트레이닝 모드 동작시와 상기 노멀 동작시 서로 다른 시간 지연시켜 상기 리드 데이터 구동 신호를 출력하는 가변 지연부, 및 상기 데이터 트레이닝 신호에 응답하여 상기 데이터 트레이닝 모드 동작시 활성화되어 상기 라이트 데이터 신호를 입력하고 소정의 라이트 패턴과 비교하여 상기 데이터 트레이닝 모드 동작을 수행하고, 소정의 리드 패턴을 가지는 상기 리드 데이터 신호를 출력하는 데이터 트레이닝부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 상기 가변 지연 부는 제1 형태는 상기 데이터 트레이닝 모드 동작시 활성화된 상기 데이터 트레이닝 신호에 응답하여 상기 라이트 데이터 구동 신호를 소정의 제1 지연 시간만큼 지연시켜 상기 라이트 데이터 신호를 출력하고, 상기 리드 데이터 신호를 소정의 제2 지연 시간만틈 지연시켜 상기 리드 데이터 구동 신호를 출력하고, 상기 노멀 모드 동작시 비활성화된 상기 데이터 트레이닝 신호에 응답하여 상기 라이트 데이터 구동 신호 및 상기 리드 데이터 신호를 입력하여 지연시키지 않고 상기 라이트 데이터 신호 및 상기 리드 데이터 구동 신호를 출력하는 것을 특징으로 하고, 제2 형태는 상기 데이터 트레이닝 모드 동작시 활성화된 상기 데이터 트레이닝 신호에 응답하여 상기 라이트 데이터 구동 신호 및 상기 리드 데이터 신호를 입력하여 지연시키지 않고 상기 라이트 데이터 신호 및 상기 리드 데이터 구동 신호를 출력하고, 상기 노멀 모드 동작시 비활성화된 상기 데이터 트레이닝 신호에 응답하여 상기 라이트 데이터 구동 신호를 소정의 제1 지연 시간만큼 지연시켜 상기 라이트 데이터 신호를 출력하고, 상기 리드 데이터 신호를 소정의 제2 지연 시간만큼 지연시켜 상기 리드 데이터 구동 신호를 출력하는 것을 특징으로 하고, 제3 형태는 상기 가변 지연부는 상기 데이터 트레이닝 모드 동작시 활성화된 상기 데이터 트레이닝 신호에 응답하여 상기 라이트 데이터 구동 신호를 소정의 제1 트레이닝 지연 시간만큼 지연시켜 상기 라이트 데이터 신호를 출력하고, 상기 리드 데이터 신호를 소정의 제2 트레이닝 지연 시간만틈 지연시켜 상기 리드 데이터 구동 신호를 출력하고, 상기 노멀 모드 동작시 비활성화된 상기 데이터 트레이닝 신호에 응답하여 상기 라이트 데이터 구동 신호를 소정의 제1 노멀 지연 시간만큼 지연시켜 상기 라이트 데이 터 신호를 출력하고, 상기 리드 데이터 신호를 소정의 제2 노멀 지연 시간만큼 지연시켜 상기 리드 데이터 구동 신호를 출력하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 상기 가변 지연부의 제1 실시예는 제1 지연 설정값 및 제2 지연 설정값을 저장하고 출력하는 지연 설정부, 및 상기 데이터 트레이닝 신호에 응답하여 상기 제1 지연 설정값에 따라 상기 라이트 데이터 구동 신호를 제1 지연 시간 지연시켜 상기 라이트 데이터 신호를 출력하는 라이트 지연부, 및 상기 데이터 트레이닝 신호에 응답하여 상기 제2 지연 설정값에 따라 상기 리드 데이터 신호를 제2 지연 시간 지연시켜 상기 리드 데이터 구동 신호를 출력하는 리드 지연부를 구비하는 지연부를 구비하는 것을 특징으로 하고, 제2 실시예는 상기 가변 지연부는 상기 데이터 트레이닝 신호에 응답하여 제1 지연 설정값 및 제2 지연 설정값을 가변시켜 출력하는 지연 설정부, 및 상기 제1 지연 설정값에 따라 상기 라이트 데이터 구동 신호를 제1 지연 시간 지연시켜 상기 라이트 데이터 신호를 출력하는 라이트 지연부, 및 상기 제2 지연 설정값에 따라 상기 리드 데이터 신호를 제2 지연 시간 지연시켜 상기 리드 데이터 구동 신호를 출력하는 리드 지연부를 구비하는 지연부를 구비하는 것을 특징으로 한다.
따라서, 본 발명의 반도체 메모리 장치는 데이터 트레이닝 모드 동작을 수행할 경우의 데이터 신호들의 지연 시간과 반도체 메모리 장치가 노멀 모드 동작을 수행할 경우의 데이터 신호들의 지연 시간의 지연 시간 차이를 보상할 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명의 반도체 메모리 장치를 설명하면 다음과 같다.
도 1은 본 발명의 반도체 메모리 장치(100)의 일실시예가 메모리 컨트롤러(200)와 연결된 경우의 구성을 나타내는 것으로, 본 발명의 반도체 메모리 장치(100)는 데이터 트레이닝부(110), 가변 지연부(120), 및 데이터 입출력부(120)를 구비하여 구성될 수 있다.
도 1에 나타낸 블럭들 각각의 기능을 설명하면 다음과 같다.
데이터 트레이닝부(110)는 데이터 입출력 버퍼 등을 구비하여 구성될 수 있으며, 메모리 컨트롤러(200)로부터 입력되는 데이터 트레이닝 신호(DT)에 응답하여 라이트 데이터 신호들(D_w)을 입력하거나, 리드 데이터 신호들(D_r)을 출력하면서 데이터 트레이닝 과정을 수행한다. 예를 들면, 데이터 트레이닝부(110)는 라이트 데이터 트레이닝 동작시 데이터 트레이닝 신호(DT)에 응답하여 가변 지연부(120)로부터 입력되는 라이트 데이터 신호들(D_w)을 입력하여 미리 약속된 데이터 패턴과 비교하여 일치하는지 여부에 따라 패스/페일 신호(P/F)를 출력하고, 리드 데이터 트레이닝 동작시 미리 약속된 데이터 패턴을 리드 데이터 신호들(D_r)로 출력하도록 구성될 수 있다. 데이터 트레이닝부(110)는 반도체 메모리 장치(100)가 노멀 모드로 동작할 경우에는 비활성화된 데이터 트레이닝 신호(DT)에 응답하여 비활성화되며, 데이터 트레이닝부(110)의 데이터 입출력 버퍼를 통하여 라이트 데이터 신호들(D_w)이 메모리 셀 어레이(미도시)로 입력되거나, 메모리 셀 어레이(미도시)에 저장된 데이터가 데이터 입출력 버퍼를 통하여 리드 데이터 신호들(D_r)로 출력된다.
가변 지연부(120)는 메모리 컨트롤러(200)로부터 입력되는 데이터 트레이닝 신호(DT)에 응답하여 데이터 트레이닝 모드 동작시와 노멀 모드 동작시 데이터 입출력부(130)로부터 입력되는 복수개의 라이트 데이터 구동 신호들(D_wd)을 서로 다른 지연 시간만큼 지연시켜 상기 라이트 데이터 신호들(D_w)로 출력하거나, 데이터 트레이닝 신호(DT)에 응답하여 데이터 트레이닝 모드 동작시와 노멀 모드 동작시 데이터 트레이닝부(110)로부터 출력되는 상기 리드 데이터 신호들(D_r)을 서로 다른 지연 시간만큼 지연시켜 리드 데이터 구동 신호들(D_rd)로 출력한다.
데이터 입출력부(130)는 메모리 컨트롤러(200)로부터 출력되는 복수개의 데이터 신호들(D)을 입력하여 복수개의 라이트 데이터 구동 신호들(D_wd)을 출력하거나, 상기 리드 데이터 구동 신호들(D_rd)을 입력하여 상기 복수개의 데이터 신호들(D)을 출력한다. 도시하지는 않았지만, 데이터 입출력부(130)는 온 다이 터미네이션 회로(ODT)들 및 오프 칩 드라이버(OCD)들 등으로 구성될 수 있다.
도 2는 도 1에 나타낸 본 발명의 반도체 메모리 장치(100)의 가변 지연부(120)의 제1 실시예의 구성을 나타낸 것으로서, 가변 지연부(120)는 지연 설정부(121) 및 복수개의 지연부들(124-1~124-n)을 구비하여 구성될 수 있으며, 복수개의 지연부들(124-1~124-n) 각각은 라이트 지연부(125) 및 리드 지연부(126)를 구비하여 구성될 수 있다.
도 2에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
지연 설정부(121)는 미리 저장되어 있는 소정의 지연 설정값(delay)을 출력한다. 상기 지연 설정값(delay)은 제1 지연 설정값(delay1) 및 제2 지연 설정값(delay2)으로 구성될 수 있으며, 상기 제1 지연 설정값(delay1)과 상기 제2 지연 설정값(delay2)은 서로 다른 값을 가질 수 있다. 또한, 지연 설정부(121)는 모드 설정 레지스터(MRS) 등으로 구성될 수 있다.
복수개의 지연부들(124-1~124-n) 각각은 메모리 컨트롤러(200)로부터 입력되는 데이터 트레이닝 신호(DT)에 응답하여 상기 지연 설정값(delay)에 따라 복수개의 라이트 데이터 구동 신호들(D1_wd~Dn_wd) 중 해당하는 라이트 데이터 구동 신호를 지연시켜 상기 복수개의 라이트 데이터 신호들(D1_w~Dn_w) 중 해당하는 라이트 데이터 신호를 출력하거나, 복수개의 리드 데이터 신호들(D1_r~Dn_r) 중 해당하는 리드 데이터 신호를 지연시켜 복수개의 리드 데이터 구동 신호들(D1_rd~Dn_rd) 중 해당하는 리드 데이터 구동 신호를 출력한다.
라이트 지연부(125)는 메모리 컨트롤러(200)로부터 출력되는 데이터 트레이닝 신호(DT)에 응답하여 지연 설정부(120)로부터 출력되는 지연 설정값(delay) 중 제1 지연 설정값(delay1)에 따라 복수개의 라이트 데이터 구동 신호들(D1_wd~Dn_wd) 중 해당하는 라이트 데이터 구동 신호를 지연시켜 복수개의 라이트 데이터 신호들(D1_w~Dn_w) 중 해당하는 라이트 데이터 신호를 출력한다.
리드 지연부(126)는 상기 데이터 트레이닝 신호(DT)에 응답하여 상기 지연 설정값(delay) 중 제2 지연 설정값(delay2)에 따라 복수개의 리드 데이터 신호들(D1_r~Dn_r) 중 해당하는 리드 데이터 신호를 지연시켜 복수개의 리드 데이터 구 동 신호들(D1_rd~Dn_rd) 중 해당하는 리드 데이터 구동 신호를 출력한다.
예를 들면, 라이트 지연부(125) 및 리드 지연부(126) 각각은 데이터 트레이닝 신호(DT)가 활성화되면 제1 지연 설정값(delay1) 및 제2 지연 설정값(delay2)에 따라 입력되는 신호를 소정 시간 지연시켜 출력하고, 데이터 트레이닝 신호(DT)가 비활성화되면 입력되는 신호를 지연시키지 않고 출력하도록 구성될 수 있다. 또는 반대로, 라이트 지연부(125) 및 리드 지연부(126) 각각은 데이터 트레이닝 신호(DT)가 활성화되면 입력되는 신호를 지연시키지 않고 출력하고, 데이터 트레이닝 신호(DT)가 비활성화되면 제1 지연 설정값(delay1) 및 제2 지연 설정값(delay2)에 따라 입력되는 신호를 소정 시간 지연시켜 출력하도록 구성될 수도 있다. 또는, 라이트 지연부(125) 및 리드 지연부(126) 각각은 데이터 트레이닝 신호가 비활성화되면 입력되는 신호를 소정의 노멀 지연 시간만큼 지연시켜 출력하고, 데이터 트레이닝 신호가 활성화되면 제1 지연 설정값(delay1) 및 제2 지연 설정값(delay2)에 따라 입력되는 신호를 상기 노멀 지연 시간보다 소정 시간 길거나 짧은 트레이닝 지연 시간 만큼 지연시켜 출력하도록 구성될 수도 있다.
도 3 내지 도 6은 본 발명의 반도체 메모리 장치(100)의 가변 지연부(120)의 동작을 설명하기 위한 동작 타이밍도를 나타낸 것으로서, 도 3 내지 6 각각에서 (a)는 데이터 트레이닝 모드 동작시의 동작 타이밍도를, (b)는 노멀 모드 동작시의 동작 타이밍도를 각각 나타낸 것이다. 또한, 도 3 내지 도 6에서, Dk_wd은 가변 지연부(120)의 복수개의 지연부들(124-1, 124-2, ..., 124-n) 중 k번째 지연부(124-k)의 라이트 지연부(125)로 입력되는 라이트 데이터 구동 신호를, Dk_w는 가변 지 연부(120)의 복수개의 지연부들(124-1, 124-2, ..., 124-n) 중 k번째 지연부(124-k)의 라이트 지연부(125)로부터 출력되는 라이트 데이터 신호를, data는 반도체 메모리 장치(100)가 실제로 노멀 모드로 동작할 경우의 데이터 신호를, CLK는 메모리 컨트롤러(200)로부터 출력되는 클럭 신호를 각각 나타낸다. 가변 지연부(120)의 복수개의 지연부들(124-1~124-n) 각각의 라이트 지연부(125)는 동일하게 동작되도록 구성될 수 있다.
도 3 내지 도 6을 참고하여 본 발명의 반도체 메모리 장치(100)의 가변 지연부(120)의 동작을 설명하면 다음과 같다. 이하에서, 지연부(124-k)는 복수개의 지연부들(124-1, 124-2, ..., 124-n) 중 k번째 지연부를 의미한다.
도 3은 본 발명의 반도체 메모리 장치(100)의 제1 실시예의 가변 지연부(120)의 동작을 설명하기 위한 동작 타이밍도로서, 데이터 신호가 반도체 메모리 장치가 노멀 모드 동작시에, 데이터 트레이닝 모드 동작시보다 더 지연되는 경우에 가변 지연부(120)의 동작을 나타내는 것이다.
도 3을 참고하여 본 발명의 반도체 메모리 장치(100)의 제1 실시예의 가변 지연부(120)의 동작을 설명하면 다음과 같다.
먼저, 도 3(a)를 참고하면, 데이터 트레이닝 모드 동작시, 가변 지연부(120)의 지연부(124-k)의 라이트 지연부(125)는 활성화되는 데이터 트레이닝 신호(DT)에 응답하여 제1 지연 설정값(delay1)에 따라 입력되는 라이트 데이터 구동 신호(Dk_wd)를 소정 시간(td_d) 지연시켜 라이트 데이터 신호(Dk_w)를 출력한다. 라이트 지연부(125)에서의 상기 지연 시간(td_d)은 반도체 메모리 장치(100)가 노멀 모드 동작할 때의 데이터 신호의 지연 시간과 동일한 시간으로 설정될 수 있다.
데이터 트레이닝부(110) 및 메모리 컨트롤러(200)는 상기 라이트 지연부(125)에 의해 지연된 라이트 데이터 신호(Dk_w)를 이용하여 데이터 트레이닝 과정을 수행한다. 즉, 상기 라이트 지연부(125)에 의해 지연된 라이트 데이터 신호(Dk_w)의 중앙이 클럭 신호의 라이징 에지(rising edge)에 위치하도록 데이터 신호의 지연 시간이 조절된다.
다음으로, 도 3(b)를 참고하면, 반도체 메모리 장치(100)의 노멀 모드 동작시, 지연부(120-k)의 라이트 지연부(125)는 비활성화되는 데이터 트레이닝 신호(DT)에 응답하여 입력되는 라이트 데이터 구동 신호(Dk_wd)를 지연시키지 않고 라이트 데이터 신호(Dk_w)로 출력한다. 그러나, 상술한 바와 같이, 반도체 메모리 장치(100)가 실제로 노멀 모드로 동작할 때에는, 동작 환경이나 칩의 상태에 따라 데이터 신호가 소정 시간(td_r) 지연되므로, 반도체 메모리 장치(100)에서의 실제 데이터 신호(data)는 도 3(b)에 나타낸 바와 같이 라이트 지연부(125)로부터 출력되는 라이트 데이터 신호(Dk_w)가 상기 소정 시간(td_r) 지연된다. 따라서, 데이터 신호(data)의 데이터 아이의 중앙이 클럭 신호(CLK)의 라이징 에지에 위치하게 된다.
즉, 도 3에 나타낸 본 발명의 반도체 메모리 장치(100)의 제1 실시예는 데이터 트레이닝 모드 동작시 가변 지연부(120)를 이용하여 데이터 신호를 반도체 메모리 장치(100)가 실제로 동작할 때의 지연되는 시간(td_r)만큼 지연시킨 상태에서 데이터 트레이닝 동작을 수행하고, 실제로 노멀 모드로 동작할 때에는 가변 지연 부(120)가 지연시키지 않도록 제어함으로써 데이터 트레이닝 동작시와 노멀 모드 동작시의 데이터 신호의 지연 시간 차이를 제거할 수 있다.
도 4는 본 발명의 반도체 메모리 장치(100)의 제1 실시예의 가변 지연부(120)의 동작을 설명하기 위한 동작 타이밍도로서, 데이터 신호가 데이터 트레이닝 모드 동작시에, 반도체 메모리 장치가 실제로 노멀 모드로 동작할 때보다 더 지연되는 경우에, 즉, 반도체 메모리 장치가 노멀 모드 동작시, 데이터 트레이닝 모드 동작시보다 데이터 신호가 소정 시간 앞당겨질 경우의 가변 지연부(120)의 동작을 나타내는 것이다.
도 4를 참고하여 본 발명의 반도체 메모리 장치(100)의 제2 실시예의 가변 지연부(120)의 제2 실시예의 동작을 설명하면 다음과 같다.
먼저, 도 4(a)를 참고하면, 데이터 트레이닝 동작시, 지연부(124-k)의 라이트 지연부(125)는 활성화되는 데이터 트레이닝 신호(DT)에 응답하여 입력되는 라이트 데이터 구동 신호(Dk_wd)를 지연시키지 않고 라이트 데이터 신호(Dk_w)로 출력한다. 데이터 트레이닝부(110) 및 메모리 컨트롤러(200)는 상기 지연되지 않은 라이트 데이터 신호(Dk_w)를 이용하여 데이터 트레이닝 과정을 수행한다.
다음으로, 도 4(b)를 참고하면, 반도체 메모리 장치(100)가 실제로 노멀 모드로 동작할 때, 지연부(124-k)의 라이트 지연부(131)는 비활성화되는 데이터 트레이닝 신호(DT)에 응답하여 제1 지연 설정값(delay1)에 따라 입력되는 라이트 데이터 구동 신호(Dk_wd)를 소정 시간(td_d) 지연시켜 라이트 데이터 신호(Dk_w)를 출력한다. 라이트 지연부(125)에서의 상기 지연 시간(td_d)은 반도체 메모리 장 치(100)가 데이터 트레이닝 모드 동작시와 노멀 모드 동작시의 데이터 신호의 지연 시간 차이와 동일한 시간으로 설정될 수 있다.
그런데, 상술한 바와 같이, 반도체 메모리 장치(100)가 실제로 노멀 모드로 동작할 때에는, 동작 환경이나 칩의 상태에 따라 데이터 신호가 소정 시간(td_r) 앞당겨질 수 있다. 즉, 반도체 메모리 장치(100)에서의 실제 데이터 신호(data)는 도 4(b)에 나타낸 바와 같이 라이트 지연부(125)에 의해 소정 시간 지연된 라이트 데이터 신호(Dk_w)가 상기 소정 시간(td_r) 앞당겨진다. 따라서, 데이터 신호(data)의 데이터 아이의 중앙이 클럭 신호(CLK)의 라이징 에지에 위치하게 된다.
즉, 도 4에 나타낸 본 발명의 반도체 메모리 장치(100)의 제2 실시예는 데이터 트레이닝 신호(DT)에 응답하여 데이터 트레이닝 동작시에는 입력되는 신호를 지연시키지 않고, 노멀 모드 동작시에는 데이터 신호를 반도체 메모리 장치(100)가 실제로 노멀 모드로 동작할 때의 앞당겨지는 시간(td_r)만큼 지연시키는 가변 지연부(120)를 구비함으로써 데이터 트레이닝 동작시와 노멀 모드 동작시에 발생하는 데이터 신호의 지연 시간 차이를 제거할 수 있다.
도 5는 본 발명의 반도체 메모리 장치(100)의 제3 실시예의 가변 지연부(120)의 동작을 설명하기 위한 동작 타이밍도로서, 데이터 신호가 반도체 메모리 장치가 실제로 노멀 모드로 동작할 때, 데이터 트레이닝 모드 동작시보다 더 지연되는 경우에 가변 지연부(120)의 동작을 나타내는 것이다.
도 5를 참고하여 본 발명의 반도체 메모리 장치(100)의 제3 실시예의 가변 지연부(120)의 동작을 설명하면 다음과 같다.
먼저, 도 5(a)를 참고하면, 데이터 트레이닝 모드 동작시, 반도체 메모리 장치(100)의 지연부(124-k)의 라이트 지연부(125)는 활성화되는 데이터 트레이닝 신호(DT)에 응답하여 입력되는 라이트 데이터 구동 신호(Dk_wd)를 트레이닝 지연 시간(td_dt)만큼 지연시켜 라이트 데이터 신호(Dk_w)를 출력한다. 데이터 트레이닝부(110) 및 메모리 컨트롤러(200)는 상기 라이트 지연부(125)에 의해 지연된 라이트 데이터 신호(Dk_w)를 이용하여 데이터 트레이닝 과정을 수행한다.
다음으로, 도 5(b)를 참고하면, 노멀 모드 동작시, 반도체 메모리 장치(100)의 지연부(124-k)의 제1 가변 지연부(124)는 비활성화되는 데이터 트레이닝 신호(DT)에 응답하여 입력되는 라이트 데이터 구동 신호(Dk_wd)를 상기 트레이닝 지연 시간(td_dt)보다 소정 시간 짧은 노멀 지연 시간(td_dr)만큼 지연시켜 라이트 데이터 신호(Dk_w)를 출력한다. 상기 소정 시간은 노멀 모드 동작시 데이터가 지연되는 시간(td_r)과 동일한 시간으로 설정될 수 있다. 그런데, 상술한 바와 같이, 반도체 메모리 장치(100)가 실제로 노멀 모드로 동작할 때에는, 동작 환경이나 칩의 상태에 따라 데이터 신호가 소정 시간(td_r) 지연되므로, 반도체 메모리 장치(100)에서의 실제 데이터 신호(data)는 도 3(b)에 나타낸 바와 같이 라이트 지연부(125)에 의해 노멀 지연 시간(td_dr) 만큼 지연된 라이트 데이터 신호(Dk_w)가 상기 소정 시간(td_r)만큼 추가적으로 지연된다. 따라서, 데이터 신호(data)의 데이터 아이의 중앙이 클럭 신호(CLK)의 라이징 에지에 위치하게 된다.
즉, 도 5에 나타낸 본 발명의 반도체 메모리 장치(100)의 제3 실시예는 데이터 트레이닝 신호(DT)에 응답하여 데이터 트레이닝 모드 동작시에는 입력되는 신호 를 트레이닝 지연 시간(td_dt)만큼 지연시키고, 노멀 모드 동작시에는 입력되는 신호를 상기 트레이닝 지연 시간(dt_dt)보다 소정 시간(td_r) 짧은 노멀 지연 시간(td_dr)만큼 지연시키는 가변 지연부(120)를 구비함으로써, 반도체 메모리 장치(100)가 데이터 트레이닝 모드 동작시와 실제 노멀 모드 동작시에 발생하는 데이터 신호의 지연 시간 차이를 제거할 수 있다.
도 6은 본 발명의 반도체 메모리 장치(100)의 제4 실시예의 가변 지연부(120)의 동작을 설명하기 위한 동작 타이밍도로서, 데이터 신호가 데이터 트레이닝 동작 수행시에, 반도체 메모리 장치가 실제 동작시보다 더 지연되는 경우에, 즉, 반도체 메모리 장치가 노멀 모드 동작시, 데이터 트레이닝 모드 동작시보다 데이터 신호가 소정 시간(td_r) 앞당겨질 경우의 가변 지연부(120)의 동작을 나타내는 것이다.
도 6을 참고하여 본 발명의 반도체 메모리 장치(100)의 제4 실시예의 가변 지연부(120)의 동작을 설명하면 다음과 같다.
먼저, 도 6(a)를 참고하면, 데이터 트레이닝 모드 동작시, 반도체 메모리 장치(100)의 지연부(124-k)의 라이트 지연부(125)는 활성화되는 데이터 트레이닝 신호(DT)에 응답하여 입력되는 라이트 데이터 구동 신호(Dk_wd)를 트레이닝 지연 시간(td_dt)만큼 지연시켜 라이트 데이터 신호(Dk_w)를 출력한다. 데이터 트레이닝부(110) 및 메모리 컨트롤러(200)는 상기 라이트 지연부(125)에 의해 지연된 라이트 데이터 신호(Dk_w)를 이용하여 데이터 트레이닝 과정을 수행한다.
다음으로, 도 5(b)를 참고하면, 노멀 모드 동작시, 반도체 메모리 장치(100) 의 지연부(124-k)의 제1 가변 지연부(124)는 비활성화되는 데이터 트레이닝 신호(DT)에 응답하여 입력되는 라이트 데이터 구동 신호(Dk_wd)를 상기 트레이닝 지연 시간(td_dt)보다 소정 시간 긴 노멀 지연 시간(td_dr)만큼 지연시켜 라이트 데이터 신호(Dk_w)를 출력한다. 상기 소정 시간은 노멀 모드 동작시 데이터가 앞당겨지는 시간(td_r)과 동일한 시간으로 설정될 수 있다.
그런데, 반도체 메모리 장치(100)가 실제로 노멀 모드로 동작할 때에는, 동작 환경이나 칩의 상태에 따라 데이터 신호가 소정 시간(td_r) 앞당겨질 수 있으며, 따라서, 반도체 메모리 장치(100)에서의 실제 데이터 신호(data)는 도 3(b)에 나타낸 바와 같이 라이트 지연부(125)에 의해 노멀 지연 시간(td_dr) 만큼 지연된 라이트 데이터 신호(Dk_w)가 상기 소정 시간(td_r)만큼 앞당겨진다. 따라서, 데이터 신호(data)의 데이터 아이의 중앙이 클럭 신호(CLK)의 라이징 에지에 위치하게 된다.
즉, 도 6에 나타낸 본 발명의 반도체 메모리 장치(100)의 제4 실시예는 데이터 트레이닝 신호(DT)에 응답하여 데이터 트레이닝 모드 동작시에는 입력되는 신호를 트레이닝 지연 시간(td_dt)만큼 지연시키고, 노멀 모드 동작시에는 입력되는 신호를 상기 트레이닝 지연 시간(td_dt)보다 소정 시간(td_r) 긴 노멀 지연 시간(td_dr)만큼 지연시키는 가변 지연부(120)를 구비함으로써, 반도체 메모리 장치(100)가 데이터 트레이닝 모드 동작시와 실제 노멀 모드 동작시에 발생하는 데이터 신호의 지연 시간 차이를 제거할 수 있다.
도 4 내지 도 6에 도시하지는 않았지만, 가변 지연부(120)의 복수개의 지연 부들(124-1~124-n) 각각의 리드 지연부(126)들도 상기 라이트 지연부(125)와 동일하게 동작하도록 구성될 수 있다. 이 경우, 리드 지연부(126)에서의 지연 시간은 지연 설정부(121)로부터 출력되는 제2 지연 설정값(delay2)에 따라 설정될 수 있으며, 라이트 지연부(125)에서의 지연 시간과 리드 지연부(126)에서의 지연 시간은 서로 다른 값을 가질 수 있다.
도 7은 도 1에 나타낸 본 발명의 반도체 메모리 장치(100)의 가변 지연부(120)의 제2 실시예의 구성을 나타낸 것으로서, 가변 지연부(120)는 지연 설정부(122) 및 복수개의 지연부들(127-1~127-n)을 구비하여 구성될 수 있으며, 복수개의 지연부들(127-1~127-n) 각각은 라이트 지연부(128) 및 리드 지연부(129)를 구비하여 구성될 수 있다.
도 7에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
지연 설정부(122)는 메모리 컨트롤러(200)로부터 출력되는 데이터 트레이닝 신호(DT)에 응답하여 서로 다른 값을 가지는 지연 설정값(delay)을 출력한다. 상기 지연 설정값(delay)은 제1 지연 설정값(delay1) 및 제2 지연 설정값(delay2)으로 구성될 수 있으며, 상기 제1 지연 설정값(delay1)과 상기 제2 지연 설정값(delay2)은 서로 다른 값을 가질 수 있다. 또한, 지연 설정부(122)는 모드 설정 레지스터를 구비하여 구성될 수 있다.
복수개의 지연부들(127-1~127-n) 각각은 상기 지연 설정값(delay)에 따라 복수개의 라이트 데이터 구동 신호들(D1_wd~Dn_wd) 중 해당하는 라이트 데이터 구동 신호를 지연시켜 상기 복수개의 라이트 데이터 신호들(D1_w~Dn_w) 중 해당하는 라 이트 데이터 신호를 출력하거나, 복수개의 리드 데이터 신호들(D1_r~Dn_r) 중 해당하는 리드 데이터 신호를 지연시켜 복수개의 리드 데이터 구동 신호들(D1_rd~Dn_rd) 중 해당하는 리드 데이터 구동 신호를 출력한다.
라이트 지연부(125)는 지연 설정부(120)로부터 출력되는 지연 설정값(delay) 중 제1 지연 설정값(delay1)에 따라 복수개의 라이트 데이터 구동 신호들(D1_wd~Dn_wd) 중 해당하는 라이트 데이터 구동 신호를 지연시켜 복수개의 라이트 데이터 신호들(D1_w~Dn_w) 중 해당하는 라이트 데이터 신호를 출력한다.
리드 지연부(126)는 상기 지연 설정값(delay) 중 제2 지연 설정값(delay2)에 따라 복수개의 리드 데이터 신호들(D1_r~Dn_r) 중 해당하는 리드 데이터 신호를 지연시켜 복수개의 리드 데이터 구동 신호들(D1_rd~Dn_rd) 중 해당하는 리드 데이터 구동 신호를 출력한다.
즉, 도 7에 나타낸 본 발명의 반도체 메모리 장치(100)의 가변 지연부(120)의 제2 실시예의 경우, 지연 설정부(122)가 메모리 컨트롤러(200)로부터 입력되는 데이터 트레이닝 신호(DT)에 응답하여 데이터 트레이닝 모드 동작시와 노멀 모드 동작시에 서로 다른 값을 가지는 지연 설정값(delay)을 출력하고, 복수개의 지연부들(127-1~127-n) 각각은 상기 지연 설정값(delay)에 따라 데이터 트레이닝 모드 동작시와 노멀 모드 동작시 입력되는 신호를 서로 다른 시간 지연시켜 출력하도록 구성될 수 있다.
따라서, 본 발명의 반도체 메모리 장치(100)는 데이터 트레이닝 신호(DT)에 응답하여 데이터 트레이닝 모드 동작시와 노멀 모드 동작시에 입력되는 신호를 서 로 다른 시간만큼 지연시켜 출력하는 가변 지연부(120)를 구비함으로써 데이터 트레이닝 모드 동작시의 데이터의 지연 시간과 노멀 모드 동작시의 데이터의 지연 시간의 차이를 제거할 수 있다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 반도체 메모리 장치의 일실시예가 메모리 컨트롤러와 연결된 경우의 구성을 나타내는 것이다.
도 2는 도 1에 나타낸 본 발명의 반도체 메모리 장치의 가변 지연부의 일실시예의 구성을 나타내는 것이다.
도 3은 본 발명의 반도체 메모리 장치의 일실시예의 가변 지연부의 동작을 설명하기 위한 동작 타이밍도이다.
도 4는 본 발명의 반도체 메모리 장치의 다른 실시예의 가변 지연부의 동작을 설명하기 위한 동작 타이밍도이다.
도 5는 본 발명의 반도체 메모리 장치의 또다른 실시예의 가변 지연부의 동작을 설명하기 위한 동작 타이밍도이다.
도 6은 본 발명의 반도체 메모리 장치의 또다른 실시예의 가변 지연부의 동작을 설명하기 위한 동작 타이밍도이다.
도 7은 본 발명의 반도체 메모리 장치의 가변 지연부의 다른 실시예의 구성을 나타내는 것이다.

Claims (6)

  1. 입력 데이터 신호를 입력하여 라이트 데이터 구동 신호를 출력하고, 리드 데이터 구동 신호를 입력하여 출력 데이터 신호를 출력하는 데이터 입출력부;
    데이터 트레이닝 모드 동작 여부를 나타내는 데이터 트레이닝 신호에 응답하여 상기 라이트 데이터 구동 신호를 상기 데이터 트레이닝 모드 동작시와 노멀 동작시 서로 다른 시간 지연시켜 라이트 데이터 신호를 출력하고, 상기 데이터 트레이닝 신호에 응답하여 리드 데이터 신호를 입력하여 상기 데이터 트레이닝 모드 동작시와 상기 노멀 동작시 서로 다른 시간 지연시켜 상기 리드 데이터 구동 신호를 출력하는 가변 지연부; 및
    상기 데이터 트레이닝 신호에 응답하여 상기 데이터 트레이닝 모드 동작시 활성화되어 상기 라이트 데이터 신호를 입력하고, 소정의 라이트 패턴과 비교하여 상기 데이터 트레이닝 모드 동작을 수행하고, 소정의 리드 패턴을 가지는 상기 리드 데이터 신호를 출력하는 데이터 트레이닝부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 가변 지연부는
    상기 데이터 트레이닝 모드 동작시 활성화된 상기 데이터 트레이닝 신호에 응답하여 상기 라이트 데이터 구동 신호를 소정의 제1 지연 시간만큼 지연시켜 상기 라이트 데이터 신호를 출력하고, 상기 리드 데이터 신호를 소정의 제2 지연 시 간만틈 지연시켜 상기 리드 데이터 구동 신호를 출력하고, 상기 노멀 모드 동작시 비활성화된 상기 데이터 트레이닝 신호에 응답하여 상기 라이트 데이터 구동 신호 및 상기 리드 데이터 신호를 입력하여 지연시키지 않고 상기 라이트 데이터 신호 및 상기 리드 데이터 구동 신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 가변 지연부는
    상기 데이터 트레이닝 모드 동작시 활성화된 상기 데이터 트레이닝 신호에 응답하여 상기 라이트 데이터 구동 신호 및 상기 리드 데이터 신호를 입력하여 지연시키지 않고 상기 라이트 데이터 신호 및 상기 리드 데이터 구동 신호를 출력하고, 상기 노멀 모드 동작시 비활성화된 상기 데이터 트레이닝 신호에 응답하여 상기 라이트 데이터 구동 신호를 소정의 제1 지연 시간만큼 지연시켜 상기 라이트 데이터 신호를 출력하고, 상기 리드 데이터 신호를 소정의 제2 지연 시간만큼 지연시켜 상기 리드 데이터 구동 신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 가변 지연부는
    상기 데이터 트레이닝 모드 동작시 활성화된 상기 데이터 트레이닝 신호에 응답하여 상기 라이트 데이터 구동 신호를 소정의 제1 트레이닝 지연 시간만큼 지연시켜 상기 라이트 데이터 신호를 출력하고, 상기 리드 데이터 신호를 소정의 제2 트레이닝 지연 시간만틈 지연시켜 상기 리드 데이터 구동 신호를 출력하고, 상기 노멀 모드 동작시 비활성화된 상기 데이터 트레이닝 신호에 응답하여 상기 라이트 데이터 구동 신호를 소정의 제1 노멀 지연 시간만큼 지연시켜 상기 라이트 데이터 신호를 출력하고, 상기 리드 데이터 신호를 소정의 제2 노멀 지연 시간만큼 지연시켜 상기 리드 데이터 구동 신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제1항에 있어서, 상기 가변 지연부는
    제1 지연 설정값 및 제2 지연 설정값을 저장하고 출력하는 지연 설정부; 및
    상기 데이터 트레이닝 신호에 응답하여 상기 제1 지연 설정값에 따라 상기 라이트 데이터 구동 신호를 제1 지연 시간 지연시켜 상기 라이트 데이터 신호를 출력하는 라이트 지연부, 및 상기 데이터 트레이닝 신호에 응답하여 상기 제2 지연 설정값에 따라 상기 리드 데이터 신호를 제2 지연 시간 지연시켜 상기 리드 데이터 구동 신호를 출력하는 리드 지연부를 구비하는 지연부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제1항에 있어서, 상기 가변 지연부는
    상기 데이터 트레이닝 신호에 응답하여 제1 지연 설정값 및 제2 지연 설정값을 가변시켜 출력하는 지연 설정부; 및
    상기 제1 지연 설정값에 따라 상기 라이트 데이터 구동 신호를 제1 지연 시 간 지연시켜 상기 라이트 데이터 신호를 출력하는 라이트 지연부, 및 상기 제2 지연 설정값에 따라 상기 리드 데이터 신호를 제2 지연 시간 지연시켜 상기 리드 데이터 구동 신호를 출력하는 리드 지연부를 구비하는 지연부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020090036037A 2009-04-24 2009-04-24 반도체 메모리 장치 KR20100117345A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090036037A KR20100117345A (ko) 2009-04-24 2009-04-24 반도체 메모리 장치
US12/764,460 US8339877B2 (en) 2009-04-24 2010-04-21 Semiconductor memory device comprising variable delay unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090036037A KR20100117345A (ko) 2009-04-24 2009-04-24 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20100117345A true KR20100117345A (ko) 2010-11-03

Family

ID=42991992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090036037A KR20100117345A (ko) 2009-04-24 2009-04-24 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US8339877B2 (ko)
KR (1) KR20100117345A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190120041A (ko) * 2018-04-13 2019-10-23 삼성전자주식회사 비휘발성 메모리 익스프레스(NVMe) 기반 SSD(Solid State Drive) 컨트롤러에서 명령 ID 충돌 시나리오를 핸들링하는 방법
KR20190124588A (ko) * 2018-04-26 2019-11-05 에스케이하이닉스 주식회사 컨트롤러 및 그의 동작 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120011491A (ko) 2010-07-29 2012-02-08 주식회사 하이닉스반도체 반도체 시스템 및 그 데이터 트래이닝 방법
KR20140043560A (ko) * 2012-09-24 2014-04-10 삼성전자주식회사 메모리 특성 정보를 저장하는 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 반도체 메모리 장치의 동작방법
KR102255586B1 (ko) * 2014-11-10 2021-05-26 삼성디스플레이 주식회사 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치
US10347307B2 (en) * 2017-06-29 2019-07-09 SK Hynix Inc. Skew control circuit and interface circuit including the same
JP7376728B2 (ja) 2020-09-23 2023-11-08 チャンシン メモリー テクノロジーズ インコーポレイテッド データパスインターフェース回路、メモリ及びストレージシステム
CN114255806B (zh) * 2020-09-23 2023-07-07 长鑫存储技术有限公司 数据通路接口电路、存储器和存储系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384745A (en) * 1992-04-27 1995-01-24 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device
US6574154B2 (en) * 2000-09-12 2003-06-03 Hitachi, Ltd. Data transmitter
JP2003043117A (ja) 2001-08-02 2003-02-13 Fujitsu Ltd 半導体集積回路
US7187599B2 (en) 2005-05-25 2007-03-06 Infineon Technologies North America Corp. Integrated circuit chip having a first delay circuit trimmed via a second delay circuit
KR100675894B1 (ko) 2005-06-24 2007-02-02 주식회사 하이닉스반도체 반도체 장치의 셋업 홀드 트레이닝 회로
KR101206503B1 (ko) 2006-06-30 2012-11-29 삼성전자주식회사 스큐 제거 회로 및 그에 의한 스큐 제거 방법
KR101290764B1 (ko) * 2007-10-24 2013-07-30 삼성전자주식회사 고속동작에 적합한 입력 회로를 갖는 반도체 메모리 장치
JP5369430B2 (ja) * 2007-11-20 2013-12-18 富士通株式会社 可変遅延回路，メモリ制御回路，遅延量設定装置，遅延量設定方法および遅延量設定プログラム
US8307270B2 (en) * 2009-09-03 2012-11-06 International Business Machines Corporation Advanced memory device having improved performance, reduced power and increased reliability

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190120041A (ko) * 2018-04-13 2019-10-23 삼성전자주식회사 비휘발성 메모리 익스프레스(NVMe) 기반 SSD(Solid State Drive) 컨트롤러에서 명령 ID 충돌 시나리오를 핸들링하는 방법
KR20190124588A (ko) * 2018-04-26 2019-11-05 에스케이하이닉스 주식회사 컨트롤러 및 그의 동작 방법

Also Published As

Publication number Publication date
US8339877B2 (en) 2012-12-25
US20100271887A1 (en) 2010-10-28

Similar Documents

Publication Publication Date Title
KR20100117345A (ko) 반도체 메모리 장치
KR100857854B1 (ko) 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치
KR100668854B1 (ko) 동기식 메모리 장치의 데이타 래치 제어 장치
KR100972555B1 (ko) 데이터 출력회로 및 데이터 출력방법
KR101138832B1 (ko) 반도체 메모리 장치 및 그 동작방법
KR20090071893A (ko) 반도체 메모리 장치의 데이터 입력 회로 및 그 제어 방법
US9349488B2 (en) Semiconductor memory apparatus
US20140055162A1 (en) On-die termination circuit
KR20110083859A (ko) 메모리 버퍼를 갖는 메모리 모듈 및 이를 포함하는 메모리 시스템
KR20110073919A (ko) 반도체 회로 장치
US8225032B2 (en) Circuit and method for generating data input buffer control signal
US10192599B2 (en) Semiconductor device
KR20100115613A (ko) 레이턴시 전류 소모를 줄일 수 있는 반도체 메모리 장치
KR100821580B1 (ko) 반도체 메모리 장치
US10049763B2 (en) Semiconductor memory apparatus
US10796739B2 (en) Semiconductor device
WO2012060066A1 (ja) 遅延回路、遅延制御装置、メモリ制御装置及び情報端末機器
US7230863B2 (en) High access speed flash controller
KR100579629B1 (ko) Ｄｄｒ메모리의 데이터 스트로브 신호 제어 장치
KR101632711B1 (ko) 반도체 메모리 장치
KR20100136860A (ko) 반도체 메모리 장치 및 이 장치를 구비하는 메모리 시스템
JP4925162B2 (ja) メモリ装置
US9396779B2 (en) Semiconductor memory device and operation method thereof
KR101053540B1 (ko) 반도체 메모리의 외부 신호 입력 회로
JP4536736B2 (ja) 半導体装置システム及び半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid