KR100980417B1 - 데이터 드라이버 - Google Patents

데이터 드라이버 Download PDF

Info

Publication number
KR100980417B1
KR100980417B1 KR1020080124494A KR20080124494A KR100980417B1 KR 100980417 B1 KR100980417 B1 KR 100980417B1 KR 1020080124494 A KR1020080124494 A KR 1020080124494A KR 20080124494 A KR20080124494 A KR 20080124494A KR 100980417 B1 KR100980417 B1 KR 100980417B1
Authority
KR
South Korea
Prior art keywords
data
driver
control signal
termination
pull
Prior art date
Application number
KR1020080124494A
Other languages
English (en)
Other versions
KR20100065905A (ko
Inventor
이동욱
양지연
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080124494A priority Critical patent/KR100980417B1/ko
Priority to US12/494,381 priority patent/US8199591B2/en
Publication of KR20100065905A publication Critical patent/KR20100065905A/ko
Application granted granted Critical
Publication of KR100980417B1 publication Critical patent/KR100980417B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리의 액티브 구간 동안 데이터 출력단에 대한 터미네이션 동작 및 풀 업 동작을 동시에 수행하도록 구성된 터미네이션/풀 업 겸용 드라이버; 및 상기 반도체 메모리의 리드 동작시 활성화되어 입력 데이터의 레벨에 따라 상기 출력단을 풀 다운 시키도록 구성된 풀 다운 드라이버를 구비한다.
드라이버, 터미네이션

Description

데이터 드라이버{DATA DRIVER}
본 발명은 반도체 회로에 관한 것으로서, 더욱 상세하게는 데이터 드라이버에 관한 것이다.
반도체 메모리 예를 들어, 디램(DRAM: Dynamic Random Access Memory)과 이를 제어하는 컨트롤러(Controller) 예를 들어, GPU(Graphic Processing Unit) 또는 CPU(Central Processing Unit)는 상호간에 데이터를 주고 받기 위한 인터페이스 회로가 구비되어 있다.
도 1은 종래의 기술에 따른 데이터 입출력 인터페이스 회로의 블록도이다.
종래의 기술에 따른 데이터 입출력 인터페이스 회로는 도 1에 도시된 바와 같이, 디램 측에 구비된 데이터 리시버(11) 및 데이터 드라이버(12)와 컨트롤러 측에 구비된 데이터 리시버(21) 및 데이터 드라이버(22)를 포함한다. 그리고 디램과 컨트롤러는 데이터 전송 라인(30)을 통해 연결된다.
상기 데이터 리시버(11, 21)는 상대방으로부터 전송된 데이터를 입력 받기 위한 구성이며, 상기 데이터 드라이버(12, 22)는 상대방으로 데이터를 출력하기 위한 구성이다.
도 2는 도 1의 데이터 드라이버의 회로도이다.
상기 디램 측에 구비된 데이터 드라이버(12)와 컨트롤러 측에 구비된 데이터 드라이버(22)는 동일하게 구성할 수 있다. 상기 데이터 드라이버(12)는 도 2에 도시된 바와 같이, 오어 게이트(OR1), 낸드 게이트(ND1), 인버터(IV1), 노어 게이트(NR1), 제 1 내지 제 3 트랜지스터(M1 ~ M3) 및 제 1 내지 제 3 저항(R1 ~ R3)으로 구성할 수 있다.
상기 제 1 및 제 3 트랜지스터(M1, M3)는 PMOS 타입이고, 제 2 트랜지스터(M2)는 NMOS 타입이다. PMOS 타입의 트랜지스터는 NMOS 타입의 트랜지스터에 비해응답 속도가 늦다. 즉, PMOS 타입의 트랜지스터가 입출력단(DQ)을 전원 레벨로 풀 업 시키는 시간이 NMOS 타입의 트랜지스터가 입출력단(DQ)을 접지 레벨로 풀 다운 시키는 시간에 비해 매우 늦다.
따라서 이와 같은 응답 속도 차이를 보상하기 위하여 PMOS 타입의 트랜지스터는 NMOS 타입의 트랜지스터에 비해 큰 사이즈 예를 들어, 3배 정도의 사이즈를 갖도록 설계된다.
상기 데이터 드라이버(12)는 출력 제어신호(OUTEN)가 활성화된 경우, 풀 업(Pull up) 트랜지스터와 풀 다운(Pull down) 트랜지스터 즉, 제 1 및 제 2 트랜지스터(M1, M2)를 이용하여 데이터 풀 업 또는 데이터 풀 다운 동작을 수행한다.
한편, 상기 데이터 드라이버(12)는 터미네이션 제어신호(ODTENB)가 활성화된 경우 제 3 트랜지스터(M3)에 따라 입출력단(DQ)을 기설정된 임피던스로 터미네이션(Termination) 시킨다.
도 3은 종래의 기술에 따른 데이터 입출력 인터페이스 회로의 리드 동작시 간략 회로도이다.
디램의 리드 동작시 출력 제어신호(OUTEN)와 터미네이션 제어신호(ODTENB_CT)는 활성화되며, 출력 제어신호(OUTEN_CT)와 터미네이션 제어신호(ODTENB)는 비활성화된다.
따라서 디램 측 데이터 드라이버(12)와 컨트롤러 측 데이터 리시버(21)가 동작하고, 디램 측 데이터 리시버(11)는 동작하지 않으며, 컨트롤러 측 데이터 드라이버(22)는 터미네이션 저항으로 동작한다.
따라서 도 2의 디램 측 데이터 드라이버(12)는 풀 업 임피던스(ZPU_DRAM)와 풀 다운 임피던스(ZPD_DRAM)에 따라 데이터를 드라이빙하여 데이터 전송 라인(30)으로 출력하고, 컨트롤러 측 데이터 드라이버(22)는 풀 업 임피던스(ZPU_CTRL)에 따라 데이터 전송 라인(30)에 대한 터미네이션 동작을 수행한다.
도 4는 종래의 기술에 따른 데이터 입출력 인터페이스 회로의 라이트 동작시 간략 회로도이다.
디램의 라이트 동작시 출력 제어신호(OUTEN)와 터미네이션 제어신호(ODTENB_CT)는 비활성화되며, 출력 제어신호(OUTEN_CT)와 터미네이션 제어신호(ODTENB)는 활성화된다.
따라서 컨트롤러 측 데이터 드라이버(22)와 디램 측 데이터 리시버(11)가 동작하고, 컨트롤러 측 데이터 리시버(21)는 동작하지 않으며, 디램 측 데이터 드라이버(12)는 터미네이션 저항으로 동작한다.
따라서 도 2의 디램 측 데이터 드라이버(12)는 풀 업 임피던스(ZPU_DRAM)에 따라 데이터 전송 라인(30)에 대한 터미네이션 동작을 수행하고, 컨트롤러 측 데이터 드라이버(22)는 풀 업 임피던스(ZPU_CTRL) 및 풀 다운 임피던스(ZPD_CTRL)에 따라 데이터를 드라이빙하여 데이터 전송 라인(30)으로 출력한다.
도 5는 종래의 기술에 따른 데이터 입출력 인터페이스 회로의 리드/라이트 동작 타이밍도이다.
상술한 종래 기술에 따른 데이터 입출력 인터페이스 회로는 리드 명령에 따른 데이터 드라이버 동작시 터미네이션 기능을 비활성화시키고, 라이트 명령에 따른 데이터 리시버 동작시 터미네이션 기능을 활성화시키는 방식으로 동작한다.
따라서 도 5에 도시된 바와 같이, 리드 명령과 라이트 명령에 따라 터미네이션 기능을 비활성화시키거나 활성화시키기 위한 타이밍 마진(Timing Margin), 예를 들어, 2 클럭(2tCK)이 필요하다.
이와 같이, 종래의 기술에 따른 데이터 입출력 인터페이스 회로는 다음과 같은 문제점이 있다.
첫째, 데이터 드라이버 동작시 풀 업 트랜지스터와 풀 다운 트랜지스터를 동시에 사용하므로 데이터 드라이빙 저해 요소들이 증가할 수 있다. 즉, 상술한 PMOS 타입 풀 업 트랜지스터의 사이즈로 인하여 기생 커패시턴스 성분이 증가함으로써 드라이버의 부하가 증가하며, 그에 따라 심볼간 간섭(Inter Symbol Interference) 또한 증가시킬 수 있다.
둘째, 리드 명령과 라이트 명령 각각에 따른 터미네이션 기능의 비활성화/활 성화 전환을 위해 정해진 타이밍 마진이 필요하므로 데이터 리드/라이트 처리 속도를 저하시킬 수 있다.
본 발명은 드라이빙 저해 요소를 감소시키고, 데이터 입출력 속도를 향상시킬 수 있도록 한 데이터 드라이버를 제공함에 그 목적이 있다.
본 발명에 따른 데이터 드라이버는 반도체 메모리의 액티브 구간 동안 데이터 출력단에 대한 터미네이션 동작 및 풀 업 동작을 동시에 수행하도록 구성된 터미네이션/풀 업 겸용 드라이버; 및 상기 반도체 메모리의 리드 동작시 활성화되어 입력 데이터의 레벨에 따라 상기 출력단을 풀 다운 시키도록 구성된 풀 다운 드라이버를 구비함을 특징으로 한다.
본 발명에 따른 데이터 드라이버는 터미네이션 제어신호에 응답하여 데이터 출력단을 기설정된 저항값으로 터미네이션 시키도록 구성된 제 1 드라이버; 및 출력 제어신호와 입력 데이터의 레벨에 따라 상기 데이터 출력단을 풀 다운 시키도록 구성된 제 2 드라이버를 구비하며, 상기 터미네이션 제어신호를 리드 동작 구간 및 라이트 동작 구간에 상관없이 활성화 상태로 유지시키고, 상기 출력 제어신호를 상기 리드 동작 구간 동안 활성화시키는 것을 다른 특징으로 한다.
본 발명에 따른 데이터 드라이버는 다음과 같은 효과가 있다.
첫째, 드라이버의 부하 및 내부 심볼 간섭과 같은 드라이빙 저해요소를 감소시킬 수 있으므로 안정적인 데이터 드라이빙이 가능하다.
둘째, 데이터 입출력 속도를 향상시킬 수 있으므로 본 발명의 데이터 드라이버가 적용된 시스템의 동작 성능을 향상시킬 수 있다.
셋째, 터미네이션 기능의 활성화/비활성화 전환이 필요 없으므로 제어 방식을 간소화할 수 있고, 풀 업 측 드라이버의 사이즈 및 터미네이션 관련 회로 구성을 감소시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 데이터 드라이버의 바람직한 실시예를 설명하면 다음과 같다.
도 6은 본 발명에 따른 데이터 입출력 인터페이스 회로의 블록도이다.
본 발명에 따른 데이터 입출력 인터페이스 회로는 도 6에 도시된 바와 같이, 제 1 인터페이스 회로부(100), 제 2 인터페이스 회로부(200) 및 데이터 전송 라인(30)을 구비한다.
상기 제 1 인터페이스 회로부(100)는 반도체 메모리 즉, 디램(DRAM: Dynamic Random Access Memory)에 포함되며, 제 1 데이터 리시버(11) 및 제 1 데이터 드라이버(120)를 구비한다.
상기 제 1 데이터 리시버(11)는 디램의 리드 동작(이하, 리드 동작)시 비활성화되고, 디램의 라이트 동작(이하, 라이트 동작)시 활성화되어 상기 데이터 전송 라인(30)을 통해 상기 제 2 인터페이스 회로부(200)로부터 데이터를 입력 받도록 구성된다.
상기 제 1 데이터 드라이버(120)는 터미네이션 제어신호(ODTENB)를 이용하여 리드 동작 및 라이트 동작과 상관없이 터미네이션 기능을 활성화시킴으로써 상기 데이터 전송 라인(30)을 풀 업 상태로 유지시키고, 리드 동작시 출력 데이터(DATA_OUT)의 레벨에 따라 상기 데이터 전송 라인(30)을 풀 다운 시키도록 구성된다.
상기 제 2 인터페이스 회로부(200)는 상기 디램의 데이터 입출력을 제어하기 위한 컨트롤러에 포함되며, 제 2 데이터 리시버(21) 및 제 2 데이터 드라이버(220)를 구비한다.
상기 제 2 데이터 리시버(21)는 라이트 동작시 비활성화되며, 리드 동작시 활성화되어 상기 데이터 전송 라인(30)을 통해 상기 제 1 인터페이스 회로부(100)로부터 데이터를 입력 받도록 구성된다.
상기 제 2 데이터 드라이버(220)는 터미네이션 제어신호(ODTENB_CT)를 이용하여 리드 동작 및 라이트 동작과 상관없이 터미네이션 기능을 활성화시킴으로써 상기 데이터 전송 라인(30)을 풀 업 상태로 유지시키고, 라이트 동작시 출력 데이터(DATA_COUT)의 레벨에 따라 상기 데이터 전송 라인(30)을 풀 다운 시키도록 구성된다.
상기 제 1 데이터 리시버(11)와 상기 제 2 데이터 리시버(21)는 도 1과 동일하게 구성할 수 있다.
상기 제 1 데이터 드라이버(120)와 상기 제 2 데이터 드라이버(220)는 입력되는 신호의 출처가 다를 뿐, 회로 구성은 동일하게 구현할 수 있다.
도 7은 도 6의 데이터 드라이버의 회로도이다.
상기 제 1 데이터 드라이버(120)는 도 7에 도시된 바와 같이, 터미네이션/풀 업 겸용 드라이버로 사용되는 제 1 드라이버(121), 풀 다운 드라이버로 사용되는 제 2 드라이버(122), 제 1 스위칭 소자(TSIV11), 인버터(IV11) 및 제 2 스위칭 소자(M13)를 구비한다.
상기 제 1 드라이버(121)는 제 1 트랜지스터(M11) 및 제 1 저항(R11)을 구비한다. 상기 제 1 드라이버(121)는 터미네이션 제어신호(ODTENB)에 따라 활성화 상태를 계속 유지하여 상기 데이터 전송 라인(30)을 전원단(VDDQ) 레벨로 풀 업 시킴과 동시에 상기 제 1 트랜지스터(M11)의 채널 저항 값과 상기 제 1 저항(R11)의 저항 값을 합한 저항 값으로 터미네이션 시키도록 구성된다.
상기 터미네이션 제어신호(ODTENB)는 디램에 의해 리드 동작과 라이트 동작에 상관없이 즉, 액티브 구간 전역에 걸쳐 활성화 상태를 유지하도록 발생된다.
한편, 도 2에 도시된 PMOS 타입의 트랜지스터(M1, M3)는 출력 제어신호(OUTEN), 터미네이션 제어신호(ODTENB) 및 데이터(DATA_OUT)에 따라 턴 온 과 턴 오프를 반복하도록 구성되어 있다. 상술한 바와 같이, PMOS 타입의 트랜지스터는 기본적으로 NMOS 타입의 트랜지스터에 비해 응답속도가 늦다. 따라서 턴 오프 상태에서 턴 온으로 전환될 경우 신속하게 입출력단(DQ)을 전원 레벨(VDDQ)로 풀 업 시키기 위해 NMOS 타입의 트랜지스터(M2)에 비해 큰 사이즈로 설계되었다.
그러나 도 7에 도시된 본 발명의 제 1 트랜지스터(M11)는 리드/라이트에 상관없이 활성화 상태를 유지하는 터미네이션 제어신호(ODTENB)에 따라 상기 데이터 전송 라인(30)을 전원단(VDDQ) 레벨로 풀 업 상태로 유지시키고 있다. 따라서 종래 의 기술에 비해 작은 사이즈로 설계하는 것도 가능하다.
상기 제 2 드라이버(122)는 제 2 트랜지스터(M11) 및 제 2 저항(R12)을 구비한다. 상기 제 2 드라이버(122)는 출력 제어신호(OUTEN)가 활성화된 경우 상기 제 1 스위칭 소자(TSIV11)를 통해 입력된 출력 데이터(DATA_OUT)의 레벨에 따라 상기 데이터 전송 라인(30)을 풀 다운 시키도록 구성된다.
상기 제 2 스위칭 소자(M13)는 라이트 동작시 상기 출력 제어신호(OUTEN)의 비활성화에 응답하여 상기 제 2 드라이버(122)를 비활성화시키도록 구성된다.
한편, 제 2 인터페이스 회로부(200)에 입력되는 터미네이션 제어신호(ODTENB_CT) 또한 컨트롤러에 의해 리드 동작과 라이트 동작에 상관없이 즉, 액티브 구간 전역에 걸쳐 활성화 상태를 유지하도록 발생된다. 따라서 도 6을 참조하면, 제 2 인터페이스 회로부(200)의 제 2 데이터 드라이버(220) 또한 터미네이션 제어신호(ODTENB_CT)에 따라 활성화 상태를 계속 유지하여 상기 데이터 전송 라인(30)을 전원단(VDDQ) 레벨로 풀 업 시킴과 동시에 터미네이션 시킨다.
이하, 본 발명에 따른 데이터 입출력 인터페이스 회로의 동작을 설명하면 다음과 같다.
도 8은 본 발명에 따른 데이터 입출력 인터페이스 회로의 리드 동작시 간략 회로도, 도 9는 본 발명에 따른 데이터 입출력 인터페이스 회로의 라이트 동작시 간략 회로도이고, 도 10은 본 발명에 따른 데이터 입출력 인터페이스 회로의 리드/라이트 동작 타이밍도이다.
리드 동작시, 제 1 인터페이스 회로부(100)의 출력 제어신호(OUTEN)는 활성 화되고, 제 2 인터페이스 회로부(200)의 출력 제어신호(OUTEN_CT)는 비활성화된다. 또한 리드 동작시 제 1 리시버(11)는 비활성화되고, 제 2 리시버(21)는 활성화된다. 물론 각각의 터미네이션 제어신호(ODTENB, ODTENB_CT)는 도 10에 도시된 바와 같이, 리드 동작과 라이트 동작에 상관없이 활성화 상태를 유지하고 있다.
상기 터미네이션 제어신호(ODTENB, ODTENB_CT)에 따라 제 1 데이터 드라이버(120) 및 제 2 데이터 드라이버(220)는 상기 데이터 전송 라인(30)을 풀 업 상태로 유지시키고 있다.
상기 출력 제어신호(OUTEN)는 활성화되고, 출력 제어신호(OUTEN_CT)는 비활성화되어 있으므로 제 1 데이터 드라이버(120)는 출력 데이터(DATA_OUT)에 따라 상기 데이터 전송 라인(30)을 풀 다운 시키는 반면, 제 2 데이터 드라이버(220)는 드라이빙 동작을 수행하지 않고, 터미네이션 기능만을 수행한다.
리드 동작시 제 1 인터페이스 회로부(100)와 제 2 인터페이스 회로부(200)는 도 8과 같이 표시할 수 있다.
상기 도 8에서 알 수 있는 바와 같이, 본 발명에 인터페이스 회로의 리드 동작시 출력되는 로우 데이터의 전압 레벨(이하, VOL)은 [ZPD_DRAM/ZPD_DRAM + (ZPU_DRAM//ZPU_CTRL)]*VDDQ이다.
이에 반하여, 도 3에 도시된 종래 기술의 VOL은 [ZPD_DRAM/ZPD_DRAM + ZPU_DRAM]*VDDQ 이다.
결국, 리드 동작시 본 발명에 따른 인터페이스 회로의 드라이버 부하가 종래 기술의 인터페이스 회로의 드라이버 부하에 비해 감소되었음을 알 수 있다.
한편, 라이트 동작시, 제 1 인터페이스 회로부(100)의 출력 제어신호(OUTEN)는 비활성화되고, 제 2 인터페이스 회로부(200)의 출력 제어신호(OUTEN_CT)는 활성화된다. 또한 라이트 동작시 제 1 리시버(11)는 활성화되고, 제 2 리시버(21)는 비활성화된다. 물론 각각의 터미네이션 제어신호(ODTENB, ODTENB_CT)는 도 10에 도시된 바와 같이, 리드 동작과 라이트 동작에 상관없이 활성화 상태를 유지하고 있다.
상기 터미네이션 제어신호(ODTENB, ODTENB_CT)에 따라 제 1 데이터 드라이버(120) 및 제 2 데이터 드라이버(220)는 상기 데이터 전송 라인(30)을 풀 업 상태로 유지시키고 있다.
상기 출력 제어신호(OUTEN)는 비활성화되고, 출력 제어신호(OUTEN_CT)는 활성화되어 있으므로 제 2 데이터 드라이버(220)는 출력 데이터(DATA_COUT)에 따라 상기 데이터 전송 라인(30)을 풀 다운 시키는 반면, 제 1 데이터 드라이버(120)는 드라이빙 동작을 수행하지 않고, 터미네이션 기능만을 수행한다.
라이트 동작시 제 1 인터페이스 회로부(100)와 제 2 인터페이스 회로부(200)는 도 9와 같이 표시할 수 있다.
상기 도 9에서 알 수 있는 바와 같이, 본 발명에 따른 인터페이스 회로의 라이트 동작시 출력되는 로우 데이터의 전압 레벨(이하, VIL)은 [ZPD_CTRL/ZPD_CTRL + (ZPU_DRAM//ZPU_CTRL)]*VDDQ 이다.
이에 반하여, 도 4에 도시된 종래 기술의 VIL은 [ZPD_CTRL/ZPD_CTRL + ZPU_DRAM]*VDDQ 이다.
결국, 리드 동작은 물론이고, 라이트 동작에서도 본 발명에 따른 인터페이스 회로의 드라이버 부하가 종래 기술의 인터페이스 회로의 드라이버 부하에 비해 감소되었음을 알 수 있다.
또한 도 5에서 설명한 바와 같이, 종래의 기술에 따른 인터페이스 회로는 리드 명령과 라이트 명령 각각에 따라 터미네이션 기능을 비활성화/활성화 시켜야하므로 2 클럭 만큼의 타이밍 마진이 필요하였다.
그러나 본 발명에 따른 인터페이스 회로는 리드 명령과 라이트 명령에 상관없이 터미네이션 기능을 활성화 상태로 유지시키는 방식으로 동작하므로 도 10에 도시된 바와 같이, 별도의 타이밍 마진이 필요 없다.
따라서 컨트롤러가 디램으로 연속적인 리드 명령과 라이트 명령 또는 라이트 명령과 리드 명령을 종래에 비해 빠르게 입력할 수 있으므로 데이터 입출력 또한 종래에 비해 빠른 타이밍에 이루어진다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해 석되어야 한다.
도 1은 종래의 기술에 따른 데이터 입출력 인터페이스 회로의 블록도,
도 2는 도 1의 드라이버의 회로도,
도 3은 종래의 기술에 따른 데이터 입출력 인터페이스 회로의 리드 동작시 간략 회로도,
도 4는 종래의 기술에 따른 데이터 입출력 인터페이스 회로의 라이트 동작시 간략 회로도,
도 5는 종래의 기술에 따른 데이터 입출력 인터페이스 회로의 리드/라이트 동작 타이밍도,
도 6은 본 발명에 따른 데이터 입출력 인터페이스 회로의 블록도,
도 7은 도 6의 데이터 드라이버의 회로도,
도 8은 본 발명에 따른 데이터 입출력 인터페이스 회로의 리드 동작시 간략 회로도,
도 9는 본 발명에 따른 데이터 입출력 인터페이스 회로의 라이트 동작시 간략 회로도이고,
도 10은 본 발명에 따른 데이터 입출력 인터페이스 회로의 리드/라이트 동작 타이밍도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 21: 데이터 리시버 12, 22, 120, 220: 데이터 드라이버
30: 데이터 전송 라인

Claims (9)

  1. 반도체 메모리의 리드 동작 구간 및 라이트 동작 구간 동안 데이터 입력과 상관 없이 데이터 출력단에 대한 터미네이션 동작을 수행하도록 구성된 드라이버; 및
    상기 반도체 메모리의 리드 동작시 활성화되어 입력 데이터의 레벨에 따라 상기 출력단을 풀 다운 시키도록 구성된 풀 다운 드라이버를 구비하는 데이터 드라이버.
  2. 제 1 항에 있어서,
    출력 제어신호에 따라 상기 입력 데이터를 통과시키도록 구성된 제 1 스위칭 소자, 및
    상기 출력 제어신호에 따라 상기 풀 다운 드라이버를 비활성화시키도록 구성된 제 2 스위칭 소자를 더 구비하는 것을 특징으로 하는 데이터 드라이버.
  3. 제 2 항에 있어서,
    상기 드라이버는
    상기 데이터 출력단과 연결된 저항 소자, 및
    상기 저항 소자와 전원단 사이에 연결되어 터미네이션 제어신호에 따라 활성화되는 PMOS 타입 트랜지스터를 구비하는 것을 특징으로 하는 데이터 드라이버.
  4. 제 3 항에 있어서,
    상기 터미네이션 제어신호는 상기 반도체 메모리의 리드 동작 구간 및 라이트 동작 구간 동안 활성화상태를 유지하는 것을 특징으로 하는 데이터 드라이버.
  5. 제 2 항에 있어서,
    상기 풀 다운 드라이버는
    상기 데이터 출력단과 연결된 저항 소자, 및
    상기 저항 소자와 접지단 사이에 연결되어 상기 입력 데이터에 따라 활성화되는 NMOS 타입 트랜지스터를 구비하는 것을 특징으로 하는 데이터 드라이버.
  6. 터미네이션 제어신호에 응답하여 데이터 출력단을 기설정된 저항값으로 터미네이션 시키도록 구성된 제 1 드라이버; 및
    출력 제어신호와 입력 데이터의 레벨에 따라 상기 데이터 출력단을 풀 다운 시키도록 구성된 제 2 드라이버를 구비하며,
    상기 터미네이션 제어신호를 리드 동작 구간 및 라이트 동작 구간에 상관없이 활성화 상태로 유지시키고, 상기 출력 제어신호를 상기 리드 동작 구간 동안 활성화시키는 것을 특징으로 하는 데이터 드라이버.
  7. 제 6 항에 있어서,
    상기 출력 제어신호에 따라 상기 입력 데이터를 통과시키도록 구성된 제 1 스위칭 소자, 및
    상기 출력 제어신호에 따라 상기 제 2 드라이버를 비활성화시키도록 구성된 제 2 스위칭 소자를 더 구비하는 것을 특징으로 하는 데이터 드라이버.
  8. 제 7 항에 있어서,
    상기 제 1 드라이버는
    상기 데이터 출력단과 연결된 저항 소자, 및
    상기 저항 소자와 전원단 사이에 연결되어 상기 터미네이션 제어신호에 따라 활성화되는 PMOS 타입 트랜지스터를 구비하는 것을 특징으로 하는 데이터 드라이버.
  9. 제 7 항에 있어서,
    상기 제 2 드라이버는
    상기 데이터 출력단과 연결된 저항 소자, 및
    상기 저항 소자와 접지단 사이에 연결되어 상기 입력 데이터에 따라 활성화되는 NMOS 타입 트랜지스터를 구비하는 것을 특징으로 하는 데이터 드라이버.
KR1020080124494A 2008-12-09 2008-12-09 데이터 드라이버 KR100980417B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080124494A KR100980417B1 (ko) 2008-12-09 2008-12-09 데이터 드라이버
US12/494,381 US8199591B2 (en) 2008-12-09 2009-06-30 Data driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080124494A KR100980417B1 (ko) 2008-12-09 2008-12-09 데이터 드라이버

Publications (2)

Publication Number Publication Date
KR20100065905A KR20100065905A (ko) 2010-06-17
KR100980417B1 true KR100980417B1 (ko) 2010-09-07

Family

ID=42230903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080124494A KR100980417B1 (ko) 2008-12-09 2008-12-09 데이터 드라이버

Country Status (2)

Country Link
US (1) US8199591B2 (ko)
KR (1) KR100980417B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9088445B2 (en) * 2013-03-07 2015-07-21 Qualcomm Incorporated Method and apparatus for selectively terminating signals on a bidirectional bus based on bus speed
US9473142B2 (en) * 2014-12-12 2016-10-18 Mediatek Inc. Method for performing signal driving control in an electronic device with aid of driving control signals, and associated apparatus
US10003335B2 (en) * 2016-08-25 2018-06-19 SK Hynix Inc. Data transmission device, and semiconductor device and system including the same
CN109308922B (zh) * 2017-07-28 2020-10-09 中芯国际集成电路制造(上海)有限公司 一种存储器及其数据读出驱动电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020021450A (ko) * 2000-09-15 2002-03-21 윤종용 프로그래머블 온 칩 터미네이션 동작을 갖는 프로그래머블데이터 출력회로 및 그 제어방법
KR20080102892A (ko) * 2007-05-22 2008-11-26 삼성전자주식회사 고주파 성능을 개선한 ｏｄｔ 회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784328A (en) 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
US6087853A (en) * 1998-06-22 2000-07-11 Lucent Technologies, Inc. Controlled output impedance buffer using CMOS technology
US6531911B1 (en) * 2000-07-07 2003-03-11 Ibm Corporation Low-power band-gap reference and temperature sensor circuit
KR100468728B1 (ko) * 2002-04-19 2005-01-29 삼성전자주식회사 반도체 집적회로의 온-칩 터미네이터, 그 제어 회로 및 그제어 방법
KR100605601B1 (ko) * 2004-05-06 2006-07-31 주식회사 하이닉스반도체 스위칭 노이즈를 감소시킨 온다이 터미네이션 회로를구비한 반도체 메모리 장치
US7127368B2 (en) * 2004-11-19 2006-10-24 Stmicroelectronics Asia Pacific Pte. Ltd. On-chip temperature sensor for low voltage operation
US7138823B2 (en) * 2005-01-20 2006-11-21 Micron Technology, Inc. Apparatus and method for independent control of on-die termination for output buffers of a memory device
KR100734301B1 (ko) * 2005-05-12 2007-07-02 삼성전자주식회사 프리 엠파시스 신호 발생기를 구비하는 반도체 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020021450A (ko) * 2000-09-15 2002-03-21 윤종용 프로그래머블 온 칩 터미네이션 동작을 갖는 프로그래머블데이터 출력회로 및 그 제어방법
KR20080102892A (ko) * 2007-05-22 2008-11-26 삼성전자주식회사 고주파 성능을 개선한 ｏｄｔ 회로

Also Published As

Publication number Publication date
US8199591B2 (en) 2012-06-12
US20100142297A1 (en) 2010-06-10
KR20100065905A (ko) 2010-06-17

Similar Documents

Publication Publication Date Title
US10490254B2 (en) Semiconductor integrated circuit system with termination circuit
US8018245B2 (en) Semiconductor device
JP2009252322A (ja) 半導体メモリ装置
KR100980417B1 (ko) 데이터 드라이버
US20140055162A1 (en) On-die termination circuit
US7511534B1 (en) Circuits, devices, systems, and methods of operation for a linear output driver
US8022735B2 (en) Buffer enable signal generating circuit and input circuit using the same
US20100039143A1 (en) Output circuit and driving method thereof
US20100142305A1 (en) Source control circuit and semiconductor memory device using the same
US9041436B2 (en) Semiconductor device having pull-up circuit and pull-down circuit
KR100930414B1 (ko) 데이터 출력 장치
KR100402246B1 (ko) 반도체 메모리 소자 및 그의 쓰기 구동 방법
US7706206B2 (en) Semiconductor integrated circuit
KR20120044668A (ko) 반도체 메모리 장치 및 그를 포함하는 반도체 시스템
US8477559B2 (en) Burst termination control circuit and semiconductor memory using the same
KR101559500B1 (ko) 반도체 메모리 장치의 비트 라인 센스 앰프 구동 회로 및 비트 라인 센스 앰프 구동 회로의 동작 방법
US8054709B2 (en) Power control circuit and semiconductor memory device using the same
KR100950471B1 (ko) 데이터 출력 장치
KR100803355B1 (ko) 반도체 메모리의 커맨드 디코더
KR100518234B1 (ko) 출력 버퍼 회로
KR20100113389A (ko) 라이트 동작을 제어하는 반도체 집적 회로
KR20050108041A (ko) 데이터 스트로브 신호와 데이터 간의 스큐를 최소화하는메모리 장치
KR100930392B1 (ko) 반도체 메모리의 전원 제어 장치
KR100968155B1 (ko) 반도체 메모리 장치
KR20100038003A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee