JP5109717B2

JP5109717B2 - 送信回路

Info

Publication number: JP5109717B2
Application number: JP2008048011A
Authority: JP
Inventors: 敏晴祖父江
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2008-02-28
Filing date: 2008-02-28
Publication date: 2012-12-26
Anticipated expiration: 2028-02-28
Also published as: US20090219072A1; US7800406B2; JP2009206918A

Description

本発明は、送信回路に関するものであり、特に、差動信号を出力する送信回路に関する。

装置間の高速インターフェイス回路の送信回路が有する出力バッファには、主にＣＭＬ（Current Mode Logic）回路が用いられている。ＣＭＬ回路では小振幅の信号レベルが用いられ、伝送路での信号振幅の減衰に対応するため信号の伝達に差動信号伝送方式を用いる。また、ＣＭＬ回路は常に電流が流れる回路であり、消費電流が大きい問題がある。更に、信号伝送速度の高速化に伴って、ますますＣＭＬ回路の消費電流が大きくなり、その消費電流が重大な問題となっている。

特許文献１に送受信システムのインターフェイス回路の消費電力を削減する技術が開示されている。
特開２００４−２００９９０号公報

高速化に伴う消費電力の増加は重大な問題となっている。上述したように、ＣＭＬ回路等の高速インターフェイス回路では、伝送路伝播での減衰による信号振幅の減少等の理由により主に差動回路が採用されている。差動回路を用いた送信回路は、正相信号と逆相信号送信する。このため、インターフェイス回路が単相回路である場合に比べ送信回路の出力バッファが倍必要になり、消費電力の増加を招いてしまう。

特許文献１の技術も単相回路を前提としており、差動回路として構成すると消費電力が増加してしまう。

本発明は、このような問題点を解決するためになされたものであり、送信データの値の連続性に応じて、出力される差動伝送信号のうち一方の出力を遮断することで、その出力動作に伴う回路の消費電力を削減する送信回路を提供することを目的とする。

本発明は、送信データに応じて、受信回路へ差動伝送信号を送信する送信回路であって、前記送信データに含まれる複数の連続するデータ値をモニターし、このデータ値の連続性に応じて制御信号を出力する制御回路と、前記制御信号に応じて、前記差動伝送信号のうち一方の信号の出力を遮断させるスイッチ回路とを有する送信回路である。

本発明によれば、回路の消費電力を低減することができる。

発明の実施の形態
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明をインターフェイス回路の送信回路に適用したものである。

図１に本実施の形態にかかるインターフェイス回路を用いた送受信システムの構成の一例を示す。図１に示すように、本実施の形態にかかるインターフェイス回路１００は、送信回路１０１と、受信回路１０２と、送信回路１０１と受信回路１０２とを接続する伝送路１０３を有する。ここで、送信回路１０１と、受信回路１０２は互いに異なる装置に配置されている。

送信回路１０１は、フリップフロップ１〜ｎと、制御回路１０と、バッファ２１、２２と、スイッチ回路３０とを有する。

フリップフロップ１〜ｎ（モニター回路）は、それぞれが直列接続され、シフトレジスタ１１０を構成している。フリップフロップ１〜ｎは、それぞれクロック信号ＣＬＫが入力され、そのクロック信号に同期して、入力されるデータを順次後段のフリップフロップに遷移させる。具体的な接続構成は、フリップフロップ1の入力端子に送信データが入力され、フリップフロップ１の出力端子とフリップフロップ２の入力端子、フリップフロップ２の出力端子とフリップフロップ３の入力端子、・・・、フリップフロップｎ−１の出力端子とフリップフロップｎの入力端子が接続される。よって、フリップフロップ１〜ｎ−１は、それぞれの出力データ信号Ｓ１〜Ｓｎ−１を後段のフリップフロップに出力する。フリップフロップｎは、フリップフロップｎ−１の出力データ信号に応じて正相と逆相信号の差動信号を、それぞれバッファ２１と２２へ出力する。つまり、フリップフロップｎの一方の出力端子（以下、逆相出力端子と称す）から逆相の出力データ信号をスイッチ回路３０へ出力し、他方の出力端子（以下、正相出力端子と称す）から正相の出力データ信号をバッファ２２へ出力する。

スイッチ回路３０は、フリップフロップｎの逆相出力端子とバッファ２２の入力端子との間に接続される。スイッチ回路３０は、例えばＭＯＳトランジスタで構成され、ゲートに入力される制御信号に応じてオフ状態となり、フリップフロップｎからバッファ２２への逆相の出力信号を遮断する。尚、スイッチ回路３０は、制御信号によりオン状態、オフ状態が制御されるという基本的な性能に影響を与えない範囲内で構成が異なっていてもよい。例えば、リレースイッチであってもよい。

バッファ２１は、フリップフロップｎの正相出力をバッファリングして、伝送路１０３へ正相の伝送信号として出力する。バッファ２２は、スイッチ回路３０を経由したフリップフロップｎの逆相出力をバッファリングして、伝送路１０３へ逆相の伝送信号として出力する。

制御回路１０は、フリップフロップ１〜ｎ−１のそれぞれの出力データ信号Ｓ１〜Ｓｎ−１を入力し、送信データの値の連続性を検出する。そして検出結果に応じて、スイッチ回路３０に制御信号を送る。その制御信号によりスイッチ回路３０のオン状態、オフ状態を制御する。例えば、制御回路１０が、出力データ信号Ｓ１〜Ｓｎ−１から送信データの値が「００・・０」や「１１・・１」のように同一で連続していることを検出すると、オフ状態となるような制御信号をスイッチ回路３０へ送信する。なお、制御回路１０がスイッチ回路３０をオフ状態にするときの、同一の送信データ値の最小の連続数は任意に設定できるものとする。例えば、送信データの値が「０００」のように３回連続していることを制御回路１０が検出した場合、オフ状態となるような制御信号をスイッチ回路３０へ送信する。このとき、「００」のように２回連続している場合は、スイッチ回路３０のオン状態のままとする。

受信回路１０２は、入力差動アンプ４０と、抵抗素子Ｒ５１、Ｒ５２とを有する。差動アンプ４０の一方の差動入力端子は、バッファ２１の出力信号が伝送路１０３を経て入力され、他方の差動入力端子は、バッファ２２の出力信号が伝送路１０３を経て入力される。抵抗素子Ｒ５１は、差動アンプ４０の一方の入力端子と電圧Ｖｒｅｆの供給ノード間に接続される。抵抗素子Ｒ５２は、差動アンプ４０の他方の入力端子と電圧Ｖｒｅｆの供給ノード間に接続される。抵抗素子Ｒ５１、Ｒ５２は伝送路１０３の特性インピーダンスと同じ抵抗値を有する。つまり、受信回路１０２と伝送路１０３とのインピーダンスマッチングを行っている。

以下に、本実施の形態の動作を説明する。まず、送信データは、順にフリップフロップ１〜ｎ−１を介して、フリップフロップｎへ伝達される。フリップフロップｎは、差動信号を出力する。通常動作時には、出力バッファ２１から正相の出力伝送信号、出力バッファ２２から逆相の出力伝送信号が伝送路１０３を経て受信回路１０２へ出力される。

制御回路１０は、フリップフロップ１〜ｎ−１の出力信号Ｓ１〜Ｓｎ−１から送信データ値の状態を検出する。例えば、送信データが「０１０１」であればフリップフロップｎから出力される出力信号は、図２（ａ）のような波形になる。また、送信データが「０１０００１」であれば出力波形は、図２（ｂ）のようになる。

ここで、送信データが「０１０１」のように、「０」と「１」のデータの値が繰り返されて入力される場合、フリップフロップｎからの出力信号の波形は、立ち上がり、立ち下がりが頻繁におきる。よって、制御回路１０は、フリップフロップ１〜ｎ−１のそれぞれの出力信号から検出した送信データに応じて、波形周期が短い（周波数が高い）と判断する。なお、フリップフロップｎからの出力信号の波形に応じて、送信回路１０１が出力する伝送信号も立ち上がり、立ち下がりが頻繁におきる波形となる（図４、図５参照）。

反対に、送信データが「１０００１」のように、「０」が連続し、「０」と「１」のデータの繰り返しが少ない場合、フリップフロップｎからの出力信号の波形は、立ち上がり、立ち下がりが頻繁に起きない。よって、制御回路１０は、フリップフロップ１〜ｎ−１のそれぞれの出力から検出した送信データに応じて、波形周期が長い（周波数が低い）と判断する。なお、この波形周期が長い場合とは、少なくとも送信データにおいて「０」または「１」が連続して２個以上続いた場合をいうものとする。

制御回路１０は、上述したようにフリップフロップ１〜ｎ−１のそれぞれの出力信号Ｓ１〜Ｓｎ−１から検出した送信データの値により、フリップフロップｎが出力する出力信号の波形周期が短いと判断した場合には、制御信号によりスイッチ回路３０をオン状態とし、波形周期が長いと判断した場合には、スイッチ回路３０をオフ状態とする。つまり、フリップフロップｎからバッファ２１、２２を経た伝送信号の周期が短い場合には、通常の差動信号での信号伝送を行い、伝送信号の周期が長い場合には、逆相の出力信号の送信を停止し、単相での信号伝送を行う。

図３に本実施の形態の送信回路１０１が出力する出力伝送信号の波形を示す。期間Ａはスイッチ回路３０がオンとなる通常の差動信号の伝送期間であり、期間Ｂはスイッチ回路３０がオフとなる単相信号の伝送期間である。なお、比較のため、従来の差動回路で構成される送信回路の出力伝送信号の波形を図４に示す。なお、図３、図４に示す伝送信号は、送信データの値が「１０１０・・・０１０」の場合において出力された波形である。

図３および図４の期間Ａでは、両方とも通常の差動信号での信号伝送を行う。図３の期間Ｂでは、スイッチ回路３０により、バッファ２２に逆相信号の入力が止まるため伝送信号の信号振幅も生じない。すなわち、バッファ２２が動作せず電力を消費しない。しかし、図４の従来の差動回路からなる送信回路では、通常の差動の伝送信号が常に出力される。すなわち、期間Ｂにおいてもバッファ回路が常に動作していることを意味する。

なお、図３の期間Ｂは、正相の伝送信号がロウレベル（送信データが「０」）のときの単相での信号伝送を示しているが、図５に示すように、正相の伝送信号がハイレベル（送信データが「１」）のときも同様な動作となる。

以上から本実施の形態の送信回路では、伝送信号の波形の立ち上がり、立ち下がりの変化が多い（周期の短い）高速信号の場合に差動回路として機能してデータの高速伝送を可能とし、変化が少ない（周期の長い）低速信号の場合に逆相信号を止める。このことで本実施の形態の送信回路では、波形の立ち上がり、立ち下がりの変化が少ない（周期の長い）低速信号のとき差動信号の一方をバッファするバッファ回路の動作を停止させ、送信回路の消費電力を低減することができる。

なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述した実施の形態では、逆相出力信号側にスイッチ回路を配置しているが、正相出力側に配置してもよい。また、バッファ２２が内部にスイッチ回路３０を有し、図３の期間Ｂではフリップフロップｎからの信号がきてもバッファ２２内部のスイッチ回路３０によりフリップフロップｎからの信号が遮断されるようにしてもよい。

また、上記実施の形態ではシフトレジスタ１１０は、それぞれフリップフロップからの出力信号により送信データの信号変化を制御回路１０へ伝えるモニター回路として機能している。このシフトレジスタ１１０は、送信データの値の連続性をモニターし、同一の値が連続しているかどうかの情報を制御回路１０へ出力する機能を有していれば、上記実施の形態と構成が異なっていてもよい。例えば、クロック信号をカウントするカウンターと、送信データが「０」（信号レベルがロウ）または「１」（信号レベルがハイ）なのかを判断する比較器を有しており、所定のカウント期間において「０」か「１」が続いたかどうかの情報を、制御回路１０に出力する構成にしてもよい。この場合、シフトレジスタのような複数のフリップフロップを構成する必要がない。

実施の形態にかかるインターフェイス回路の構成である。実施の形態にかかる最終段フリップフロップの出力信号波形である。実施の形態にかかるインターフェイス回路の送信回路の伝送信号波形である。従来のインターフェイス回路の送信回路の伝送信号波形である。実施の形態にかかるインターフェイス回路の送信回路の伝送信号波形である。

符号の説明

１００インターフェイス回路
１０１送信回路
１０２受信回路
１０３伝送路
１１０シフトレジスタ
１〜ｎフリップフロップ
１０制御回路
２１、２２バッファ
３０スイッチ回路
４０差動アンプ
Ｒ５１、Ｒ５２抵抗素子

Claims

送信データに応じて、受信回路へ差動伝送信号を送信する送信回路であって、
前記送信データに含まれる複数の連続するデータ値をモニターし、このデータ値の連続性に応じて制御信号を出力する制御回路と、
前記制御信号に応じて、前記差動伝送信号のうち一方の信号の出力を遮断させるスイッチ回路と、
を有する送信回路。
前記制御回路は、
前記データ値において同一の値が連続する場合は、前記差動伝送信号のうち一方の信号の出力を遮断させるように前記スイッチ回路に対して制御信号を出力する請求項１に記載の送信回路。
前記送信データをモニターし、前記制御回路に出力するモニター回路を更に有し、
前記モニター回路は、
ｎ段のフリップフロップが直列に接続され、クロック信号に同期して、入力されるデータ値を順次後段のフリップフロップに遷移させるシフトレジスタからなり、ｎ−１段目までのそれぞれフリップフロップが出力するデータ値を前記制御回路に出力する請求項１または請求項２に記載の送信回路。
前記制御回路は、
前記シフトレジスタの少なくともｎ−２段目とｎ−１段目のフリップフロップが出力するデータ値が同じであった場合に、前記差動伝送信号のうち一方の信号の出力を遮断させるように前記スイッチ回路に対して制御信号を出力する請求項３に記載の送信回路。
前記クロックに同期して前記ｎ−１段目のフリップフロップの出力に応じた差動信号を出力するｎ段目のフリップフロップと、
前記ｎ段目のフリップフロップの出力する一方の差動信号をバッファし、前記差動伝送信号のうち一方の信号を出力する第１のバッファ回路と、
前記ｎ段目のフリップフロップの出力する他方の差動信号をバッファし、前記差動伝送信号のうち他方の信号を出力する第２のバッファ回路とを更に有し、
前記スイッチ回路は、前記ｎ段目のフリップフロップから出力される一方の差動信号の出力と、前記第１のバッファの入力との間に接続される請求項４に記載の送信回路。
前記差動伝送信号のうち一方の信号は逆相信号であり、前記差動伝送信号のうち他方の信号は正相信号である請求項５に記載の送信回路。