JP5296620B2 - 信号中継回路 - Google Patents

信号中継回路 Download PDF

Info

Publication number
JP5296620B2
JP5296620B2 JP2009159620A JP2009159620A JP5296620B2 JP 5296620 B2 JP5296620 B2 JP 5296620B2 JP 2009159620 A JP2009159620 A JP 2009159620A JP 2009159620 A JP2009159620 A JP 2009159620A JP 5296620 B2 JP5296620 B2 JP 5296620B2
Authority
JP
Japan
Prior art keywords
signal
voltage difference
differential signal
differential
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009159620A
Other languages
English (en)
Other versions
JP2011015328A (ja
JP2011015328A5 (ja
Inventor
昭宏 平松
穣 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009159620A priority Critical patent/JP5296620B2/ja
Priority to US12/783,159 priority patent/US8212589B2/en
Priority to CN2010102130389A priority patent/CN101944900A/zh
Publication of JP2011015328A publication Critical patent/JP2011015328A/ja
Publication of JP2011015328A5 publication Critical patent/JP2011015328A5/ja
Application granted granted Critical
Publication of JP5296620B2 publication Critical patent/JP5296620B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

本発明は信号中継回路、信号中継装置及び信号中継方法に関し、特に差動信号を中継する信号中継回路、その信号中継回路を含む信号中継装置及びその信号中継回路を用いた信号中継方法に関する。
携帯端末等の分野では、装置の小型化等を実現するために、なるべく必要な配線の数を減らしたいという要望がある。そこで、パラレルデータをシリアル化することで配線本数を減らすことが行われる。データをシリアル化した場合は、データを転送する速度を早くする必要があり、高速で通信が行える差動信号によるインターフェースが使用されている。差動信号とは、1対の相補的な信号で構成され、基準電位を中心として、一方がHighレベル、他方がLowレベルに設定される信号である。1つの信号を転送する場合に比べて、信号振幅を2倍にすることができ、高速デジタル通信の伝送信号として利用される。一方、高速な通信は消費電流が多くなる傾向にあり、特に携帯端末の分野では消費電力を抑えることが課題となっている。
そこで、転送データ量が多いモードでは、差動信号伝送を行い、転送データ量が少ないモードでは、同じ伝送線に、消費電力が小さく1本の伝送線で通信を行うシングルエンド信号伝送でデータ伝送をする方法が考えられている。
入力される信号にシングルエンド信号、差動信号の2種類の信号が入力される場合において、それぞれの伝送方式を切り替えて使用する場合の動作概要について、図9を用いて説明する。
図9は、2つの外部端子に接続するCMOS信号を受けてシングルエンド信号を出力する期間T1と、2つの入力信号を受けて差動信号を生成する期間T3を示している。さらに、受信電圧レベル切り替え信号により、期間T2においてシングルエンド信号伝送から差動信号伝送に切り替えを行う。この時に、電圧レベルの設定値としてHighもしくはLowのどちらかが設定され、入力される2つの信号はともにLowが設定され、差動信号を受信するためのブランキング期間を設ける。ブランキング期間とは、入力される2つの信号の電圧差が無い状態を示す。期間T2とブランキング期間は同期間を示している。
また、特許文献1には、微小振幅の差動信号を検知する信号検知回路について開示されている。具体的には、データ伝送路の異常により発生する無信号状態と差動信号伝送を行う際に発生する微小振幅を有する信号とを異なる状態にあることを判定することができる。この時、無信号状態と判定された場合には、異常検出処理を実行する。
特開2008−113196号公報
入力されるシングルエンド信号と差動信号の2種類の信号が、受信電圧レベル切り替え信号に応じてダイナミックに切り替わる場合、以下の問題が生じる。
受信電圧レベル切り替え信号が差動モード(High)を示し、差動信号を受信するまでの期間であるブランキング期間においては、入力信号に電圧差が生じない。これは、電圧レベルの高いシングルエンド信号から、電圧レベルの低い差動信号に切り替える際には、電圧差による信号受信回路の故障を回避するため、ブランキング期間には、入力信号にLowレベルの信号を入力することになるからである。
これより、入力信号に電圧差が発生することを前提として動作する差動信号受信ブロックは、電圧差を検知できないことから、差動信号受信ブロックからはモジュールに依存した不定値が出力され、回路の誤作動につながるという問題がある。
本発明の第1の態様にかかる信号中継回路は、2つの入力信号の電圧差に基づいて差動信号を生成する差動信号生成部と、前記差動信号生成部に入力される2つの入力信号の電圧差の有無を検出する電圧差検出部と、前記電圧差検出部により電圧差が検出されない場合には、所定の値を有する信号を出力し、前記電圧検出部により電圧差が検出される場合には、前記差動信号生成部により生成された差動信号を出力する信号出力部と、を備えるものである。
また、本発明の第2の態様にかかる信号中継装置は、2つの入力信号の電圧差に基づいて差動信号を生成する差動信号生成部と、前記差動信号生成部に入力される2つの入力信号の電圧差の有無を検出する電圧差検出部と、前記電圧差検出部により電圧差が検出されない場合には、所定の値を有する信号を出力し、前記電圧検出部により電圧差が検出される場合には、前記差動信号生成部により生成された差動信号を出力する信号出力部と、を備える信号中継回路と、少なくとも1つの信号に基づいてシングルエンド信号を生成するシングルエンド信号生成部と、前記信号中継回路により生成される差動信号と前記シングルエンド信号生成部により生成されるシングルエンド信号のどちらか一方に切り替えて信号を出力する信号切り替え部と、を備えるものである。
また、本発明の第3の態様にかかる信号中継方法は、2つの入力信号を取得し、前記2つの入力信号の電圧差に基づいて差動信号を生成し、前記2つの入力信号の電圧差の有無を検出し、前記電圧差が検出されない場合には、所定の値を有する信号を出力し、前記電圧差が検出される場合には、前記差動信号を出力することである
電圧差の有無に基づいて出力信号を制御することにより、回路の誤作動により発生する信号を、周辺回路に伝搬しないようにすることを可能としている。
本発明により回路の誤作動を防止することができる信号中継回路、信号中継装置及び信号中継方法を提供することができる。
実施の形態1にかかる信号中継装置の構成図である。 実施の形態1にかかるシングルエンド信号と差動信号の振幅を示す図である。 実施の形態1にかかる差動信号出力部の構成図である。 実施の形態1にかかる差動信号受信回路の構成図である。 実施の形態1にかかる電圧差検出回路の構成図である。 実施の形態1にかかる信号中継装置にて入出力する信号の波形図である。 実施の形態2にかかる差動信号受信回路の構成図である。 実施の形態2にかかる電圧差検出回路の構成図である。 従来の信号中継装置にて入出力する信号の波形図である。
(実施の形態1)
以下、図面を参照して本発明の実施の形態について説明する。図1を用いて、本発明の実施の形態1にかかる信号中継装置の構成例について説明する。
信号中継装置は、シングルエンド信号出力部1と、受信信号切り替え部2と、切り替えスイッチ3と、差動信号出力部4とを備えている。シングルエンド信号出力部1は、2つの入力端子から入力されるData_PとData_Nとの少なくとも一方の信号を受信する。入力される信号は、0Vを基準に、特定の値以上の電圧値をHighレベル、特定の値以下の電圧値をLowレベルに定める。シングルエンド信号出力部1は、特定した2値信号を、他の装置に出力する。ここで、図2を用いてシングルエンド信号及び差動信号の振幅について説明する。シングルエンド信号は、0Vを基準に1.2Vの振幅値を有している。差動信号は、差動信号に用いられる1対の相補信号のうち一方の信号は、200mVの振幅値を有している。このように、シングルエンド信号の振幅値は、差動信号に用いられる信号よりも大きい振幅値を有する。
受信信号切り替え部2は、シングルエンド信号伝送と差動信号伝送とを切り替えて信号を受信する。例えば、転送データ量、つまりData_PとData_Nの量が少ない場合には消費電力が小さいシングルエンド信号伝送に切り替える制御を行ってもよい。転送データ量が多い場合には、高速伝送が可能な差動信号伝送に切り替える制御を行ってもよい。受信信号切り替え部2は、信号受信方法を決定した場合に、スイッチ3の切り替えを行う。受信信号切り替え部2は、差動信号伝送により信号を受信する場合スイッチ3を閉じることにより、Data_P及びData_Nを差動信号出力部4に出力する。
差動信号出力部4は、取得した2つの信号に基づいて特定した2値信号を出力する。差動信号出力部4の構成例について後に詳述する。
次に、図3を用いて実施の形態1にかかる差動信号出力部4を構成する回路構成例について説明する。差動信号出力部4は、差動信号受信回路41と、電圧差検出回路42と、差動信号出力回路43とを備えている。差動信号受信回路41の構成について、図4を用いて詳細に説明する。
差動信号受信回路41は、トランジスタ411及び412と、定電流源413と、バッファ414及び415と、比較器416とを備えている。トランジスタ411には、Data_Pにより、高い電圧と低い電圧が交互に設定される。高い電圧及び低い電圧は、特定の閾値を基準に判断される。閾値よりも高い電圧を、高い電圧とし、閾値よりも低い電圧を、低い電圧とする。トランジスタ412にも同様にData_Nにより、高い電圧と低い電圧が交互に設定される。ここで、トランジスタ411に入力されるData_Pに高い電圧が設定されている場合は、トランジスタ412に入力されるData_Nに低い電圧が設定され、トランジスタ411に入力されるData_Pに低い電圧が設定されている場合は、トランジスタ412に入力されるData_Nに高い電圧が設定される。Data_Pに高い電圧が設定されている場合には、定電流源413から流れる電流は、トランジスタ411と、バッファ414と、比較器416の内部抵抗とを経由し、バッファ415に流れる。これにより、バッファ414側の入力端子の電位がバッファ415側の入力端子よりも高くなるため、比較器416は高い電圧を示すHighレベルの値を設定した信号を出力する。Data_Nに高い電圧が設定されている場合には、定電流源413から流れる電流は、トランジスタ412と、バッファ415と、比較器416の内部抵抗とを経由し、バッファ414に流れる。これにより、バッファ415側の入力端子の電位がバッファ414側の入力端子よりも高くなるため、比較器416は低い電圧を示すLowレベルの値を設定した信号を出力する。トランジスタへの入力信号に設定される電圧が切り替わることにより、比較器416は、高い電圧を示すHighレベルの値と低い電圧を示すLowレベルの値とを設定した信号を交互に差動信号出力回路43に対して出力し、差動動作が発生する。
ここで、シングルエンド信号伝送から差動信号伝送に切り替わった直後は、Data_P及びData_Nともに低い電圧値を示すLowレベルの値が設定される。これより、異なる電圧値が設定された信号を受信することを前提として動作している差動信号受信回路41は、同一レベルの電圧値が設定された信号を受信することにより、モジュールに依存した不定値を出力する。不定値とは、HighレベルもしくはLowレベルの電圧値に設定された信号が不定期に切り替わり出力されることを示している。
電圧差検出回路42は、差動信号受信回路41に入力された2つの信号の電圧差を検出し、差動信号出力回路43に出力する。電圧差検出回路42は、トランジスタ411及び412に入力された後の信号の電圧差を検出するよう接続される。ここで、電圧差検出回路42の構成について図5を用いて詳細に説明する。
電圧差検出回路42は、否定演算を行うNOT回路421及び422と、排他的論理和演算を行うEX−OR(Exclusive OR)回路423とを備えている。ここで、信号の流れについて具体的に説明を行う。NOT回路421及び422にそれぞれLowレベルの値が設定された信号が入力された場合、EX−OR演算回路423には、それぞれHighレベルの値が設定された信号が入力される。NOT回路421及び422からHighレベルの値が設定された信号を取得したEX−OR演算回路423は、Lowレベルの値が設定された信号を出力する。NOT回路421及び422にHighレベルの値が設定された信号が入力された場合、EX−OR演算回路423はそれぞれLowレベルの値が設定された信号を取得し、Lowレベルの値を設定した信号を出力する。また、NOT回路421、422のどちらか一方にHighレベルの値が設定された信号が入力され、他方にLowレベルの値が設定された信号が入力された場合、EX−OR演算回路423は、Highレベルの値を設定した信号を出力する。
差動信号出力回路43は、差動信号受信回路41及び電圧差検出回路42からHighレベルもしくはLowレベルの値が設定された信号を取得する。ここで、シングルエンド信号伝送から差動信号伝送に切り替わった直後の状態について説明を行う。
シングルエンド信号伝送から差動信号伝送に切り替わった直後は、Data_PとData_NとはともにLowレベルの値が設定された信号が差動信号受信回路41及び電圧差検出回路42に入力される。これより、差動信号受信回路41は、不定値を出力する。電圧差検出回路42は、電圧差が無いことを示すLowレベルの値を設定した信号を差動信号出力回路43に出力する。差動信号出力回路43は、論理積演算を行うAND回路により構成されており、Lowレベルが設定された信号を取得した場合、他方の信号の値にかかわらず、Lowレベルの値を設定した信号を出力する。
これより、差動信号受信回路41から出力される信号に不定値が設定された場合においても、差動信号出力回路43からは、Lowレベルの値に設定された信号が出力されることになる。
次に、Data_PとData_Nのどちらか一方にHighレベルの値が設定され、他方にLowレベルの値が設定された信号が差動信号受信回路41及び電圧差検出回路42に入力される場合について説明する。Data_PにHighレベルの値が設定され、Data_NにLowレベルの値が設定された場合、差動信号受信回路41は、Highレベルの値を設定した信号を差動信号出力回路43へ出力する。また、Highレベル及びLowレベルの値が設定された2つの信号を取得した電圧差検出回路42は、電圧差を有することを示すHighレベルの値を設定した信号を出力する。ともにHighレベルの値が設定された信号を取得した差動信号出力回路43も、Highレベルの値を設定した信号を出力する。
Data_PにLowレベルの値が設定され、Data_NにHighレベルの値が設定された場合、差動信号受信回路41は、差動信号出力回路43へLowレベルの値を設定した信号を出力する。電圧差検出回路42は、電圧差を有することを示すHighレベルの値を設定した信号を出力する。ここで、差動信号出力回路43は、HighレベルとLowレベルの値が設定された信号をそれぞれ取得するため、Lowレベルの値を設定した信号を出力する。
これより、差動信号受信回路41が電圧差を有する2つの入力信号を取得した場合、差動信号出力回路43は、差動信号受信回路41から出力される信号に設定される値を出力信号に設定することができる。
次に、図6を用いて本発明の実施の形態1にかかる信号中継回路の波形図について説明する。期間T1は、シングルエンド信号受信期間を示しており、期間T2は、ブランク期間を示しており、期間T3は、差動信号受信期間を示している。
受信電圧レベル切り替え信号は、期間T1の間はシングルエンド信号伝送を選択しているため、Lowレベルの値を設定している。受信電圧レベル切り替え信号は、期間T2及びT3の間は差動信号伝送に切り替えるため、Highレベルの値を設定している。
電圧差検出回路出力信号は、期間T1の間はシングルエンド信号伝送であり、差動信号の電圧差は検出されないため、Lowレベルの値を設定している。期間T2においても、ブランキング期間であり、2つの入力信号にLowレベルの値が設定されているため、電圧差は検出されない。これより、電圧差検出回路出力信号は、Lowレベルの値が設定される。期間T3においては、2つの入力信号の一方にHighレベルの値が設定され、他方にLowレベルの値が設定されることから、電圧差が検出されるため、Highレベルの値が設定される。
差動信号出力回路出力信号は、期間T1の間はシングルエンド信号伝送であるため、設定されない。期間T2のブランキング期間は、入力信号に電圧差が生じないため、所定の値であるLowレベルの値が設定される。期間T3の間は、差動信号受信回路41の出力する値が設定される。
以上説明したように、本発明の実施の形態1にかかる信号中継回路を用いることにより、シングルエンド信号方式から差動信号方式に移行後に、入力信号における電圧差の有無を検出し、規定以上の電圧差が得られない場合には固定値を出力することによって、差動信号受信回路が出力する不定値を周辺回路に伝搬しないようにすることができる。これにより、周辺回路の誤作動を防ぐことができる。
(その他の実施の形態)
図7は本発明の実施の形態2にかかる差動信号出力部4の回路構成例について示している。図7の回路構成例において、電圧差検出回路50は、差動信号受信回路41に入力される前の入力信号Data_PとData_Nとから電圧差の検出を行うよう、差動信号受信回路41の前段に接続されている。その他の構成については、図4と同様である。
続いて、図8を用いて電圧差検出回路50の回路構成例について説明する。電圧差検出回路50は、図7の差動信号受信回路41と同様に、トランジスタ501及び502と、定電流源503と、バッファ504及び505と、EX−OR演算回路506とを備えている。
電圧差検出回路50内に備えられたトランジスタ501、502からバッファ504及び505に信号を入力する。EX−OR演算回路506は、図5と同様に、Data_P及びData_Nに電圧差がある場合には、Highレベルの値を設定した信号を差動信号出力回路43へ出力し、Data_P及びData_Nに電圧差が無い場合には、Lowレベルの値を設定した信号を差動信号出力回路43へ出力する。
この構成により、電圧差検出回路50において、差動信号受信回路41から独立した回路により差動信号の電圧差を検出することが可能となる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
1 シングルエンド信号出力部
2 受信信号切り替え部
3 差動信号出力部
4 差動信号出力部
41 差動信号受信回路
42、50 電圧差検出回路
43 差動信号出力回路
411、412、501、502 トランジスタ
413、503 定電流源
414、415 バッファ
416 比較器
421、422、504、505 NOT回路
423、506 EX−OR演算回路

Claims (3)

  1. 2つの入力信号の電圧差に基づいて差動信号を生成する差動信号生成部と、
    前記差動信号生成部に入力される2つの入力信号の電圧差の有無を検出する電圧差検出部と、
    前記電圧差検出部により電圧差が検出されない場合には、所定の値を有する信号を出力し、前記電圧検出部により電圧差が検出される場合には、前記差動信号生成部により生成された差動信号を出力する信号出力部と、を備え、
    前記信号出力部は、
    シングルエンド信号方式から差動信号方式に切り替えて前記2つの入力信号を受信する際に発生する前記電圧差検出部により電圧差が検出されないブランク期間において、前記差動信号生成部より取得する不特定の値を有する差動信号を前記所定の値を有する信号に変換して出力する、信号中継回路。
  2. 請求項1に記載の信号中継回路と、
    少なくとも1つの信号に基づいてシングルエンド信号を生成するシングルエンド信号生成部と、
    前記信号中継回路により生成される差動信号と前記シングルエンド信号生成部により生成されるシングルエンド信号のどちらか一方に切り替えて信号を出力する受信信号切り替え部と、を備える信号中継装置。
  3. 2つの入力信号を取得し、
    前記2つの入力信号の電圧差に基づいて差動信号を生成し、
    前記2つの入力信号の電圧差の有無を検出し、
    シングルエンド信号方式から差動信号方式に切り替えて前記2つの入力信号を取得する際に発生する前記電圧差が検出されないブランク期間において、前記差動信号として生成される不特定の値を所定の値を有する信号に変換して出力し、前記電圧差が検出される場合には、前記差動信号を出力する信号中継方法。
JP2009159620A 2009-07-06 2009-07-06 信号中継回路 Expired - Fee Related JP5296620B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009159620A JP5296620B2 (ja) 2009-07-06 2009-07-06 信号中継回路
US12/783,159 US8212589B2 (en) 2009-07-06 2010-05-19 Circuit, apparatus, and method for signal transfer
CN2010102130389A CN101944900A (zh) 2009-07-06 2010-06-22 用于信号传输的电路、装置以及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009159620A JP5296620B2 (ja) 2009-07-06 2009-07-06 信号中継回路

Publications (3)

Publication Number Publication Date
JP2011015328A JP2011015328A (ja) 2011-01-20
JP2011015328A5 JP2011015328A5 (ja) 2012-04-05
JP5296620B2 true JP5296620B2 (ja) 2013-09-25

Family

ID=43412289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009159620A Expired - Fee Related JP5296620B2 (ja) 2009-07-06 2009-07-06 信号中継回路

Country Status (3)

Country Link
US (1) US8212589B2 (ja)
JP (1) JP5296620B2 (ja)
CN (1) CN101944900A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222967B2 (ja) * 2013-04-09 2017-11-01 キヤノン株式会社 撮像装置、レンズ装置及び撮影システム
TWI705666B (zh) * 2015-06-15 2020-09-21 日商新力股份有限公司 傳送裝置、接收裝置、通信系統

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0683268B2 (ja) * 1988-12-13 1994-10-19 日本電気株式会社 データ識別回路
US5243623A (en) * 1990-09-25 1993-09-07 National Semiconductor Corporation Switchable multi-mode transceiver interface device
JP2503837B2 (ja) * 1992-07-16 1996-06-05 日本電気株式会社 ディジタル光受信回路とディジタル光受信回路におけるプリアンプ回路
US5933459A (en) * 1996-12-30 1999-08-03 Intel Corporation Dual reference voltage input receiver for high speed data transmission
JP2000353035A (ja) * 1999-04-29 2000-12-19 Conexant Syst Inc シングルエンド型および差分型を統合した信号通信インタフェース
CN2538003Y (zh) * 2002-02-06 2003-02-26 王春基 数字显示自动温控开关
KR100444962B1 (ko) * 2002-06-17 2004-08-21 삼성전자주식회사 리니어압축기를 제어하기 위한 장치 및 방법
JP4973036B2 (ja) * 2005-08-08 2012-07-11 セイコーエプソン株式会社 ホストコントローラ
US7586336B2 (en) * 2006-01-23 2009-09-08 Seiko Epson Corporation Method and circuit for squelch detection in serial communications
JP4979344B2 (ja) 2006-10-30 2012-07-18 ルネサスエレクトロニクス株式会社 信号検知回路
KR101311726B1 (ko) * 2007-07-06 2013-09-26 삼성전자주식회사 센스 앰프 회로, 이를 포함하는 반도체 메모리 장치 및신호 증폭 방법
US7994807B1 (en) * 2007-10-23 2011-08-09 National Semiconductor Corporation Built-in test circuit for testing AC transfer characteristic of high-speed analog circuit
JP4960833B2 (ja) * 2007-10-31 2012-06-27 パナソニック株式会社 シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路

Also Published As

Publication number Publication date
US20110001516A1 (en) 2011-01-06
JP2011015328A (ja) 2011-01-20
US8212589B2 (en) 2012-07-03
CN101944900A (zh) 2011-01-12

Similar Documents

Publication Publication Date Title
JP3699764B2 (ja) ドライバ回路装置及びインターフェース
JP4578316B2 (ja) 送信装置
US8774319B2 (en) Driver circuit, receiver circuit, and method of controlling a communications system including the circuits
RU2369977C2 (ru) Устройство сопряжения токового режима для высокоскоростной связи вне микросхем
US9396871B2 (en) Signal transmitting circuit
US20120049897A1 (en) Output buffer circuit and semiconductor device
KR20100054578A (ko) 데이터 전송 시스템
JP2011244347A (ja) 差動通信装置
JP5296620B2 (ja) 信号中継回路
JP5109717B2 (ja) 送信回路
US8970312B2 (en) Differential ring oscillation circuit, device, and oscillation control method
JP2009105858A (ja) 出力装置及び半導体集積装置
US11005477B2 (en) Driver circuit and control method therefor, and transmission/reception system
JP5417105B2 (ja) シリアル出力回路および半導体装置
CN106788432A (zh) 数模转换电路
JP2009060262A (ja) 差動駆動回路
JP5521784B2 (ja) データ伝送システムと装置と方法
JP4679278B2 (ja) 半導体装置
JP5399847B2 (ja) 信号処理装置
KR20150134672A (ko) 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법 및 이를 이용하는 드라이버 회로
JP2007074444A (ja) 情報処理装置及び情報処理方法
CN112564691A (zh) 辅助信道和用于操作辅助信道的方法
JP2013009157A (ja) 情報処理装置および情報処理装置の制御方法
CN110995235A (zh) 电平转换电路、电子设备及电平转换方法
JPWO2019049320A1 (ja) 信号出力装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130613

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees