JP5399847B2

JP5399847B2 - 信号処理装置

Info

Publication number: JP5399847B2
Application number: JP2009230753A
Authority: JP
Inventors: 昭矢嶋
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2009-10-02
Filing date: 2009-10-02
Publication date: 2014-01-29
Anticipated expiration: 2029-10-02
Also published as: JP2011082613A

Description

本発明は、後段に負荷装置が接続されていないとき、その状態を前段の装置に特別な信号経路を使用することなく通知できるようにした信号処理装置に関する。

従来より、信号処理装置の中には、入力インピーダンスが規定され且つ定格負荷を駆動することを前提に設計された装置がある。そのような信号処理装置を複数個縦続接続してシステムを構築する際、後段に負荷装置が接続されなかったとき、その状態を、当該信号処理装置で検出し、その検出信号（論理信号）を外部に出力したり、当該信号処理装置の機能を一部停止し、消費電力の低減を図ることが行われていた。

例えば、図３に示すように、差動入力端子１０１，１０２間に入力インピーダンスを実現するためのマッチング抵抗Ｒ１が接続された受信回路１２を有するＬＶＤＳ規格のレシーバ回路１０Ａ、そのレシーバ回路１０Ａで受信した信号を処理する信号処理回路２０、その信号処理回路２０で処理した信号を後段の負荷装置（図示せず）に出力する電流源Ｉ１、ＰＭＯＳトランジスタＭＰ２，ＭＰ３、ＮＭＯＳトランジスタＭＮ２，ＭＮ３を有するＬＶＤＳ規格のドライバ回路３０を備えた信号処理装置１００Ａにおいて、ドライバ回路３０の差動出力端子１０３、１０４に負荷装置が接続されているか否かを負荷有無検出回路４０Ａで検出し、負荷装置が接続されていないときは、それを検出した検出信号によって、信号処理回路２０の動作を停止させることが行われる。後段の負荷装置の接続の有無を検出する負荷有無検出回路４０Ａの例としては、例えば特許文献１に記載の手法や機械的に検出する装置等がある。

特開平０６−０３８１５０号公報

ところが、図３に示すような信号処理装置１００Ａを、例えば図４に示す１００Ａ−１、１００Ａ−２、１００Ａ−３のように、３台縦続接続したシステム（但し、信号処理回路２０の処理内容が異なる場合もある）では、駆動すべき後段の信号処理装置１００Ａ−３が接続されていないことを検出した中段の信号処理装置１００Ａ−２のさらに前段の信号処理装置１００Ａ−１が、その状態を検知する手段としては、当該中段の信号処理装置１００Ａ−２の負荷有無検出回路４０Ａで検出した検出信号を、前段の信号処理装置１００Ａ−１に特定の信号経路を使用して伝達する以外に方法がなかった。これは、信号処理装置を３台以上縦続接続した装置に共通であった。

このため、信号処理装置１００Ａが、映像信号、音声信号、あるいはシリアルデータ通信のみを送受信する装置等の場合は、単なるケーブルの本数の増加にとどまらず、当該信号処理装置１００Ａに新たなコネクタを取り付ける必要が生じ、コスト的にも、物理的装置のインターフェース仕様の互換性においても、問題があった。

本発明の目的は、後段に負荷装置が接続されていないことを検出したとき、特定の信号経路を使用することなく、その検出結果を、前段の信号処理装置に知らせることができるようにした信号処理装置を提供することである。

上記目的を達成するために、請求項１にかかる発明は、所定値の入力インピーダンスを有する入力端子と、所定の負荷装置を駆動する出力端子とを有する信号処理装置において、前記出力端子に接続される前記負荷装置の有無を検出する負荷有無検出回路を備え、該負荷有無検出回路が前記負荷装置が接続されていないことを検出すると、前記入力インピーダンスの値が前記所定値から別の値に切り替えられるようにしたことを特徴とする。

請求項２にかかる発明は、請求項１に記載の信号処理装置において、前記入力インピーダンスを決めるためのマッチング抵抗にスイッチ回路が直列接続され、前記負荷有無検出回路が前記負荷装置が接続されていないことを検出すると、前記スイッチ回路がオフすることを特徴とする。

請求項３にかかる発明は、請求項１又は２に記載の信号処理装置において、前記負荷有無検出回路は、前記負荷装置が接続されていないことを検出すると、内部の信号処理回路の動作を停止させることを特徴とする。

本発明の信号処理装置によれば、後段に負荷装置が接続されていないことが検出されたとき、当該信号処理装置の入力インピーダンスの値が変化するので、前段の信号処理装置は、それを検出することで後段に負荷装置が接続されていないことを知ることができる。よって、映像信号、音声信号、あるいはＬＶＤＳ規格のシリアルデータ通信のような信号送受信のみで３台以上縦続接続されている信号処理装置からなるシステムにおいて、駆動すべき負荷装置の接続の有無を特別の信号経路を使用することなく、前段の信号処理装置に知らせることができる。

本発明の１つの実施例の信号処理装置の回路図である。図１の信号処理装置を３台縦続接続したシステムの説明図である。従来の信号処理装置の回路図である。図３の信号処理装置を３台縦続接続したシステムの説明図である。

図１に、本発明の１つの実施例のＬＶＤＳ規格の信号処理装置１００の構成を示す。１０は差動入力端子１０１，１０２に接続されたレシーバ回路であり、入力インピーダンスを決めるためのマッチング抵抗Ｒ１、ＰＭＯＳトランジスタＭＰ１とＮＭＯＳトランジスタＭＮ１からなるスイッチ回路１１、および受信回路１２を備える。２０は信号処理回路であり、レシーバ回路１０で受信された信号に対して所定の信号処理を行う。３０はドライバ回路であり、電流源Ｉ１、ＰＭＯＳトランジスタＭＰ２，ＭＰ３、ＮＭＯＳトランジスタＭＮ２，ＭＮ３を備え、信号処理回路２０で処理された信号を増幅して差動出力端子１０３，１０４に出力する。４０は負荷有無検出回路であり、差動出力端子１０３，１０４間の電位差を増幅するゲインが２倍の増幅器４１、増幅器４１で増幅された電圧を基準電圧Ｖrefと比較する比較器４２、比較器４２の出力電圧を積分する積分器４３、およびインバータＩＮＶ１，ＩＮＶ２を備える。

さて、この信号処理装置１００は、電源電圧が５Ｖで動作するものとする。また、レシーバ回路１０のマッチング抵抗Ｒ１の値は１００Ω、ドライバ回路３０の差動出力端子１０３，１０４間に接続される負荷抵抗（後段の信号処理装置の入力インピーダンス）も１００Ωであるとする。さらに、比較器４２の基準電圧はＶref＝２．５Ｖであり、積分器４３の出力は電源投入直後は論理レベル“０”が出力されるものとする。

まず、ドライバ回路３０の差動出力端子１０３，１０４間にＬＶＤＳの定格負荷１００Ωが接続されているときは、その差動出力端子１０３，１０４間には、３５０ｍＶp-pの電位差が生じるので、負荷有無検出回路４０の増幅器４１はそれを２倍の０．７Ｖp-pに増幅する。この電圧は比較器４２において、基準電圧Ｖref＝２．５Ｖと比較されるので、その比較器４２の出力には、論理レベル“０”が出力される。このため、積分器４３の出力にも論理レベル“０”が出力される。よって、インバータＩＮＶ１の出力は論理レベル“１”、インバータＩＮＶ２の出力は論理レベル“０”となって、レシーバ回路１０のスイッチ回路１１がオンとなり、マッチング抵抗Ｒ１が差動入力端子１０１，１０２間に接続される。すなわち、差動入力端子１０１，１０２は、１００Ωで終端されることになる。

次に、ドライバ回路３０の差動出力端子１０３，１０４間にＬＶＤＳの定格負荷１００Ωが接続されていないときは、その差動出力端子１０３，１０４間には、５Ｖp-pの電位差が生じる。負荷有無検出回路４０の増幅器４１の出力も５Ｖp-pとなり、この電圧は比較器４２において、基準電圧Ｖref＝２．５Ｖと比較される。ここで、ドライバ回路３０の出力信号のパターンにもよるが、通常では比較器４２の出力は論理レベル“１”と“０”とが繰り返され、パルス的な信号となる。よって、積分器４３の出力は所定時間経過の後に論理レベル“１”となり、これにより、インバータＩＮＶ１の出力は論理レベル“０”、インバータＩＮＶ２の出力は論理レベル“１”となって、レシーバ回路１０のスイッチ回路１１がオフとなり、マッチング抵抗Ｒ１が差動入力端子１０１，１０２間に接続されなくなる。また、積分器４３から出力する論理レベル“１”によって、信号処理回路２０が動作停止に制御され、消費電流が削減される。

以上から、図２に示すように、図１の信号処理装置１００と同様な３台の信号処理装置１００−１，１００−２，１００−３が縦続接続されたシステム（但し、信号処理回路２０の処理内容が異なる場合もある）においては、後段の信号処理装置１００−３が接続されていないときは、中段の信号処理装置１００-２のスイッチ回路１１がオフするので、マッチング抵抗Ｒ１が接続されなくなり、この中段の信号処理装置１００-２の入力インピーダンスが、マッチング抵抗Ｒ１の値とは異なる高インピーダンスの値になる。このため、前段の信号処理装置１００−１の負荷有無検出回路４０によって、中段の信号処理装置１００−２が接続されていないと検出される。すなわち、後段の信号処理装置１００-３が接続されていない場合、前段の信号処理装置１００-１は、中段の信号処理装置１００-２が接続されていないとして検知する。

以上のように、図１の信号処理装置１００は、差動出力端子１０３、１０４に接続されるべき後段の信号処理装置の接続の有無に応じてレシーバ回路１０のマッチング抵抗Ｒ１の接続／非接続を切り替えるので、差動入力端子１０１，１０２に接続される前段の信号処理装置に対して、差動出力端子１０３，１０４に接続されるべき後段の信号処理装置の接続の有無を知らせることができる。

よって、図１の信号処理装置を３台以上縦続接続したシステムにおいて、駆動すべき信号処理装置が直接的に接続されていない前段側の信号処理装置においても、その接続の有無を検出することができる。例えば、５台縦続接続すべきとき、５台目が接続されていないときは、１台目において、２台目以降のいずれか１以上が接続されていないことを検出できる。また、このときは、システム全体で、負荷を駆動するために動作している各信号処理装置の信号処理回路２０の動作を停止させ、システム全体の低消費電力化を図ることができる。

なお、以上では負荷有無検出回路４０が、差動出力端子１０３，１０４間の電位差が小さい場合は後段に負荷装置が接続されていると検出し、その電位差が大きい場合は後段に負荷装置が接続されていないと検出したが、これに限られるものではない。例えば、単相信号を扱う場合には、出力端子に直列に検出抵抗（出力マッチング抵抗）を接続して、その検出抵抗に発生する電圧の高低によって負荷装置の接続有無を検出することができ、この場合は、検出抵抗の電圧が高いときは後段に負荷装置が接続されているとが検出され、検出抵抗の電圧が低いときは後段に負荷装置が接続されていないことが検出される。

１００，１００−１〜１００３，１００Ａ，１００Ａ−１〜１００Ａ−３：信号処理装置、１０１，１０２：差動入力端子、１０３，１０４：差動出力端子
１０，１０Ａ：レシーバ回路、１１：スイッチ回路、１２：受信回路
２０：信号処理回路
３０：ドライバ回路
４０，４０Ａ：負荷有無検出回路、４１：増幅器、４２：比較器、４３：積分器

Claims

所定値の入力インピーダンスを有する入力端子と、所定の負荷装置を駆動する出力端子とを有する信号処理装置において、
前記出力端子に接続される前記負荷装置の有無を検出する負荷有無検出回路を備え、該負荷有無検出回路が前記負荷装置が接続されていないことを検出すると、前記入力インピーダンスの値が前記所定値から別の値に切り替えられるようにしたことを特徴とする信号処理装置。
請求項１に記載の信号処理装置において、
前記入力インピーダンスを決めるためのマッチング抵抗にスイッチ回路が直列接続され、前記負荷有無検出回路が前記負荷装置が接続されていないことを検出すると、前記スイッチ回路がオフすることを特徴とする信号処理装置。
請求項１又は２に記載の信号処理装置において、
前記負荷有無検出回路は、前記負荷装置が接続されていないことを検出すると、内部の信号処理回路の動作を停止させることを特徴とする信号処理装置。