JPH07143140A

JPH07143140A - ユニバーサル・リンク・コンフィギュレータ

Info

Publication number: JPH07143140A
Application number: JP5308776A
Authority: JP
Inventors: Seiichi Kobayashi; 小林　　清一; Taro Asao; 太郎朝生
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-11-15
Filing date: 1993-11-15
Publication date: 1995-06-02
Also published as: US5627969A

Abstract

(57)【要約】【目的】物理的リンク形態をノード毎に、自在に構成す
ることが可能なリンク・コンフィギュレータを提供す
る。【構成】近端集線又は被集線（分線）側の第一のデータ
・ストリームに対し、終端するか又は中継するかを選択
する第一の選択スイッチ・ロジック群（３、４）と、隣
接ノード群との遠端結合側の第二のデータ・ストリーム
に対し、終端又は中継するかを選択する第二の選択スイ
ッチ・ロジック群（１３１、・・１３ｍ）及び前記第一
の選択スイッチ・ロジック群及び第二の選択スイッチ・
ロジック群を結合する結合線群（３０）を有する。且つ
第一の選択スイッチ・ロジック群及び第二の選択スイッ
チ・ロジック群が、選択制御信号により終端又は中継機
能を有するように選択設定される。

Description

【発明の詳細な説明】

【０００１】（目次）産業上の利用分野従来の技術発明が解決しようとする課題課題を解決するための手段（図１、図２）作用実施例（図３乃至図５２）発明の効果

【０００２】

【産業上の利用分野】本発明は、ユニバーサル・リンク
・コンフィギュレータに関する。特に、搬送装置、デー
タ通信装置などのオーバー・ヘッド・ビット:Over Head
Bit (サービス・ビット) や一般のデータ・コミュニケ
ーション・ベアラ :Data Communication Bearer （ＤＤ
Ｓ、ＩＳＤＮなど）を利用した特定用途向（例えば、保
守／管理など）データ・リンク・ノード（例えば、北米
ＢＯＣのＥ２Ａ−ＴＢＯＳ:Telemetory Byte Oriented
Serialシステムなど）の物理的リンク形態をノード毎
に、自在に構成することが可能なリンク・コンフィギュ
レータに関する。

【０００３】

【従来の技術】通常、データ中継ノード或いはデータ終
端ノードにおいて、その論理的接続が物理的接続形態に
依存しないように、情報本体とそのサービス構造を記述
するヘッダ部とからなるパケットと呼ばれるデータ・ブ
ロックをノード毎に検査し、そのポイントで終端する
か、中継するかを動的に決定している。

【０００４】勿論、このパケットと呼ばれるデータ・ブ
ロックがネットワークのすべてのノードに行渡るように
物理接続上、完全リンクしている。しかし、このような
ノードごとの逐次パケット・リレーを実施すると、その
ノード毎に情報の終端か、中継かを決定する処理時間が
付加される。

【０００５】比較的構成ノード数の大きいネットワーク
では、ホップ数（通過するノードの段数）に依存する最
大転送所要時間を、著しく増大させる。したがって特定
経路での所定情報に対するレスポンスが、極端に遅延す
る傾向がみられる。更に、全ノードのメッセージ応答時
間が一定の範囲内に揃わないという動作特性を内包する
ことになる。

【０００６】このため、特定用途、例えば単純性・迅速
性のみを旨とするような保守／管理を主体とする業務な
どには、一般的に適さないことが多い。何故ならば、全
ノードのメッセージ応答時間が一定の範囲内に揃わない
と保守／管理の障害検出フェーズ、障害特定フェーズ、
障害復旧フェーズの時間的な管理に、最小、ノード単位
ではばらつきが生じるからである。

【０００７】加えて、より複雑な要素管理の実施が求め
られると、より高機能かつ高性能なハードウェア／ソフ
トウェアを有する対象、すなわち高価格の装置が集中管
理用に必要となり、顧客の設備投資環境に合わないこと
が多くある。従って、特に、このような特定用途に対し
ては、合理化に対する設備投資効率の良い、論理的接続
手続きを要しないサービスが要求されている。

【０００８】また、当然、論理的接続手続きを用いない
のであるから、これを用いずに、すべてのトポロジー
（形態）のネットワークにも、完全リンクを提供できる
手段、およびそのネットワーク・ファシリティ障害に対
する重複経路アロケーション機能が、具備されている必
要がある。

【０００９】このような特定用途に対し、迅速性（高速
なレスポンス）を実現するために従来から、これら特定
用途によるサービスが特徴として持つ、物理接続環境の
固定性ないし半固定性を利用して、経路接続を事前のノ
ード毎に個別設定し、ノード全体の経路構築を達成して
いる。この場合サービス構造を記述するヘッダ部を有さ
ず、論理的接続サービスは行われない。

【００１０】このように、その経路上でのデータ品質を
ハードウェアで保証する技術が存在している。しかし、
前記の従来技術では、サポート可能な物理的接続形態
は、ポイント・トゥ・ポイント：Point to Point か、
トゥリー:Tree に限られており、通信網に属するすべて
のトポロジーのネットワークに対応できるものではなか
った。さらにネットワークが再帰網（リング状に接続さ
れるネットワーク）である場合、それに特有のファシリ
ティ障害に対する重複経路アロケーション機能を持って
いない。

【００１１】また、接続の手段を機構的なスイッチに頼
っていたため、初期に与えられた物理的接続形態での運
用を、その管理対象とするネットワーク・ノードの増減
やネットワーク・ファシリティ障害に即して変えること
は、ハードウェア上での手操作を伴うため、非常に多く
の時間を要し、多くの問題を起こし易い。

【００１２】したがって、結果的に再変更は困難であ
り、ネットワーク・ファシリティ障害に即して接続形態
を変更しようとする場合には、動的な操作を伴うため手
操作ではまったく不可能であった。

【００１３】実質的に、ネットワーク管理者のリプロビ
ジョニングや、ファシリティ障害に対する重複経路アロ
ケーション機能により、初期運用形態からの物理的接続
を変化させ、ネットワークのトポロジー変化や、離散的
イベントに対する動的な経路アロケーションに対応して
いく手段を持つものではなかった。

【００１４】

【発明が解決しようとする課題】かかる状況の中で、前
述したように搬送装置、データ通信装置などのオーバー
・ヘッド・ビット（サービス・ビット）や一般のデータ
・コミュニケーション・ベアラ（ＤＤＳ、ＩＳＤＮな
ど）を利用した特定用途向（例えば、保守／管理など）
データ・リンク・ノード（例えば、北米ＢＯＣのＥ２Ａ
−ＴＢＯＳシステムなど）の物理接続を、ネットワーク
・トポロジーの変化に対応させて、ネットワーク管理者
の電子的なプロビジョニングないしリプロビジョニング
により自在に構成替えできる対網形態適用自在性機能の
要求が、増大してきた。

【００１５】このような要求は、頻繁に発生する管理対
象（例えば、電話系サービスの回線加入者）の増加によ
る搬送施設の増設によるものである。

【００１６】これに伴って、その物理的リンク形態を、
通信網に属するどのようなネットワーク・トポロジーに
対しても、自由に包括できるプロビジョナブルな電子的
リンク・コンフィギュレータとそれを運用する手段の提
供の必要や、ネットワーク・ファシリティ障害に対し経
路を重複して配置する手段の提供の必要が出てきた。

【００１７】したがって本発明は、これら特定用途にお
いて、特にその迅速性（高速なレスポンス）の必要に着
目し、特定経路の応答遅延の増大によるメッセージ応答
時間の均一性が維持しにくい論理的接続サービスを利用
するネットワーキング技術の採用を回避することを目的
とする。

【００１８】更に、経路構築業務を、ネットワーク管理
者の電子的プロビジョニングないしリプロビジョニング
による、電子的手続きを利用した固定的ないしは半固定
的な容易に再変更可能な物理接続により代行し、かつネ
ットワーク・ファシリティ障害に対する重複経路配置機
能をもつ、通信網に属する任意のネットワーク形態を形
成可能な電子的なユニバーサル・リンク・コンフィギュ
レータと、その電子的手続きによる運用手段の提供とを
目的とする。

【００１９】

【課題を解決するための手段】図１及び図２は、分割し
て示される本発明に従うユニバーサル・リンク・コンフ
ィギュレータの原理構成図である。図中、１００、１０
１・・１０ｎは、本発明のユニバーサル・リンク・コン
フィギュレータであり、各ネットワーク・ノードに配置
される。

【００２０】その隣接近端ノード間は、ケーブル等によ
るハードワイヤ１２を用いた集線／被集線（分線）によ
る情報転送パスで接続される。また、隣接遠端ノード間
は、ファシリティ・メディア１８１・・・１８ｍを用い
た独立リンクによる情報転送パスで結ばれる。

【００２１】１、２は、本発明のリンク・コンフィギュ
レータを備えるネットワーク・ノードが、ハードワイヤ
１２によって高インピーダンスに結合しているとき、こ
のハードワイヤ１２上を、流れるオーバー・ヘッド・ビ
ット内のデータ・ストリームに対し・そのノードが集線
側として機能するか、被集線（分線）側として機能する
かを決定するトランスファー・スイッチ・ロジックであ
る。

【００２２】ハードワイヤ１２上を、流れるデータ・ス
トリームは、キャリア送受信デバイス１１によって、Ｔ
ＴＬ／ＣＭＯＳロジック信号レベルにベース・バンド変
換され、キャリア送受信デバイス１１以降は、すべて、
このレベルのロジック信号で取り扱われる。

【００２３】また、図中、１５１・・・、１５ｍ、１６
１・・・１６ｍは、隣接する遠端ノードからのデータ・
ストリームを切断するか、接続するかを決定するメイク
・スイッチ・ロジックである。

【００２４】光信号等のイン・バンド・キャリア内に設
けられたオーバー・ヘッド・ビット（サービス・ビッ
ト）・ファシリティないしアウト・バンド・キャリアに
重畳されたユーザー・ビット・ファシリティや、一般的
なキャリア・ファシリティなどのファシリティ・メディ
ア１８１・・・１８ｍを介して、近端側キャリア送受信
デバイス１７１・・・１７ｍと遠端側キャリア送受信デ
バイス１９１・・・１９ｍとにより隣接する遠端ノード
と結合されている。

【００２５】ファシリティ・メディア１８１・・・１８
ｍ上を、流れるデータ・ストリームは、近端側キャリア
送受信デバイス１７１・・・１７ｍによって、ＴＴＬ／
ＣＭＯＳロジック信号レベルにベース・バンド変換さ
れ、近端側キャリア送受信デバイス１７１・・・１７ｍ
以降は、すべて、このレベルのロジック信号で取り扱わ
れる。

【００２６】このように本発明のリンク・コンフィギュ
レータにおいては、２系統のデータ・ストリーム、即
ち、近端集線／被集線（分線）側によるデータ・ストリ
ームと、隣接ノード群との遠端結合側によるデータ・ス
トリームを、当該ノードで終端させるのか、中継させる
のかを選択している。

【００２７】この選択のため、前者のデータ・ストリー
ムに対しては、選択スイッチ・ロジック３および４なら
びに、ＴＴＬ／ＣＭＯＳロジック信号結合デバイス７、
８が具備されている。

【００２８】後者のデータ・ストリームに対しては、選
択スイッチ・ロジック群１３１・・・１３ｍのならび
に、ＴＴＬ／ＣＭＯＳロジック信号結合デバイス群１４
１・・・１４ｍが具備されている。さらに、これら選択
スイッチ・ロジック群１３１・・・１３ｍは、結合線群
３０によって、それぞれが配線されることで、データ・
ストリームを、すべての方路に連結させることを可能に
している。

【００２９】また、これら選択スイッチ・ロジック群１
３１・・・１３ｍは、コンフィギュレーション・コント
ローラ１０により、ユーザー・インターフェース２８を
通じて認識したクラフト仮想端末２９がプロビジョニン
グ情報に基づく選択スイッチ・ロジック設定バイナリー
・コードとして、コントローラ・バス３１からラッチ付
デコーダ２７に送られ、選択制御信号２０、２１、２
２、２３、２４、２５、２６−１〜２６−ｍに変換され
て、与えられる。

【００３０】この選択制御信号２０、２１、２２、２
３、２４、２５、２６−１〜２６−ｍにより、対応する
選択スイッチ・ロジック及び選択スイッチ・ロジック群
の切替えが行われる。これによって、ネットワーク管理
者から自在な選択接続制御およびファシリティ障害に対
する重複経路アロケーション制御を受けられる。

【００３１】同時に、コンフィギュレーション・コント
ローラ１０は、先に述べた２系統のデータ・ストリーム
から、終端すべく接続された方路上の有効な情報につい
てのみをフィルターし、シリアル通信デバイス９とレジ
デント・バス３３を介し、シェアード・メモリ３２によ
り授受する。

【００３２】尚、シリアル通信デバイス９は、入出力シ
リアル通信線側に、上述２系統のデータ・ストリーム
を、終端するか、しないかを決定するメイク・スイッチ
・ロジック５、６を有し、同様に対応するラッチ付デコ
ーダ２７からの選択制御信号２４、２５により制御され
る。

【００３３】これにより当該ノードを、単純中継ノード
とするか、中継／終端を行う中間ノードとするか、終端
のみを行うエンド・ノードとするかが設定できるように
構成されている。

【００３４】

【作用】本発明は、図１及び図２に分割して示されてい
るようなリンク・コンフィギュレータ１００、１０１・
・１０ｎを各ネットワーク・ノードに配し、その隣接近
端ノード間は、ハードワイヤ１２を用いた集線／被集線
（分線）による情報転送パスで、また、隣接遠端ノード
間は、ファシリティ・メディア１８１・・・１８ｍを用
いた独立リンクによる情報転送パスで結ぶようにして利
用される。

【００３５】さらに、各ネットワーク・ノード内に置か
れるリンク・コンフィギュレータ１００、１０１・・１
０ｎに、それぞれクラフト仮想端末２９が具備されてい
る。このクラフト仮想端末２９から電子的手続きを用い
て電子的なプロビジョニング及び、再帰網対応型にあっ
ては更にファシリティ障害に備えた重複経路アロケーシ
ョンをすることで、これらのリンク・コンフィギュレー
タに導かれるすべての情報転送パスを、自在に結合／分
離することが可能である。

【００３６】したがって、すべてのネットワーク・ノー
ドと唯一の集中監視ないし集中管理をおこなう装置と
を、直接に、あるいは、間接に、その網に属するネット
ワーク・トポロジーとはかかわりなしに、その網上で完
全リンクさせることが可能となる。

【００３７】この結果、これらのネットワーク・ノード
と、とり結ばれる唯一の集中監視ないし集中管理の装置
から発行される所定のメッセージないしコマンドは、上
述の作用によって、ネットワーク上で、完全リンクされ
るすべてのネットワーク・ノードに、中継経路中で得た
他ノードのレスポンスとともに到達する。

【００３８】更に、それぞれのノード内でその所定のメ
ッセージないしコマンドのみが、フィルターされ、それ
らに対応してそれぞれのノード内にあるリソースを、そ
のメッセージないしコマンドが指定する特定ノードか
ら、このメッセージないしコマンドがたどり着いたのと
は逆の経路を経ることで、選択的に引き出すことができ
る。

【００３９】この際、唯一の集中監視ないし集中管理の
装置と直接接続されるネットワーク・ノードは、これら
それぞれのノード内から引き出されたリソースのみをフ
ィルターし、この唯一の集中監視ないし集中管理の装置
へ転送する。

【００４０】

【実施例】図３乃至図６は、本発明のユニバーサル・リ
ンク・コンフィギュレータの適用例と位置づけを説明す
る図である。図において、１００が本発明にしたがうユ
ニバーサル・リンク・コンフィギュレータである。

【００４１】図３及び図４は、本発明によるユニバーサ
ル・リンク・コンフィギュレータをＯＣ−12ＡＤＭ（Ad
d-Drop-Multiplexer) に適用した図であり、図５及び図
６は、ＯＣ−３ＡＤＭに適用した図である。

【００４２】図３、図５は、これら装置のハードウェア
機能単位の構成系を示し、図４、図６は、それぞれ対応
する図３、図５のユニバーサル・リンク・コンフィギュ
レータが入出力情報パスとしてインターフェースし得る
オーバーヘッド・ファシリティとの間の信号の流れを示
してある。

【００４３】ここでＯＣ−12ないしＯＣ−３ＡＤＭ装置
とは、有線光伝送系の北米標準であるＳＯＮＥＴ（同期
光網）規格に準拠した光伝送キャリアをサービスする装
置の一種である。

【００４４】この装置は、特に、ＯＣ−12（レベル１２
の光キャリア：622.080 百万ビット毎秒のデータ送受信
能力を持つ。）ないしＯＣ−３（レベル３の光キャリ
ア：155.520 百万ビット毎秒のデータ送受信能力を持
つ。）をそのバックボーン・キャリアとして持ち、その
キャリア中に写像されている同期多重構造化データ・ブ
ロック列を分離したり、結合したりして任意のトリビュ
ータリ・チャンネル・アロケーションを実現する。それ
とともに、そのトリビュータリ・ソースをトリビュータ
リ・キャリアとして送受信する能力を合わせ持つもので
ある。

【００４５】図３において、バックボーン・キャリア
は、左右の双方向太矢印で示されてい０ＯＣ−12信号で
あり、このキャリアは左右それぞれのＧＰ（グループ）
＃1 ／ＧＰ＃2 のＨＣ（高速チャンネル）ユニット３０
１乃至３０４で終端される。

【００４６】上述したように図３下部に配列されている
ＧＰ＃3 ／ＧＰ＃4 ／ＧＰ＃5 ／ＧＰ＃6 のＭＣ（中速
チャンネル）ユニット３０５乃至３１２との間でトリビ
ュータリ・チャンネル・アロケーションがとり行われ
る。

【００４７】又、図３最下部に双方向太矢印で示されて
いるＯＣ−３信号としてトリビュータリ・キャリア化さ
れる。この逆過程としてトリビュータリ・キャリアを終
端し、トリビュータリ・チャンネル・アロケーションを
施した後、バックボーン・キャリア化することも可能で
ある。

【００４８】尚、ＧＰ＃1 〜ＧＰ＃6 までのＨＣユニッ
ト３０１乃至３０４ないしＭＣユニット３０５乃至３１
２は、２重化されており、(W) 現用、(P) 予備、二つの
ユニットにより相互にサービスを補完できるようになっ
ている。

【００４９】また、これら６つのキャリア・ファシリテ
ィは各回線保守のためにオーバー・ヘッド・ビット（サ
ービス・ビット）を具備しており、これらは、６つの各
キャリアの中からＨＳ（高速スイッチ）３１３乃至３１
４及びＭＳ（中速スイッチ）ユニット３１５乃至３１８
で分離／多重される。

【００５０】この過程において分離／多重されたオーバ
ー・ヘッド・ビットのうち、本発明の適用例の用途に使
用されるＥ２Ａ−ＴＢＯＳ用サービス・ビットは本ユニ
バーサル・リンク・コンフィギュレータにサービス・キ
ャリアとして与えられる。

【００５１】これは、図４において、太矢印にて、６つ
のキャリア・ファシリティから本発明ユニバーサル・リ
ンク・コンフィギュレータ１００に導かれている。

【００５２】これとは、別に、ＨＳユニット３１３乃至
３１４及びＭＳユニット３１５乃至３１８は、ＧＰ＃1
〜ＧＰ＃6 までのＨＣユニット３０１乃至３０４及びＭ
Ｃユニット３０５乃至３１２が終端する光ファシリティ
の(W) 現用、(P) 予備の切替動作も、オーバー・ヘッド
・ビット中の別用途のためのサービス・ビットを用いて
行っている。

【００５３】さらに、本発明のユニバーサル・リンク・
コンフィギュレータ１００は、外部装置とインターフェ
ースするための、ＥＸＴ（外部シリアル通信）ポートも
具備している。

【００５４】図５、図６に示されているＯＣ−３ＡＤＭ
への適用例は、上述したＯＣ−12ＡＤＭへの適用例とほ
ぼ同じであるが、バックボーン・キャリアがＯＣ−３信
号である点、トリビュータリ・キャリアを、同じくＯＣ
−３信号で、２グループ（ＧＰ＃4 、ＧＰ＃5 ）しか持
たない点のみが異なっている。

【００５５】尚、トリビュータリ・キャリアに写像され
るＯＣ−３信号は、有効伝送容量をキャリア・レートの
丁度３分の１（51.840百万ビット毎秒）しか有していな
いことは、注意されるべきである。

【００５６】図７乃至図１０は、本発明のユニバーサル
・リンク・コンフィギュレータの実施例詳細構成ブロッ
ク図である。

【００５７】このうち図７、図８は、図３ないし図６で
示されたＯＣ−12ないしＯＣ−３ＡＤＭ装置内でのユニ
バーサル・リンク・コンフィギュレータ１００の位置付
けにしたがい、各ＡＤＭ装置内のＳＶ（監視）ユニット
に置かれ、ネットワークを完全リンクさせる機能を果た
すため本発明のユニバーサル・リンク・コンフィギュレ
ータがどのような内部構造を持っているかを２つに分割
して詳細に示すものである。

【００５８】図９、図１０は、外部装置とインターフェ
ースするための、ＥＸＴポートの詳細構成を示すブロッ
ク図である。

【００５９】特に、図９では、本発明の一実施例におい
て、各ネットワーク・ノードと唯一の集中監視ないし集
中管理をおこなう装置として位置付けられるＥ２Ａ−Ｔ
ＢＯＳ装置との直接接続に利用される場合の相互接続構
成を明らかにしている。

【００６０】一方、図１０では、オーバー・ヘッド・キ
ャリアのコンテキスト・ギャップ（断絶点）にあって、
前記Ｅ２Ａ−ＴＢＯＳ装置の張出しとして、間接接続に
利用される場合の相互接続構成を明らかにしている。

【００６１】図７及び図８に戻り説明すると、１０、２
７、２８、２９、３１、３２、３３は、図１及び図２で
示したものと同一のものとして同一の記号及び番号で示
している。また、ユニバーサル・リンク・コンフィギュ
レータの信号起点ないし他系からの信号入力点に直接接
続されるスイッチ素子をそれぞれＡ、Ｂ、Ｃ、Ｄ、Ｅ、
Ｆ、Ｇ、Ｈ、Ｉで示している。

【００６２】更に信号終端点ないし他系への信号出力点
に直接接続されるスイッチ素子をそれぞれｊ、ｋ、ｌ、
ｍ、ｎ、ｏ、ｐ、ｑ、ｒで示してある。又、スイッチ素
子Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉの分配信号とそ
の信号を結合する各リンク・ゲート（＆記号にて示され
ている多入力論理積ゲート７、８、１４１〜１４６）と
の間に挿入され、結合信号を選択的に構成可能なスイッ
チ素子をそれぞれのリンク・ゲート順に添字を付し表記
している。

【００６３】このうち、スイッチ素子Ａを通過して分配
される信号に対するスイッチ素子は、a₀、a₁、a₂、a₃、
a₄、a₅、a₆、a₇であり、スイッチ素子Ｂを通過して分配
される信号に対するスイッチ素子は、b₀、b₁、b₂、b₃、
b₄、b₅、b₆、b₇である。

【００６４】スイッチ素子Ｃを通過して分配される信号
に対するスイッチ素子は、c₀、c₁、c₂、c₃、c₄、c₅、
c₆、c₇であり、スイッチ素子Ｄを通過して分配される信
号に対するスイッチ素子は、d₀、d₁、d₂、d₃、d₄、d₅、
d₆、d₇である。

【００６５】同様にスイッチ素子Ｅを通過して分配され
る信号に対するスイッチ素子は、e₀、e₁、e₂、e₃、e₄、
e₅、e₆、e₇であり、スイッチ素子Ｆを通過して分配され
る信号に対するスイッチ素子は、f₀、f₁、f₂、f₃、f₄、
f₅、f₆、f₇であり、スイッチ素子Ｇを通過して分配され
る信号に対するスイッチ素子は、g₀、g₁、g₂、g₃、g₄、
g₅、g₆である。

【００６６】更に、スイッチ素子Ｈを通過して分配され
る信号に対するスイッチ素子は、h₁、h₂、h₃、h₄、h₅、
h₆、h₇であり、スイッチ素子Ｉを通過して分配される信
号に対するスイッチ素子は、i₁、i₂、i₃、i₄、i₅、i₆、
i₇である。

【００６７】ここで、本発明の一実施例では、データ・
ブロックの分離単位は、調歩同期通信によるスタート・
ビットとストップ・ビットとによってパッケージされる
パリティ・ビット付オクテット表記によるキャラクタと
なる。従って、ユニバーサル・リンク・コンフィギュレ
ータ内に実装されるシリアル通信素子は、ユニバーサル
非同期受信送信素子（ＵＡＲＴ）３２となる。

【００６８】また、参照数字７０乃至７５で示されるFE
-LINK#1 、FE-LINK#2 、FE-LINK#3、FE-LINK#4 、FE-LI
NK#5 、FE-LINK#6 は、ＴＴＬ／ＣＭＯＳロジック信号
転送用トランシーバ素子である。これらは、図３乃至図
６中で示したＨＳユニットないしＭＳユニット（図３、
図５中の参照数字、３１３乃至３１８）との間におい
て、ベースバンド信号で送受信するファシリティ・メデ
ィアの一部となる。

【００６９】ファシリティ・メディア本体は、ＨＳユニ
ット３１３乃至３１４及びＭＳユニット３１５乃至３１
８と、ＨＣユニット３０１乃至３０４及びＭＣユニット
３０５乃至３１２中にあり、ＨＳユニット３１３乃至３
１４及びＭＳユニット３１５乃至３１８との間で授受さ
れたベースバンド・データは、予め割当てられたオーバ
ー・ヘッド・ビット上の帯域に多重あるいはそれから分
離された後、ＨＣユニット３０１乃至３０４ないしＭＣ
ユニット３０５乃至３１２にて光信号に変換あるいはそ
れから逆変換される。

【００７０】図３乃至図６中で示したユニバーサル・リ
ンク・コンフィギュレータ１００におけるＧＰ＃1/ＧＰ
＃2/ＧＰ＃3/ＧＰ＃4/ＧＰ＃5/ＧＰ＃6/ＥＸＴの各入出
力点は、図７及び図８中においても同一である。

【００７１】ラッチ付デコーダ２７のデコーダ出力ａ₀
〜a₇、b₀〜b₇、c₀〜c₇、d₀〜d₇、e₀〜e₇、f₀〜f₇、g₀〜
g₆、h₁〜h₇、i₁〜i₇、j 〜r 、A 〜I は、それぞれ対応
するスイッチ素子a₀〜a₇、b₀〜b₇、c₀〜c₇、d₀〜d₇、e₀
〜e₇、f₀〜f₇、g₀〜g₆、h₁〜h₇、i₁〜i₇、j 〜r 、A 〜
I を接続するか、切断するかをロジック的に与えてい
る。

【００７２】図９、図１０は、図７及び図８のＥＸＴ入
出力が、外部装置とどのようにインターフェースするの
かを具体的に表している。図９には、インターフェース
する外部装置をＥ２Ａ−ＴＢＯＳ装置９００とした場合
の外部接続構成が示されている。

【００７３】図中、Ｅ２Ａ−ＴＢＯＳ装置９００の送信
出力(Tx)の後段にある平衡型ドライバ素子９０１は、○
印側の信号線と無印側の信号線に、それぞれ、ロジック
的に逆転した信号をVcc （ロジック「Ｈ」）とVss （ロ
ジック「Ｌ」）とを用いて出力する。

【００７４】この出力信号は、Ｅ２Ａ−ＴＢＯＳ装置９
００の外部接続用コネクタ(E2A/TBOS)９０２を経て、Ｏ
Ｃ−１２ないしＯＣ−３ＡＤＭのE2A1（または、E2A2）
外部接続用コネクタ９０３に、ケーブルを用いて接続さ
れる。

【００７５】ＯＣ−１２ないしＯＣ−３ＡＤＭに入力さ
れた平衡信号は、ライン・インピーダンスR₂で終端さ
れ、平衡信号線切断時（すなわち、コネクタ間接続ケー
ブル断線時）、そのロジック状態を確定させるための抵
抗r₁、r₂とVss 、および抵抗r₁、r₂とVcc によるテブナ
ン終端を用いたフェイル・セーフ回路系を経て、平衡型
レシーバ素子９０４に、それぞれ○印側の信号線と無印
側の信号線を合致させて入力される。

【００７６】そして、平衡信号は、Ｅ２Ａ−ＴＢＯＳ装
置９００の送信信号(Tx)と同一のＴＴＬ／ＣＭＯＳロジ
ック信号に復号された後、ＯＣ−１２ないしＯＣ−３Ａ
ＤＭ装置のＥＸＴ側のスイッチ素子Ｈに到達する。

【００７７】この時、この平衡信号は、ＯＣ−１２ない
しＯＣ−３ＡＤＭ装置のＥＸＴ側のスイッチ素子p より
出力されるＴＴＬ／ＣＭＯＳロジック信号にてハイ・イ
ンピーダンス制御される平衡型ドライバ素子９０５の出
力にも、それぞれ○印側の信号線と無印側の信号線を合
致させて直接接続される。

【００７８】しかし、このスイッチ素子p より出力され
るＴＴＬ／ＣＭＯＳロジック信号は、スイッチ素子p の
切断状態を反映して、ＴＴＬ／ＣＭＯＳロジック信号レ
ベルでロジック「Ｌ」に保たれる結果、この平衡信号線
に対する出力をハイ・インピーダンスとするため、スイ
ッチ素子Ｈに入力される信号に影響を与えることはな
い。

【００７９】さらに、この平衡信号は、ＯＣ−１２ない
しＯＣ−３ＡＤＭのE2A2（または、E2A1）外部接続用コ
ネクタ９０６を経て、他の外部接続によるすべてのＯＣ
−１２ないしＯＣ−３ＡＤＭの外部接続用コネクタに、
ケーブル１２によりデイジー・チェイン接続されること
で同報される。

【００８０】各ＯＣ−１２ないしＯＣ−３ＡＤＭ装置
に、この情報パスを使って、Ｅ２Ａ−ＴＢＯＳ装置９０
０より同報されたメッセージは、途中、中継経路で各Ａ
ＤＭ装置のレスポンスと結合されるが、それぞれのＡＤ
Ｍ装置内でそのメッセージのみがフィルターされること
により、この外部装置９００から選択的に各ＡＤＭ装置
のリソースを引き出せる。

【００８１】このリソースは、また途中、同様に各ＡＤ
Ｍ装置が中継するこの同報メッセージと結合されるが、
Ｅ２Ａ−ＴＢＯＳ装置９００と直接接続するＡＤＭ装置
が、これらそれぞれのＡＤＭ装置内から引き出されたリ
ソースのみをフィルターし、このＥ２Ａ−ＴＢＯＳ装置
９００へ転送する。

【００８２】このリソースは、メッセージにより選択さ
れたＡＤＭ装置のスイッチ素子q より出力されるＴＴＬ
／ＣＭＯＳロジック信号によりハイ・インピーダンス制
御される平衡型ドライバ素子９０７のハイ・インピーダ
ンス（ロジック「Ｈ」）あるいは Vcc（ロジック「Ｈ）
および Vss（ロジック「Ｌ」）の平衡信号出力により、
上述の経路とは逆の経路を経て、Ｅ２Ａ−ＴＢＯＳ装置
９００の外部接続用コネクタ(E2A/TBOS)９０２に戻る。

【００８３】次に結合ライン・インピーダンスR₁により
終端され、それぞれ○印側の信号線と無印側の信号線を
合致させて、Ｅ２Ａ−ＴＢＯＳ装置９００の受信側(Rx)
前段の平衡型レシーバ素子９０８の平衡信号線に入力さ
れる。

【００８４】入力された平衡信号は、この平衡型レシー
バ素子９０８によりＴＴＬ／ＣＭＯＳロジック信号に変
換され、Ｅ２Ａ−ＴＢＯＳ装置９００へのレスポンスと
して回収される。

【００８５】各ＡＤＭ装置のスイッチ素子Ｉの前段にお
かれた平衡型レシーバ素子５０８の平衡信号線切断時
（すなわち、コネクタ間接続ケーブル断線時）、そのロ
ジック状態を確定させるための抵抗r₃、r₄とVss 、およ
び抵抗r₃、r₄とVcc によるテブナン終端を用いたフェイ
ル・セーフ回路系および、ライン・インピーダンスR₃に
よる平衡線終端により、このレスポンス系平衡信号線回
路網にロジック「Ｈ」をＥ２Ａ−ＴＢＯＳ装置９００の
受信側(Rx)に現出させるような最小差動電圧以上の電圧
を維持させることが可能である。

【００８６】このため各ＡＤＭ装置のスイッチ素子q か
らのＴＴＬ／ＣＭＯＳロジック信号レベルでのロジック
「Ｈ」出力信号による平衡信号線のハイ・インピーダン
ス状態は、透過的に、Ｅ２Ａ−ＴＢＯＳ装置９００の受
信側(Rx)において、ＴＴＬ／ＣＭＯＳロジック信号レベ
ルでのロジック「Ｈ」を伝達することができる。

【００８７】もちろん、各ＡＤＭ装置のスイッチ素子Ｉ
には、各ＡＤＭ装置のスイッチ素子q からの出力信号状
態が、そのまま伝わる。しかし、スイッチ素子Ｉは設定
により切断されるので、これ以上先への信号の入力が遮
断され、スイッチ素子Ｉ以降の信号に影響を及ぼすこと
はない。

【００８８】図１０には、インターフェースする外部装
置を、Ｅ２Ａ−ＴＢＯＳ装置の張出しとして機能するオ
ーバー・ヘッド・キャリアのコンテキスト・ギャップ
（断絶点）にあるＯＣ−12ないしＯＣ−３ＡＤＭ装置と
した場合の外部接続構成が示されている。図中、Ｅ２Ａ
−ＴＢＯＳ装置の張出しとして機能するＡＤＭ装置を左
側に配してある。

【００８９】Ｅ２Ａ−ＴＢＯＳ装置の張出しＡＤＭ装置
は、Ｅ２Ａ−ＴＢＯＳ装置の送信信号(Tx)を中継し、こ
の張出しＡＤＭ装置のスイッチ素子p より出力されるＴ
ＴＬ／ＣＭＯＳロジック信号にてハイ・インピーダンス
制御される平衡型ドライバ素子１０１は、○印側の信号
線と無印側の信号線に、それぞれ、ロジック的に逆転し
た信号をVcc （ロジック「Ｈ」）とVss （ロジック
「Ｌ」）として用いるか、あるいはハイ・インピーダン
ス（ロジック「Ｈ」）を用いるかして出力する。

【００９０】このドライバ素子１０１が接続される平衡
信号線１０２には、同じ張出しＡＤＭ装置内に、ライン
・インピーダンスR₂で終端され、平衡信号線切断時（す
なわち、コネクタ間接続ケーブル断線時）、そのロジッ
ク状態を確定させるための抵抗r₁、r₂とVss 、および抵
抗r₁、r₂とVcc によるテブナン終端を用いたフェイル・
セーフ回路系を経て、それぞれ○印側の信号線と無印側
の信号線を合致させたかたちで接続されている平衡型レ
シーバ素子１０３も結合されている。

【００９１】これにより、このドライバ素子１０３が、
この張出しＡＤＭ装置のスイッチ素子p より出力された
ＴＴＬ／ＣＭＯＳロジック「Ｌ」信号により、ハイ・イ
ンピーダンス状態となっても、この平衡信号線回路網に
ロジック「Ｈ」を現出させるような最小差動電圧以上の
電圧を維持させ得るため、このスイッチ素子p からのＴ
ＴＬ／ＣＭＯＳロジック信号は、この平衡信号線１０２
を通して、透過的にこの平衡信号線上に結合される他の
すべてのＡＤＭ装置のレシーバ素子で、同一のＴＴＬ／
ＣＭＯＳロジック信号に変換され、各スイッチ素子Ｈに
入力され得る。

【００９２】ただし、この張出しＡＤＭ装置のスイッチ
素子Ｈには、同じ張出しＡＤＭ装置のスイッチ素子p か
らの出力信号状態が、そのまま伝わるが、スイッチ素子
Ｈは設定による切断により、これ以上先への信号の入力
を遮断するため、スイッチ素子Ｈ以降の信号に影響をお
よぼすことはない。

【００９３】この張出しＡＤＭ装置のスイッチ素子p よ
り出力され、次段のドライバ素子により駆動された出力
信号は、この張出しＡＤＭ装置の外部接続用コネクタE2
A1(または、E2A2) １０４を経て、右側に配された張出
し外のＯＣ−12ないしＯＣ−３ＡＤＭのE2A1( または、
E2A2) 外部接続用コネクタ１０５に、ケーブルを用いて
接続される。

【００９４】このＯＣ−12ないしＯＣ−３ＡＤＭに入力
された平衡信号は、ライン・インピーダンスR₂で終端さ
れ、平衡信号線切断時（すなわち、コネクタ間接続ケー
ブル断線時）、そのロジック状態を確定させるための抵
抗r₁、r₂とVss 、および抵抗r₁、r₂とVcc によるテブナ
ン終端を用いたフェイル・セーフ回路系を経て、平衡型
レシーバ素子１０６に、それぞれ○印側の信号線と無印
側の信号線を合致させて入力される。

【００９５】平衡信号をこの張出しＡＤＭ装置のスイッ
チ素子p からの出力信号と同一のＴＴＬ／ＣＭＯＳロジ
ック信号に復号された後、この張出し外のＯＣ−12ない
しＯＣ−３ＡＤＭ装置のＥＸＴ側のスイッチ素子Ｈに到
達する。

【００９６】この時、この平衡信号は、この張出し外の
ＯＣ−１２ないしＯＣ−３ＡＤＭ装置のＥＸＴ側のスイ
ッチ素子p より出力されるＴＴＬ／ＣＭＯＳロジック信
号によりハイ・インピーダンス制御される平衡型ドライ
バ素子１０７の出力も、それぞれ○印側の信号線と無印
側の信号線を合致させて直接に接続される。

【００９７】しかし、このスイッチ素子p より出力され
るＴＴＬ／ＣＭＯＳロジック信号は、スイッチ素子p の
切断状態を反映して、ＴＴＬ／ＣＭＯＳロジック信号レ
ベルでロジック「Ｌ」に保たれる。その結果、この平衡
信号線に対する出力がハイ・インピーダンスとなり、ス
イッチ素子Ｈに入力される信号に影響を与えることはな
い。

【００９８】更に、この平衡信号は、この張出し外のＯ
Ｃ−12ないしＯＣ−３ＡＤＭのE2A2（または、E2A1）外
部接続用コネクタ１０８を経て、他の外部接続によるす
べての張出し外のＯＣ−12ないしＯＣ−３ＡＤＭの外部
接続用コネクタに、ケーブル１２によりデイジー・チェ
イン接続されることで同報される。

【００９９】これら張出し外の各ＯＣ−12ないしＯＣ−
３ＡＤＭ装置に、この情報パス１２を使って、張出しＡ
ＤＭ装置より同報されたＥ２Ａ−ＴＢＯＳ装置からのメ
ッセージが、途中、中継経路で各ＡＤＭ装置のレスポン
スと結合される。

【０１００】それぞれのＡＤＭ装置内で上記メッセージ
のみがフィルターされることにより、外部装置から張出
しＡＤＭ装置を通して選択的にこれら各張出し外ＡＤＭ
装置ならびに張出しＡＤＭ装置自身のリソースが引き出
される。このリソースは、また途中、同様に各張出し外
ＡＤＭ装置ならびに張出しＡＤＭ装置自身が中継する同
報メッセージと結合される。

【０１０１】そして最終的にＥ２Ａ−ＴＢＯＳ装置と直
接接続するＡＤＭ装置が、これらそれぞれの張出し外Ａ
ＤＭ装置ならびに張出しＡＤＭ装置内から引き出された
リソースのみをフィルターし、このＥ２Ａ−ＴＢＯＳ装
置に転送する。

【０１０２】このリソースは、張出し外ＡＤＭ装置で
は、メッセージにより選択されたＡＤＭ装置のスイッチ
素子ｑより出力されるＴＴＬ／ＣＭＯＳロジック信号に
よりハイ・インピーダンス制御される平衡型ドライバ素
子１０９のハイ・インピーダンス（ロジック「Ｈ」）或
いはVcc （ロジック「Ｈ」）およびVss （ロジック
「Ｌ」）の平衡信号出力により、上述の経路とは逆の経
路を経て、張出しＡＤＭ装置の外部接続用コネクタE2A1
（または、E2A2）１０４に戻る。

【０１０３】そしてライン・インピーダンスR₃で終端さ
れ、平衡信号線切断時（すなわち、コネクタ間接続ケー
ブル断線時）、そのロジック状態を確定させるための抵
抗r₃、r₄とVss 、および抵抗r₃、r₄とVcc によるテブナ
ン終端を用いたフェイル・セーフ回路系を経て、平衡型
レシーバ素子１１０に、それぞれ○印側の信号線と無印
側の信号線を合致させて入力される。

【０１０４】ついで、平衡信号をこれら各張出し外ＡＤ
Ｍ装置のスイッチ素子ｑからの出力信号と同一のＴＴＬ
／ＣＭＯＳロジック信号に復号された後、この張出しＡ
ＤＭ装置のＥＸＴ側のスイッチ素子Ｉに到達する。

【０１０５】この時、この平衡信号は、この張出しＡＤ
Ｍ装置のＥＸＴ側のスイッチ素子ｑより出力されるＴＴ
Ｌ／ＣＭＯＳロジック信号にてハイ・インピーダンス制
御される平衡型ドライバ素子１１１の出力にも、それぞ
れ○印側の信号線と無印側の信号線を合致させて直接接
続される。

【０１０６】しかし、このスイッチ素子ｑより出力され
るＴＴＬ／ＣＭＯＳロジック信号は、スイッチ素子ｑの
切断状態を反映して、ＴＴＬ／ＣＭＯＳロジック信号レ
ベルでロジック「Ｌ」に保たれる。これにより、この平
衡信号線に対する出力をハイ・インピーダンスとするた
め、このスイッチ素子Ｉに入力される信号に影響を与え
ることはない。

【０１０７】この張出しＡＤＭ装置のＥＸＴ側のスイッ
チ素子Ｉに入力された信号は、ここを経由した後、Ｅ２
Ａ−ＴＢＯＳ装置に渡り、この外部装置へのレスポンス
として回収される。

【０１０８】ところで、これら各張出し外ＡＤＭ装置の
スイッチ素子ｑからの出力信号が、これらのバス状接続
された平衡信号線上につくりだすハイ・インピーダンス
（ロジック「Ｈ」）状態は、これら各張出し外ＡＤＭ装
置のスイッチＩの前段におかれた平衡型レシーバ素子１
１２の平衡信号線切断時（すなわち、コネクタ間接続ケ
ーブル断線時）、そのロジック状態を確定させるための
r₃、r₄とVss 、およびr₃、r₄とVcc によるテブナン終端
を用いたフェイル・セーフ回路系および、ライン・イン
ピーダンスR₃による平衡線終端により、このレスポンス
系平衡信号線回路網にロジック「Ｈ」を張出しＡＤＭ装
置のＥＸＴ側のスイッチ素子Ｉに現出させるような最小
差動電圧以上の電圧を維持させ得る。

【０１０９】このためこれら各張出し外ＡＤＭ装置のス
イッチ素子ｑからのＴＴＬ／ＣＭＯＳロジック信号レベ
ルでのロジック「Ｈ」出力信号による平衡信号線のハイ
・インピーダンス状態は、透過的に、この張出し外ＡＤ
Ｍ装置のＥＸＴ側のスイッチ素子Ｉにおいて、ＴＴＬ／
ＣＭＯＳロジック信号レベルでロジック「Ｈ」を伝達す
ることができる。

【０１１０】もちろん、これら各張出し外ＡＤＭ装置の
スイッチ素子Ｉには、これら各張出し外ＡＤＭ装置のス
イッチ素子ｑからの出力信号状態が、そのまま伝わる
が、スイッチ素子Ｉは設定による切断により、これ以上
先への信号の入力を遮断するため、スイッチ素子Ｉ以降
の信号に影響を及ぼすことはない。

【０１１１】図１１は、再帰網型ネットワークに本発明
のユニバーサル・リンク・コンフィギュレータを適用し
た例である。

【０１１２】図８乃至図１０のような詳細構造を持つ本
発明によるユニバーサル・リンク・コンフィギュレータ
は、図３乃至図６の説明で位置付けられたＯＣ−12ない
しＯＣ−３ＡＤＭ装置に内蔵され、各ＡＤＭ装置は、Ｏ
Ｃ−12光伝送路４０により図１１に示されるようなリン
ク状に構成される再帰網型ネットワークの各ノードに配
置される。

【０１１３】更に、後に詳細に説明するように各ＡＤＭ
装置には、図１１に記述されるようなファシリティ障害
に対する重複経路アロケーションを含むプロビジョニン
グが施される。

【０１１４】図１２乃至図１７は、図１１の構成例に対
する各ＡＤＭ装置内のユニバーサル・リンク・コンフィ
ギュレータの内部接続である。尚、図１２乃至図１７
は、分割して示される図であり、図１２及び図１３、図
１４及び図１５、図１６及び図１７は、それぞれ２分割
された組を構成している。

【０１１５】ここでＥ２Ａ−ＴＢＯＳの外部インターフ
ェースならびにプロトコルは、米国電話会社であるベル
コア(Bell Core) により制定されている仕様に基づいて
構成される。またＡＤＭ装置へのＥ２Ａ−ＴＢＯＳパラ
メータの設定は、例えば、専用トランザクション言語の
一つであるＴＬ（Transaction Language) −１により行
われる。

【０１１６】このＴＬ−１によるパラメータの設定の内
容は、（１）ＴＢＯＳ Display 番号の設定。（２）最
終Display 番号の設定。（３）そのＯＣ−ｎをＴＢＯＳ
リンクとして使用するか否か。（４）ＴＢＯＳマスター
リンク設定を含むものである。

【０１１７】このように専用トランザクション言語ＴＬ
−１を用い、各ＡＤＭ装置それぞれに、いずれかのＡＤ
Ｍ装置内のクラフト仮想端末２９からプロビジョニング
が行われ、実施例としてＥ２Ａ−ＴＢＯＳ関連のパラメ
ータが図１１に記述されたように設定される。

【０１１８】これによりユニバーサル・リンク・コンフ
ィギュレータに対し、図１２乃至図１７に図示したよう
な経路を設定することができる。

【０１１９】即ち、各ＡＤＭ装置のクラフト仮想端末２
９は、各ＡＤＭ装置が有するオーバー・ヘッド・ビット
中のＥ２Ａ−ＴＢＯＳ用に供するものとは別のサービス
・ビット、ならびに別の装置外接続系を用いて完全リン
クされている。このため、ネットワーク上にあるどれか
一つのＡＤＭ装置のクラフト仮想端末２９を使って、こ
のＡＤＭ装置自身及びネットワーク上にある他のＡＤＭ
装置のすべてに対しても、ここからプロビジョニングす
ることが可能である。

【０１２０】次に、図１１に示したような各リンク形態
が、各ユニバーサル・リンク・コンフィギュレータをど
のように経路設定することにより達成されるかを図１２
乃至図１７を用いて説明する。

【０１２１】尚、上述した同報メッセージと途中、中継
経路で結合された各ＡＤＭ装置のレスポンスは、この結
合情報を終端する各ＡＤＭ装置内のＵＡＲＴ９に、一且
取込まれシェアード・メモリ３２に展開される。その
後、コンフィギュレーション・コントローラ１０によ
り、シェアード・メモリ３２から同報メッセージのみ
が、検索され、フィルターされて各ＡＤＭ装置で受取ら
れる。

【０１２２】また、途中、同様に各ＡＤＭ装置が中継す
るこの同報メッセージと結合された各ＡＤＭ装置のレス
ポンスは、最終的にＥ２Ａ−ＴＢＯＳ装置と直接接続す
るＡＤＭ装置内のＵＡＲＴ９に、一且取込まれシェアー
ド・メモリ３２に展開される。その後、コンフィギュレ
ーション・コントローラ１０により、シェアード・メモ
リ３２からレスポンスのみが、検索されることによりそ
のレスポンスのみがフィルターされる。そして、当該Ａ
ＤＭ装置のレスポンスと結合され、ＡＤＭ装置内のＵＡ
ＲＴ９から直ちにＥ２Ａ−ＴＢＯＳ装置に転送される。

【０１２３】図１１は、先に説明したようにＯＣ−12光
伝送路４０を有するリング構成によるリンク形態を表し
ている。第一の設定（＊１）を施されたユニバーサル・
リンク・コンフィギュレータ４１、４２、４３は、図１
２及び図１３に示されたように、メッセージ／コマンド
／レスポンス共用パス（Ｅ−ｅ₇−ｒ）ないし（Ｆ−ｆ
₇−ｒ）、（Ｇ−Ｇ₅−ｎ）ないし（Ｆ−ｆ₅−ｎ）、
および（Ｇ−ｇ₆−ｏ）ないし（Ｅ−ｅ₆−ｏ）を持
つ。

【０１２４】更に第二の設定（＊２）を施され、Ｅ２Ａ
−ＴＢＯＳ装置４４と接続されているユニバーサル・リ
ンク・コンフィギュレータ４５は、図１４及び図１５又
は図１６及び図１７のいずれかに示されているように、
図１４及び図１５では、メッセージ／コマンド／レスポ
ンス共用パス（Ｈ−ｈ₅−ｎ）および（Ｆ−ｆ₇−ｒ）
とレスポンス専用パス（Ｇ−ｇ₀−ｑ）を、図１６及び
図１７では、メッセージ／コマンド／レスポンス共用パ
ス（Ｈ−ｈ₆−ｏ）および（Ｅ−ｅ₇−ｒ）とレスポン
ス専用パス（Ｇ−ｇ₀−ｑ）を持つ。

【０１２５】図１４及び図１５又は図１６及び図１７の
ようにプロビジョニングされたユニバーサル・リンク・
コンフィギュレータを持つＡＤＭ装置は、また図９にお
いて説明した外部接続系において、図１８のような外部
接続系パスを構成する。

【０１２６】この外部接続系パスは、Ｅ２Ａ−ＴＢＯＳ
側からＯＣ−12／ＯＣ−３ＡＤＭ装置へのメッセージ／
コマンド／レスポンス共用パス（(Tx)−(E2A/TBOS)−E2
A1−H ）とＯＣ−12／ＯＣ−３ＡＤＭ側からＥ２Ａ−Ｔ
ＢＯＳ側へのレスポンス専用パス（ｑ−E2A1−(E2A/TBO
S)−（Rx））とからなる。

【０１２７】図１９は、図１１と同じくリング構成によ
るリンク形態を表しているが、二つのリングが各リング
内のＡＤＭ装置同志の外部接続系を利用してバック・ト
ゥ・バック接続により連結されている構成に本発明のユ
ニバーサル・リンク・コンフィギュレータを適用した実
施例である。

【０１２８】この構成は、第一の設定（＊１）、第二の
設定（＊２）及び第三の設定（＊３）が施されているユ
ニバーサル・リンク・コンフィギュレータをもつＡＤＭ
装置からなっている。第一の設定（＊１）及び、第二の
設定（＊２）による情報パスの構成は図１１に関連して
説明した通りである。

【０１２９】第三の設定（＊３）による情報パスの構成
は、即ち、２分割された図２０及び図２１に示されてい
るように、メッセージ／コマンド／レスポンス共用パス
（Ｅ−ｅ₇−ｒ）ないし（Ｆ−ｆ₇−ｒ）、および（Ｇ
−ｇ₀−p ）とメッセージ／コマンド／レスポンス共用
パス（Ｅ−ｅ₆−ｏ）ないしレスポンス専用パス（Ｉ−
ｉ₅−ｎ）、およびメッセージ／コマンド／レスポンス
共用パス（Ｆ−ｆ₅−ｎ）ないしレスポンス専用パス
（Ｉ−ｉ₆−ｏ）を持つ。

【０１３０】図２０及び図２１に示されるようにプロビ
ジョニングされたユニバーサル・リンク・コンフィギュ
レータをもつＡＤＭ装置は、また図２２のような外部接
続系パスを持つ。即ち、この外部接続系パスは、図１０
において説明した外部接続系において、図２２のような
パスを構成する。

【０１３１】Ｅ２Ａ−ＴＢＯＳ装置のFE-LINK ファシリ
ティの断絶点にあって、（この例では、図１９におい
て、ＯＣ−３ＡＤＭ（♯2 ）１９１とＯＣ−12ＡＤＭ
（♯6 ）１９２の間）一方にＥ２Ａ−ＴＢＯＳ装置の張
出しとして設定されたＡＤＭ装置を、他方に通常のＡＤ
Ｍ装置を張出し外として置き、両者を外部接続すること
で更なるFE-LINK ファシリティの延長を行うためのもの
である。

【０１３２】この外部接続系は、二つのパスを有する。
即ち、第一は、ＯＣ−３ＡＤＭ（♯2 ）１９１とＯＣ−
12ＡＤＭ（♯6 ）１９２の間では、張出しＡＤＭ（図２
２中、左側のＯＣ−12／ＯＣ−３ＡＤＭ）側から張出し
外ＡＤＭ（図２２中、右側のＯＣ−12／ＯＣ−３ＡＤ
Ｍ）側へのメッセージ／コマンド／レスポンス共用パス
（ｐ−E2A1（１０４）−E2A1（１０５）−Ｈ) および
（ｐ−E2A1（１０４）−E2A1（１０５）−E2A2（１０
８）−Ｈ^M）；M ＝3 （Ｈ^Mは図１９のＯＣ−12ＡＤＭ
（♯6 ）１９２へのパスを表す。）である。

【０１３３】第二は、張出し外ＡＤＭ側から張出しＡＤ
Ｍへのレスポンス専用パス（ｑ−E2A1（１０５）−E2A1
（１０４）−Ｉ）ないし（ｑ^M−E2A2（１０８）−E2A1
（１０５）−E2A1（１０４）−Ｉ）；M ＝3 （ｑ^Mは図
１９のＯＣ−12ＡＤＭ（♯6）１９２からのパスを表
す。）である。

【０１３４】次に上述した図１１及び図１９の二適用例
において、各ＡＤＭ装置内にあるそれぞれのユニバーサ
ル・リンク・コンフィギュレータが内蔵するＵＡＲＴ素
子９が、メッセージ／コマンド／レスポンス共用パスお
よびレスポンス専用パスを経た情報を内部でどのように
フィルターするかを、メッセージ／コマンドおよびレス
ポンスの網内でのフローに着目して説明する。

【０１３５】まず、図１１のリング構成においては、Ｅ
２Ａ−ＴＢＯＳ装置４４と直接、外部接続により結ばれ
ているＯＣ−12ＡＤＭ（♯1 ）４５との間で経路（(Tx)
−（E2A/TBOS) （９０２）−E2A1（９０３）−Ｈ）−
（Ｈ−ｈ₅−ｎ）により（図１８、図１４及び図１５参
照）、ＯＣ−12ＡＤＭ（♯1 ）４５からＯＣ−12ＡＤＭ
（♯2 ）４３へメッセージ／コマンドがフローされる。

【０１３６】ＯＣ−12ＡＤＭ（♯2 ）４３では、これを
経路（Ｆ−ｆ₇−ｒ）でＵＡＲＴ素子９を経て捕捉する
とともに、経路（Ｆ−ｆ₅−ｎ）を用いて中継する（図
１２及び図１３参照）。ＵＡＲＴ素子９からは、もし、
このメッセージ／コマンドが自分に宛てられたものであ
り所定のレスポンスを返送する必要がある場合は、経路
（Ｇ−ｇ₅−ｎ）および（Ｇ−ｇ₆−ｏ）へと同報する
（図１２及び図１３参照）。

【０１３７】この結果、ＯＣ−12ＡＤＭ（♯2 ）４３か
らＯＣ−12ＡＤＭ（♯1 ）４５へは、レスポンスが直
接、返るが、ＯＣ−12ＡＤＭ（♯1 ）４５のＧＰ♯1 の
受信は切断されている。このためＯＣ−12ＡＤＭ（♯1
）４５では、この方向ルートでレスポンスを受け取る
ことはない。

【０１３８】一方、ＯＣ−12ＡＤＭ（♯2 ）４３からＯ
Ｃ−12ＡＤＭ（♯3 ）４２へメッセージ／コマンドおよ
びレスポンスがフローするが、ＯＣ−12ＡＤＭ（♯3 ）
４２で、経路（Ｆ−ｆ₅−ｎ）を用いて、ＯＣ−12ＡＤ
Ｍ（♯4 ）４１の方向に同様に中継される。

【０１３９】同時に、ＯＣ−12ＡＤＭ（♯2 ）４３から
のメッセージ／コマンドおよびレスポンス経路（Ｆ−ｆ
₇−ｒ）により、ＵＡＲＴ素子９を経て捕捉される（図
１２及び図１３参照）。

【０１４０】捕捉されたメッセージ／コマンドおよびレ
スポンスは、メッセージ／コマンドとレスポンスに区別
され、レスポンスは、廃棄される。メッセージ／コマン
ドは、もし、これが自分に宛てられたものであり、所定
のレスポンスを返送する必要がある場合は、経路（Ｇ−
ｇ₅−ｎ）および（Ｇ−ｇ₆−ｏ）により、同報する
（図１２及び図１３参照）。

【０１４１】ＯＣ−12ＡＤＭ（♯1 ）４５、ＯＣ−12Ａ
ＤＭ（♯2 ）４３間において行われたようにＯＣ−12Ａ
ＤＭ（♯3 ）４２からも同様に、ＯＣ−12ＡＤＭ（♯3
）４２→ＯＣ−12ＡＤＭ（♯2 ）４３→ＯＣ−12ＡＤ
Ｍ（♯1 ）４５の順でこのレスポンスが返る。しかし、
ＯＣ−12ＡＤＭ（♯1 ）４５のＧＰ♯1 の受信は前記し
た様に切断されているためこのルートでレスポンスが受
け取られることはない。

【０１４２】この後、ＯＣ−12ＡＤＭ（♯4 ）４１で
も、ＯＣ−12ＡＤＭ（♯3 ）４２で行われたのと同様な
処理がなされ、最終的にＯＣ−12ＡＤＭ（♯1 ）４５か
ら反時計回りに、このリングを一周してこのメッセージ
／コマンドは、再び、ＯＣ−12ＡＤＭ（♯1 ）４５に到
達する。

【０１４３】同時に、ＯＣ−12ＡＤＭ（♯2 ）４３、Ｏ
Ｃ−12ＡＤＭ（♯3 ）４２、そしてＯＣ−12ＡＤＭ（♯
4 ）４１の各ＡＤＭ装置のレスポンスも、同様に反時計
回りに移動して、ＯＣ−12ＡＤＭ（♯1 ）４５に到達す
る。

【０１４４】ＯＣ−12ＡＤＭ（♯1 ）４５では、経路
（Ｆ−ｆ₇−ｒ）により、これらメッセージ／コマンド
およびレスポンスが、ＵＡＲＴ素子９を経て捕捉され
る。このうち、これらのレスポンスは、再び、ＵＡＲＴ
素子９を経て経路（Ｇ−ｇ₀−ｑ）−（ｑ−E2A1（９０
３）−（E2A/TBOS) （９０２）−(Rx)）により、外部接
続を経由してＥ２Ａ−ＴＢＯＳ装置へと再生中継される
（図１４、図１５、図１８参照）。

【０１４５】また、メッセージ／コマンドは、もし、こ
れがＯＣ−12ＡＤＭ（♯1 ）４５自身に宛てられたもの
であり、所定のレスポンスを返送する必要がある場合
は、同経路（Ｇ−ｇ₀−ｑ）−（ｑ−E2A1−（E2A/TBO
S) −(Rx)）により、ＵＡＲＴ素子９から、外部接続を
経由してＥ２Ａ−ＴＢＯＳ装置へと返答される。

【０１４６】以上観察してきたように、各ＡＤＭ装置の
ＵＡＲＴ素子９を経て捕捉されたメッセージ／コマンド
およびレスポンスは、それぞれのコンフィギュレーショ
ン・コントローラ１０により、第二の設定（＊２）によ
るノード（ＯＣ−12ＡＤＭ（♯1 ）４５）では、レスポ
ンスはフィルターされることなく、再生転送され、メッ
セージ／コマンドは、不要なものはフィルターされ、所
要なもののみが受領され、それに対するレスポンスが出
力される。

【０１４７】また第一の設定によるノード（ＯＣ−12Ａ
ＤＭ４１、４２、４３）では、レスポンスは、無条件に
フィルターされ廃棄され、メッセージ／コマンドは、第
二の設定によるノード（ＯＣ−12ＡＤＭ（♯1 ）４５）
と同様に取り扱われ、それに対するレスポンスが出力さ
れる。

【０１４８】尚、以上の説明では、図１１の第二の設定
（＊２）を、図１４、図１５及び図１８とした場合であ
る。もし、この設定を図１６乃至図１８とした場合は、
すべてのフロー動作が反時計回りでなく、時計回りとな
る。

【０１４９】次に、本発明のユニバーサル・リンク・コ
ンフィギュレータを非再帰網型に適用した場合について
説明する。尚、本発明のユニバーサル・リンク・コンフ
ィギュレータの適用において、Ｅ２Ａ─ＴＢＯＳの外部
インターフェース仕様並びにプロトコル、更に専用トラ
ンザクション言語ＴＬ−１によるパラメータの設定は、
先に図１１及び図１９について説明したと同様である。
したがって、ここでの再度の説明は省略する。

【０１５０】図２３は、非再帰網型において、本発明の
ユニバーサル・リンク・コンフィギュレータを適用した
一例であって、ポイント・トゥ・ポイント構成によるリ
ンク形態を表している。

【０１５１】第一の設定（＊１）を施されたユニバーサ
ル・リンク・コンフィギュレータ２３１、２３２は、２
分割された図２４及び図２５に示されるようにメッセー
ジ／コマンド・パス（Ｈ−ｈ₇−ｒ）および（Ｈ−ｈ₅
−ｎ）とレスポンス・パス（Ｇ−ｇ₀−ｑ）ないし（Ｅ
−ｅ₀−ｑ）を持つ。

【０１５２】第二の設定（＊２）を施されたユニバーサ
ル・リンク・コンフィギュレータ２３３、２３４は、２
分割された図２６及び図２７に示されるようにメッセー
ジ／コマンド・パス（Ｈ−ｈ₇−ｒ）および（Ｈ−ｈ₆
−ｏ）を持つ。

【０１５３】図２４及び図２５、図２６及び図２７のよ
うにプロビジョニングされた本発明のユニバーサル・リ
ンク・コンフィギュレータを持つＡＤＭ装置は、また図
１８に示したと同様な外部接続系を持ち、メッセージ／
コマンド・パスとレスポンス・パスからなる。

【０１５４】Ｅ２Ａ−ＴＢＯＳ側からＯＣ−12／ＯＣ−
３ＡＤＭ側へのメッセージ／コマンド・パスは、（(Tx)
−(E2A/TBOS)（９０２）−E2A1（９０３）−H ）および
（(Tx)−(E2A/TBOS)（９０２）−E2A2（９０６）−H
^N）；N ＝3,5,7(H ^Nは、図２３のＯＣ−３ＡＤＭ
（♯３）２３２、ＯＣ−12ＡＤＭ（♯５）２３３、ＯＣ
−12ＡＤＭ（♯７）２３４へのパスを表す。）である。

【０１５５】ＯＣ−12／ＯＣ−３ＡＤＭ側からＥ２Ａ−
ＴＢＯＳ側へのレスポンス・パスは、（ｑ−E2A1（９０
３）−(E2A/TBOS)（９０２）−（Rx））ないし（ｑ^N−
E2A2（９０６）−(E2A/TBOS)（９０２）−（Rx））N ＝
3,5,7(ｑ^Nは、図２３のＯＣ−３ＡＤＭ（♯３）２３
２、ＯＣ−12ＡＤＭ（♯５）２３３、ＯＣ−12ＡＤＭ
（♯７）２３４からのパスを表す。）である。

【０１５６】また、２分割された図２８及び図２９に示
されるようにメッセージ／コマンド・パス（Ｅ−ｅ₇−
ｒ）とレスポンス・パス（Ｇ−ｇ₅−ｎ）をもつ第三の
設定（＊３）によるユニバーサル・リンク・コンフィギ
ュレータ２３５、２３７や、２分割された図３０及び図
３１に示されたようなメッセージ／コマンド・パス（Ｆ
−ｆ₇−ｒ）とレスポンス・パス（Ｇ−ｇ₆−ｏ）を持
つ第四の設定（＊４）によるユニバーサル・リンク・コ
ンフィギュレータ２３６、２３８を有するＡＤＭ装置も
そのポイント・トゥ・ポイントのネットワークに内包さ
れている。

【０１５７】図３２は、同じくポイント・トゥ・ポイン
ト構成によるリンク形態を表しているが、FE-LINK ファ
シリティを使用しない外部接続系のみを用いた構成を特
徴とする適用例である。この構成におけるすべてのＡＤ
Ｍ装置のユニバーサル・リンク・コンフィギュレータ３
２１乃至３２８は、第五の設定（＊５）を施されてい
る。これは、２分割された図３３及び図３４に示されて
いるように、メッセージ／コマンド・パス（Ｈ−ｈ₇−
ｒ）とレスポンス・パス（Ｇ−ｇ₀−ｑ）のみを持つ。

【０１５８】図３３及び図３４に示されるようにプロビ
ジョニングされたユニバーサル・リンク・コンフィギュ
レータをもつＡＤＭ装置は、また図１８に示すものと同
様の外部接続系を持つ。即ち、この外部接続系では、次
のパスを有する。

【０１５９】第一に、図中、左側のＥ２Ａ−ＴＢＯＳ側
から右側のＯＣ−12／ＯＣ−３ＡＤＭ側へのメッセージ
・コマンド・パス（(Tx)−(E2A/TBOS)（９０２）−E2A1
（９０３）−H ）および（(Tx)−(E2A/TBOS)（９０２）
−E2A2（９０６）−H ^l）；L ＝2,3,4(H ^lは図３２の
ＯＣ−３ＡＤＭ（♯２）３２２、ＯＣ−12ＡＤＭ（♯
３）３２３、ＯＣ−12ＡＤＭ（♯４）３２４へのパスを
表す。）と右側のＯＣ−12／ＯＣ−３ＡＤＭ側から左側
のＥ２Ａ−ＴＢＯＳ側へのレスポンス・パス（ｑ−E2A1
（９０３）−(E2A/TBOS)（９０２）−（Rx））ないし
（ｑ^L−E2A2（９０６）−(E2A/TBOS)（９０２）−（R
x））L ＝2,3,4(ｑ^Lは図３２のＯＣ−3 ＡＤＭ（♯
２）３２２、ＯＣ−12ＡＤＭ（♯３）３２３、ＯＣ−12
ＡＤＭ（♯４）３２４からのパスを表す。）である。

【０１６０】第二は、図中、左側のＥ２Ａ−ＴＢＯＳ側
から右側のＯＣ−12／ＯＣ−３ＡＤＭ側へのメッセージ
・コマンド・パス（(Tx)−(E2A/TBOS)（９０２）−E2A1
（９０３）−H ）および（(Tx)−(E2A/TBOS)（９０２）
−E2A2（９０６）−H ^K）；K ＝1,2,3(H ^Kは、図３２
の右側のＯＣ−3 ＡＤＭ（♯１）３２８、ＯＣ−12ＡＤ
Ｍ（♯２）３２７、ＯＣ−12ＡＤＭ（♯３）３２６への
パスを表す。）と右側のＯＣ−12／ＯＣ−３ＡＤＭ側か
ら左側のＥ２Ａ−ＴＢＯＳ側へのレスポンス・パス（ｑ
−E2A1（９０３）−(E2A/TBOS)（９０２）−（Rx））な
いし（ｑ^K−E2A2（９０６）−(E2A/TBOS)（９０２）−
（Rx）；K ＝1,2,3(ｑ^Kは図３２の右側のＯＣ−３ＡＤ
Ｍ（♯1 ）３２８、ＯＣ−12ＡＤＭ（♯２）３２７、Ｏ
Ｃ−12ＡＤＭ（♯３）３２６からのパスを表す。）であ
る。

【０１６１】図３５は、バック・トゥ・バック構成によ
るリンク形態を表しており、第一の設定（＊１）を施さ
れたユニバーサル・リンク・コンフィギュレータ３５
１、３５３、３５６及び３５８、第三の設定（＊３）を
施されたユニバーサル・リンク・コンフィギュレータ３
５４及び３５９、そして第六の設定（＊６）を施された
ユニバーサル・リンク・コンフィギュレータ３５２及び
３５７を持つＡＤＭ装置よりなる。

【０１６２】第一および第三の設定（＊３）による情報
パスの構成は、図２３に関連して既に説明をした通りで
ある。第六の設定（＊６）による情報パスの構成は、２
分割された図３６及び図３７に示されるように、メッセ
ージ／コマンド・パス（Ｅ−ｅ₇−ｒ）および（Ｅ−ｅ
₀−p ）とレスポンス・パス（Ｇ−ｇ₅−ｎ）ないし
（Ｉ−ｉ₅−ｎ）を持つ。

【０１６３】図３６及び図３７に示されるようにプロビ
ジョニングされたユニバーサル・リンク・コンフィギュ
レータをもつＡＤＭ装置は、また図２２と同様の外部接
続系を持つ。この外部接続系はＥ２Ａ−ＴＢＯＳ装置の
FE-LINK ファシリティの断絶点にあって、（この例で
は、ＯＣ−３ＡＤＭ（♯２）３５２とＯＣ−３ＡＤＭ
（♯３）３５３の間及びＯＣ−12ＡＤＭ（♯６）３５７
とＯＣ−12ＡＤＭ（♯７）３５８の間）一方にＥ２Ａ−
ＴＢＯＳ装置の張出しとして設定されたＡＤＭ装置を、
他方に通常のＡＤＭ装置を張出し外として置き、両者を
外部接続することで、さらなるFE-LINK ファシリティの
延長を行うためのものである。

【０１６４】この外部接続系は、ＯＣ−３ＡＤＭ（♯
２）３５２とＯＣ−３ＡＤＭ（♯３）３５３）の間で
は、張出しＡＤＭ（図２２中、左側のＯＣ−12／ＯＣ−
3 ＡＤＭ）側から張出し外ＡＤＭ（図２２中、右側のＯ
Ｃ−12／ＯＣ−3 ＡＤＭ）側へのメッセージ／コマンド
・パス（ｐ−E2A1（１０４）−E2A1（１０５）−Ｈ) お
よび（ｐ−E2A1（１０５）−E2A1（１０４）−E2A2（１
０８）−Ｈ^M）；M ＝3 （Ｈ^Mは図３５のＯＣ−３ＡＤ
Ｍ（♯３）３５３へのパスを表す。）と張出し外ＡＤＭ
側から張出しＡＤＭへのレスポンス・パス（ｑ−E2A1
（１０５）−E2A1（１０４）−Ｉ）ないし（ｑ^M−E2A2
（１０８）−E2A1（１０５）−E2A1（１─４）−Ｉ）；
M ＝3 （ｑ^Mは図３５のＯＣ−３ＡＤＭ（♯３）３５３
からのパスを表す。）とからなる。

【０１６５】ＯＣ−12ＡＤＭ（♯６）３５７とＯＣ−12
ＡＤＭ（♯７）３５８の間では、張出しＡＤＭ側から張
出し外ＡＤＭ側へのメッセージ／コマンド・パス（ｐ−
E2A1（１０４）−E2A1（１０５）−Ｈ) および（ｐ−E2
A1（１０４）−E2A1（１０５）−E2A2（１０８）−
Ｈ^L）；L ＝7 （Ｈ^Lは図３５のＯＣ−12ＡＤＭ（♯
７）３５８へのパスを表す。）と張出し外ＡＤＭ側から
張出しＡＤＭへのレスポンス・パス（ｑ−E2A1（１０
５）−E2A1（１０４）−Ｉ）ないし（ｑ^L−E2A2（１０
８）−E2A1（１０５）−E2A1（１０４）−Ｉ）；L ＝7
（ｑ^Lは図３５のＯＣ−12ＡＤＭ（♯７）３５８からの
パスを表す。）とからなる。

【０１６６】また、同様に、図３８のバック・トゥ・バ
ック構成では、第一の設定（＊１）を施されたユニバー
サル・リンク・コンフィギュレータ３８１、３８３、３
８５及び３８７、第四の設定（＊４）を施されたユニバ
ーサル・リンク・コンフィギュレータ３８４、そして第
七の設定（＊７）を施されたユニバーサル・リンク・コ
ンフィギュレータ３８２及び３８６を持つＡＤＭ装置よ
りなる。

【０１６７】第一及び第四の設定による情報パスの構成
は、図２３に関連して既に説明してある。第七の設定
（＊７）による情報パスの構成は、２分割して示される
図３９及び図４０に示されているように、メッセージ／
コマンド・パス（Ｆ−ｆ₇−ｒ）および（Ｆ−ｆ₀−p
）とレスポンス・パス（Ｇ−ｇ₆−o ）ないし（Ｉ−
ｉ₆−o ）を持つ。

【０１６８】図３９及び図４０のようにプロビジョニン
グされたユニバーサル・リンク・コンフィギュレータを
もつＡＤＭ装置は、また図２２と同様な外部接続系をも
つ。この外部接続系はＥ２Ａ−ＴＢＯＳ装置のFE-LINK
ファシリティの断絶点にあって、（この例では、ＯＣ−
12ＡＤＭ（♯２）３８２とＯＣ−12ＡＤＭ（♯３）３８
３の間およびＯＣ−３ＡＤＭ（♯６）３８６とＯＣ−３
ＡＤＭ（♯７）３８７の間）一方にＥ２Ａ−ＴＢＯＳ装
置の張出しとして設定されたＡＤＭ装置を、他方に通常
のＡＤＭ装置を張出し外として置き、両者を外部接続す
ることで、さらなるFE-LINK ファシリティの延長を行う
ためのものである。

【０１６９】この外部接続系は、ＯＣ−12ＡＤＭ（♯
２）３８２とＯＣ−12ＡＤＭ（♯３）３８３の間で、張
出しＡＤＭ側から張出し外ＡＤＭ側へのメッセージ／コ
マンド・パス（ｐ−E2A2（１０８）−E2A2（１０９）−
Ｈ) および（ｐ−E2A2（１０８）−E2A2（１０９）−E2
A1（１０５）−Ｈ^M）；M ＝3 （Ｈ^Mは図３８のＯＣ−
12ＡＤＭ（♯３）３８３へのパスを表す。）と張出し外
ＡＤＭ側から張出しＡＤＭへのレスポンス・パス（ｑ−
E2A2（１０８）−E2A2（１０９）−Ｉ）ないし（ｑ^M−
E2A1（１０５）−E2A2（１０８）−E2A2（１０９）−
Ｉ）；M ＝3 （ｑ^Mは図３８のＯＣ−12ＡＤＭ（♯３）
３８３からのパスを表す。）とからなる。

【０１７０】ＯＣ−３ＡＤＭ（♯６）３８６とＯＣ−３
ＡＤＭ（♯７）３８７の間では、張出しＡＤＭ側から張
出し外ＡＤＭ側へのメッセージ／コマンド・パス（ｐ−
E2A2（１０９）−E2A2（１０８）−Ｈ) および（ｐ−E2
A2（１０９）−E2A2（１０８）−E2A1（１０５）−
Ｈ^L）；L ＝7 （Ｈ^Lは図３８のＯＣ−３ＡＤＭ（♯
７）３８７へのパスを表す。）と張出し外ＡＤＭ側から
張出しＡＤＭへのレスポンス・パス（ｑ−E2A2（１０
８）−E2A2（１０９）−Ｉ）ないし（ｑ^L−E2A1（１０
５）−E2A2（１０８）−E2A2（１０９）−Ｉ）；L ＝7
（ｑ^Lは図３８のＯＣ−３ＡＤＭ（♯７）３８７からの
パスを表す。）とからなる。

【０１７１】図４１は、ファイバー・ハブ構成によるリ
ンク形態に本発明のユニバーサル・リンク・コンフィギ
ュレータを適用した例である。第一の設定（＊１）を施
されたユニバーサル・リンク・コンフィギュレータ４１
１、第三の設定（＊３）を施されたユニバーサル・リン
ク・コンフィギュレータ４１３、４１４、４１６及び４
１８、第八の設定（＊８）を施されたユニバーサル・リ
ンク・コンフィギュレータ４１２、第九の設定（＊９）
を施されたユニバーサル・リンク・コンフィギュレータ
４１５及び第十の設定（＊10）を施されたユニバーサル
・リンク・コンフィギュレータ４１７を持つＡＤＭ装置
より構成される。

【０１７２】第一及び第三の設定による情報パスの構成
は、図２３に関連して説明された通りである。第八の設
定（＊８）による情報パスの構成は、２分割して示され
る図４２及び図４３に示されているように、メッセージ
／コマンド・パス（Ｅ−ｅ₇−ｒ）、（Ｅ−ｅ₆−o
）、（Ｅ−ｅ₁−ｊ）、および（Ｅ−ｅ₂−ｋ）とレ
スポンス・パス（Ｇ−ｇ₅−ｎ）、（Ｆ−ｆ₅−ｎ）、
（Ａ−ａ₅−ｎ）、ないし（Ｂ−ｂ₅−ｎ）を持つ。

【０１７３】また、第九の設定（＊９）による情報パス
の構成は、２分割して示される図４４及び図４５に示さ
れているように、メッセージ／コマンド・パス（Ｅ−ｅ
₇−ｒ）、（Ｅ−ｅ₃−ｌ）および（Ｅ−ｅ₄−ｍ）と
レスポンス・パス（Ｇ−ｇ₅−ｎ）、（Ｃ−ｃ₅−ｎ）
ないし（Ｄ−ｄ₅−ｎ）を持つ。

【０１７４】さらに、第十の設定（＊10）による情報パ
スの構成は、２分割して示される図４６及び図４７に示
されているように、メッセージ／コマンド・パス（Ｆ−
ｆ₇−ｒ）および（Ｆ−ｆ₅−ｎ）とレスポンス・パス
（Ｇ−ｇ₆−ｏ）ないし（Ｅ−ｅ₆−ｏ）を持つ。

【０１７５】また、同様に、図４８のファイバー・ハブ
構成に適用した例では、第三の設定（＊３）を施された
ユニバーサル・リンク・コンフィギュレータ４８２、４
８３、４８４、４８５、４８７及び４８８、第十一の設
定（＊11）を施されたユニバーサル・リンク・コンフィ
ギュレータ４８１、そして第十二の設定（＊12) を施さ
れたユニバーサル・リンク・コンフィギュレータ４８６
をもつＡＤＭ装置よりなる。

【０１７６】第三の設定（＊３）による情報パスの構成
は、図２３に関連して説明した通りである。第十一の設
定（＊11）による情報パスの構成は、２分割して示され
る図４９及び図５０に示されているように、メッセージ
／コマンド・パス（Ｈ−ｈ₇−ｒ）、（Ｈ−ｈ₅−
ｎ）、（Ｈ−ｈ₁−ｊ）、（Ｈ−ｈ₂−ｋ）、（Ｈ−ｈ
₃−ｌ）、および（Ｈ−ｈ₄−ｍ）とレスポンス・パス
（Ｇ−ｇ₀−ｑ）、（Ｅ−ｅ₀−ｑ）、（Ａ−ａ₀−
ｑ）、（Ｂ−ｂ₀−ｑ）、（Ｃ−ｃ₀−ｑ）、ないし
（Ｄ−ｄ₀−ｑ）を持つ。

【０１７７】図４９及び図５０のようにプロビジョニン
グされたユニバーサル・リンク・コンフィギュレータを
持つＡＤＭ装置は、また図１８と同様の外部接続系を持
つ。この外部接続系はＥ２Ａ−ＴＢＯＳ側からＯＣ−12
／ＯＣ−３ＡＤＭ側へのメッセージ／コマンド・パス
（(Tx)−(E2A/TBOS)（９０２）−E2A1（９０３）−H ）
とＯＣ−12／ＯＣ−３ＡＤＭ側からＥ２Ａ−ＴＢＯＳ側
へのレスポンス・パス（q −E2A1（９０３）−(E2A/TBO
S)（９０２）−(Rx)）とからなる。

【０１７８】加えて、２分割された図５１及び図５２に
示されたようなメッセージ／コマンド・パス（Ｅ−ｅ₇
−ｒ）、（Ｅ−ｅ₂−ｋ）、および（Ｅ−ｅ₃−ｌ）と
レスポンス・パス（Ｇ−ｇ₅−ｎ）、（Ｂ−ｂ₅−
ｎ）、ないし（Ｃ−ｃ₅−ｎ）を持つ第十二の設定（＊
12）によるユニバーサル・リンク・コンフィギュレータ
を有するＡＤＭ装置もそのファイバー・ハブのネットワ
ークに内包されている。

【０１７９】

【発明の効果】以上実施例に基づき本発明を説明した
が、ネットワーク上にあるすべてのＡＤＭ装置に、本発
明によるユニバーサル・リンク・コンフィギュレータが
組込まれる。

【０１８０】そしてネットワーク上のある一つのＡＤＭ
装置のクラフト仮想端末２９より、予め、各ＡＤＭ装置
が有するオーバー・ヘッド・ビット中のＥ２Ａ−ＴＢＯ
Ｓ用に供するのとは別帯域のサービス・ビット、ならび
に別の装置外接続系を用いて完全リンクされているデー
タ・コミュニケーション・チャンネル（ＤＣＣ）・ファ
シリティを通して、網を形成するリンク形態に合わせて
電子的に、プロビジョニングされる。

【０１８１】これにより、Ｅ２Ａ−ＴＢＯＳ装置から、
これらのリンク・コンフィギュレータに導かれる、Ｅ２
Ａ−ＴＢＯＳ系による集中監視ないし集中管理業務に係
わるすべての情報転送パス（メッセージ／コマンド・パ
スおよびレスポンス・パス）を、自在に結合／分離し得
る。

【０１８２】更に、これらすべてのネットワーク・ノー
ドと唯一の集中監視ないし集中管理を行っているＥ２Ａ
−ＴＢＯＳ装置とを、直接に、あるいは、間接に、その
網に属するネットワーク・トポロジーとはかかわりなし
に、網上で完全リンクさせることが可能となる。

【０１８３】この結果、これらのネットワーク・ノード
と、とり結ばれる唯一の集中監視ないし集中管理を行う
Ｅ２Ａ−ＴＢＯＳ装置から発行される所定のメッセージ
ないしコマンドは、網上で完全リンクされるすべてのネ
ットワーク・ノードに到達し、それぞれのノード内にあ
るリソースを、そのメッセージないしコマンドが指定す
る特定ノードから、レスポンスという形によって選択的
に引き出すことができる。

【０１８４】このような自在に構成替えできる対網形態
適用自在性機能の要求（頻繁に発生する管理対象、例え
ば、電話系サービスの回線加入者）の増加による搬送施
設の増設に伴って変わる物理的リンク形態が形成する網
に属するどのようなネットワーク・トポロジーをも、自
由に包括できるプロビジョナブルな電子的リンクコンフ
ィジュレータを運用する手段の提供の要求を満足させ得
る。

【図面の簡単な説明】

【図１】本発明の原理構成図である。（１／２）

【図２】本発明の原理構成図である。（２／２）

【図３】本発明の第一の構成例である。

【図４】図３に対応する本発明の第一の信号流れ図であ
る。

【図５】本発明の第二の構成例である。

【図６】図５に対応する本発明の第二の信号流れ図であ
る。

【図７】本発明の一実施例詳細構成図（その１）であ
る。（１／２）

【図８】本発明の一実施例詳細構成図（その１）であ
る。（２／２）

【図９】本発明の一実施例詳細構成図（その２）であ
る。

【図１０】本発明の一実施例詳細構成図（その３）であ
る。

【図１１】本発明の一実施例概略適用例（その１）であ
る。

【図１２】本発明の一実施例詳細適用図（その１）であ
る。（１／２）

【図１３】本発明の一実施例詳細適用図（その１）であ
る。（２／２）

【図１４】本発明の一実施例詳細適用図（その２）であ
る。（１／２）

【図１５】本発明の一実施例詳細適用図（その２）であ
る。（２／２）

【図１６】本発明の一実施例詳細適用図（その３）であ
る。（１／２）

【図１７】本発明の一実施例詳細適用図（その３）であ
る。（２／２）

【図１８】本発明の一実施例詳細適用図（その４）であ
る。

【図１９】本発明の一実施例概略適用図（その２）であ
る。

【図２０】本発明の一実施例詳細適用図（その５）であ
る。（１／２）

【図２１】本発明の一実施例詳細適用図（その５）であ
る。（２／２）

【図２２】本発明の一実施例詳細適用図（その６）であ
る。

【図２３】本発明の一実施例概略適用図（その３）であ
る。

【図２４】本発明の一実施例詳細適用図（その７）であ
る。（１／２）

【図２５】本発明の一実施例詳細適用図（その７）であ
る。（２／２）

【図２６】本発明の一実施例詳細適用図（その８）であ
る。（１／２）

【図２７】本発明の一実施例詳細適用図（その８）であ
る。（２／２）

【図２８】本発明の一実施例詳細適用図（その９）であ
る。（１／２）

【図２９】本発明の一実施例詳細適用図（その９）であ
る。（２／２）

【図３０】本発明の一実施例詳細適用図（その１０）で
ある。（１／２）

【図３１】本発明の一実施例詳細適用図（その１０）で
ある。（２／２）

【図３２】本発明の一実施例概略適用例（その４）であ
る。

【図３３】本発明の一実施例詳細適用図（その１１）で
ある。（１／２）

【図３４】本発明の一実施例詳細適用図（その１１）で
ある。（２／２）

【図３５】本発明の一実施例概略適用例（その５）であ
る。

【図３６】本発明の一実施例詳細適用図（その１２）で
ある。（１／２）

【図３７】本発明の一実施例詳細適用図（その１２）で
ある。（２／２）

【図３８】本発明の一実施例概略適用例（その６）であ
る。

【図３９】本発明の一実施例詳細適用図（その１３）で
ある。（１／２）

【図４０】本発明の一実施例詳細適用図（その１３）で
ある。（２／２）

【図４１】本発明の一実施例概略適用例（その７）であ
る。

【図４２】本発明の一実施例詳細適用図（その１４）で
ある。（１／２）

【図４３】本発明の一実施例詳細適用図（その１４）で
ある。（２／２）

【図４４】本発明の一実施例詳細適用図（その１５）で
ある。（１／２）

【図４５】本発明の一実施例詳細適用図（その１５）で
ある。（２／２）

【図４６】本発明の一実施例詳細適用図（その１６）で
ある。（１／２）

【図４７】本発明の一実施例詳細適用図（その１６）で
ある。（２／２）

【図４８】本発明の一実施例概略適用例（その８）であ
る。

【図４９】本発明の一実施例詳細適用図（その１７）で
ある。（１／２）

【図５０】本発明の一実施例詳細適用図（その１７）で
ある。（２／２）

【図５１】本発明の一実施例詳細適用図（その１８）で
ある。（１／２）

【図５２】本発明の一実施例詳細適用図（その１８）で
ある。（２／２）

【符号の説明】

１、２トランスフファ・スイッチ・ロジック１２ハードワイヤ１１キャリア送受信デバイス１５１〜１５ｍ、１６１〜１６ｍメイク・スイッチ・
ロジック１８１〜１８ｍファシリティ・メディア１７１〜１７ｍ近端側送受信デバイス１９１〜１９ｍ遠端側送受信デバイス３、４選択スイッチ・ロジック１３１〜１３ｍ選択スイッチ・ロジック１４１〜１４ｍＴＴＬ／ＣＭＯＳロジック信号結合デ
バイス群１０コンフィギュレーション・コントローラ２８ユーザー・インターフェース２９クラフト仮想端末９シリアル通信デバイス３２シェアード・メモリ３１コントローラバス２７ラッチ付デコーダ

Claims

【特許請求の範囲】

【請求項１】近端集線又は被集線（分線）側の第一のデ
ータ・ストリームに対し、終端するか又は中継するかを
選択する第一の選択スイッチ・ロジック群（３、４）
と、隣接ノード群との遠端結合側の第二のデータ・ストリー
ムに対し、終端又は中継するかを選択する第二の選択ス
イッチ・ロジック群（１３１、・・１３ｍ）及び該第一
の選択スイッチ・ロジック群（３、４）及び該第二の選
択スイッチ・ロジック群（１３１、・・１３ｍ）を結合
する結合線群（３０）を有し、且つ該第一の選択スイッチ・ロジック群（３、４）及び
該第二の選択スイッチ・ロジック群（１３１、・・１３
ｍ）が、選択制御信号により終端又は中継機能を有する
ように選択設定されるように構成されたことを特徴とす
るユニバーサル・リンク・コンフィギュレータ。
【請求項２】請求項１において、更に、プロビジョニング情報を生成するクラフト仮想端
末（２９）と、該クラフト仮想端末からのプロビジョニング情報に基づ
く選択スイッチ・ロジック設定バイナリーコードを出力
するコンフィギュレーションコントローラ（１０）及び
該選択スイッチ・ロジック設定バイナリーコードを前記
選択制御信号に変換して出力するデコーダ（２７）を有
することを特徴とするユニバーサル・リンク・コンフィ
ギュレータ。
【請求項３】請求項２において、更に、前記第一又は第二のデータ・ストリームが終端さ
れる場合、対応する該第一又は第二のデータ・ストリー
ムから有効情報をフィルターするシリアル通信デバイス
（９）と、該フィルターされる有効情報を記憶するシェ
アード・メモリ（３２）を有し、コンフィギュレーショ
ンコントローラ（１０）は、該シェアード・メモリ（３
２）に記憶される情報に対し、応答が必要か否かを判断
するように構成されたことを特徴とするユニバーサル・
リンク・コンフィギュレータ。
【請求項４】請求項１において、前記近端集線又は被集線（分線）側間は、オーバーヘッ
ド情報を伝送するハードワイヤ（１２）により接続さ
れ、前記第一のデータ・ストリームは、該オーバーヘッ
ド情報から抽出され、前記遠端結合側間は、該オーバー
ヘッド情報と主信号で構成されるデータブロックの列を
伝送する光伝送路（４０）により接続され、前記第二の
データ・ストリームは、該光伝送路（４０）を流れる該
オーバーヘッド情報から抽出されることを特徴とするユ
ニバーサル・リンク・コンフィギュレータ。
【請求項５】請求項１において、前記第一の選択スイッチ・ロジック群（３、４）及び前
記第二の選択スイッチ・ロジック群（１３１、・・１３
ｍ）の前記選択制御信号による設定により、前記第一の
データ・ストリームが前記結合線群（３０）及び前記第
二の選択スイッチ・ロジック群（１３１、・・１３ｍ）
を通して、前記遠端結合側に流れるように構成されたこ
とを特徴とするユニバーサル・リンク・コンフィギュレ
ータ。
【請求項６】請求項１において、前記第一の選択スイッチ・ロジック群（３、４）及び前
記第二の選択スイッチ・ロジック群（１３１、・・１３
ｍ）の前記選択制御信号による設定により、前記第二の
データ・ストリームが前記結合線群（３０）及び前記第
一の選択スイッチ・ロジック群（３、４）を通して、前
記近端集線又は被集線（分線）側に流れるように構成さ
れたことを特徴とするユニバーサル・リンク・コンフィ
ギュレータ。
【請求項７】請求項１において、前記第一の選択スイッチ・ロジック群（３、４）及び前
記第二の選択スイッチ・ロジック群（１３１、・・１３
ｍ）の前記選択制御信号による設定により、前記第二の
データ・ストリームが前記結合線群（３０）を通して、
再び前記遠端結合側に戻るように構成されたことを特徴
とするユニバーサル・リンク・コンフィギュレータ。
【請求項８】光伝送路（４０）の複数のノードの各々に
配置され、近端集線又は被集線（分線）側の第一のデータ・ストリ
ームに対し、終端するか又は中継するかを選択する第一
の選択スイッチ・ロジック群（３、４）と、隣接ノード群との遠端結合側の第二のデータ・ストリー
ムに対し、終端又は中継するかを選択する第二の選択ス
イッチ・ロジック群（１３１、・・１３ｍ）及び該第一
の選択スイッチ・ロジック群（３、４）及び該第二の選
択スイッチ・ロジック群（１３１、・・１３ｍ）を結合
する結合線群（３０）を有し、且つ該第一の選択スイッチ・ロジック群（３、４）及び
該第二の選択スイッチ・ロジック群（１３１、・・１３
ｍ）が、選択制御信号により終端又は中継機能を有する
ように選択設定されるように構成されたことを特徴とす
るユニバーサル・リンク・コンフィギュレータ。
【請求項９】請求項８において、更に、プロビジョニング情報を生成するクラフト仮想端
末（２９）と、該クラフト仮想端末からのプロビジョニング情報に基づ
く選択スイッチ・ロジック設定バイナリーコードを出力
するコンフィギュレーションコントローラ（１０）及び
該選択スイッチ・ロジック設定バイナリーコードを前記
選択制御信号に変換して出力するデコーダ（２７）を有
することを特徴とするユニバーサル・リンク・コンフィ
ギュレータ。
【請求項１０】請求項９において、更に、前記第一又は第二のデータ・ストリームが終端さ
れる場合、対応する該第一又は第二のデータ・ストリー
ムから有効情報をフィルターするシリアル通信デバイス
（９）と、該フィルターされる有効情報を記憶するシェ
アード・メモリ（３２）を有し、コンフィギュレーショ
ンコントローラ（１０）は、該シェアード・メモリ（３
２）に記憶される情報に対し、応答が必要か否かを判断
するように構成されたことを特徴とするユニバーサル・
リンク・コンフィギュレータ。
【請求項１１】請求項８において、前記近端集線又は被集線（分線）側間は、前記第一のデ
ータ・ストリームは、該オーバーヘッド情報から抽出さ
れ、前記遠端結合側間は、該オーバーヘッド情報と主信
号で構成されるデータブロックの列を伝送する前記光伝
送路（４０）により接続され、前記第二のデータ・スト
リームは、該光伝送路（４０）を流れる該オーバーヘッ
ド情報から抽出されることを特徴とするユニバーサル・
リンク・コンフィギュレータ。
【請求項１２】請求項８において、前記第一の選択スイッチ・ロジック群（３、４）及び前
記第二の選択スイッチ・ロジック群（１３１、・・１３
ｍ）の前記選択制御信号による設定により、前記第一の
データ・ストリームが前記結合線群（３０）及び前記第
二の選択スイッチ・ロジック群（１３１、・・１３ｍ）
を通して、前記遠端結合側に流れるように構成されたこ
とを特徴とするユニバーサル・リンク・コンフィギュレ
ータ。
【請求項１３】請求項８において、前記第一の選択スイッチ・ロジック群（３、４）及び前
記第二の選択スイッチ・ロジック群（１３１、・・１３
ｍ）の前記選択制御信号による設定により、前記第二の
データ・ストリームが前記結合線群（３０）及び前記第
一の選択スイッチ・ロジック群（３、４）を通して、前
記近端集線又は被集線（分線）側に流れるように構成さ
れたことを特徴とするユニバーサル・リンク・コンフィ
ギュレータ。
【請求項１４】請求項８において、前記第一の選択スイッチ・ロジック群（３、４）及び前
記第二の選択スイッチ・ロジック群（１３１、・・１３
ｍ）の前記選択制御信号による設定により、前記第二の
データ・ストリームが前記結合線群（３０）を通して、
再び前記遠端結合側に戻るように構成されたことを特徴
とするユニバーサル・リンク・コンフィギュレータ。
【請求項１５】請求項８において、前記光伝送路（４
０）は、リング状に形成され、再帰網型ネットワークを
構成していることを特徴とするユニバーサル・リンク・
コンフィギュレータ。
【請求項１６】請求項８において、前記光伝送路（４
０）は、互いに閉じた第一及び第二のリング状に形成さ
れた再帰網型ネットワークであり、該第一及び第二のリ
ング状の光伝送路（４０）のそれぞれの特定のノードに
於ける前記近端集線又は被集線（分線）側間がハードワ
イヤ（１２）で接続されたことを特徴とするユニバーサ
ル・リンク・コンフィギュレータ。
【請求項１７】請求項８において、前記光伝送路（４
０）は、ポイント・トゥ・ポイントに配置されるノード
間を繋ぐ光ファイバで構成し、更に該光ファイバで接続
されないノード間がハードワイヤ（１２）で接続された
ことを特徴とするユニバーサル・リンク・コンフィギュ
レータ。
【請求項１８】請求項８において、前記光伝送路（４
０）は、バック・トゥ・バックに配置されるノード間を
繋ぐ光ファイバで構成し、更に該光ファイバで接続され
ないノード間がハードワイヤ（１２）で接続されたこと
を特徴とするユニバーサル・リンク・コンフィギュレー
タ。
【請求項１９】請求項８において、前記光伝送路（４
０）は、ファイバー・ハブ構成で配置されるノード間を
繋ぐ光ファイバで構成し、更に該光ファイバで接続され
ないノード間がハードワイヤ（１２）で接続されたこと
を特徴とするユニバーサル・リンク・コンフィギュレー
タ。