JP5838743B2 - 半導体装置及びそれを用いた電子機器 - Google Patents

Description

本発明は、例えば半導体集積回路装置などの半導体装置及びそれを用いた電子機器に関し、特に、複数の電源電圧を供給する大規模集積回路に利用して有効となる技術を有する半導体集積回路装置などの半導体装置及びそれを用いた電子機器に関する。

近年、半導体集積回路装置は製造プロセスの微細化と大規模化に伴い、内部動作回路の電源電圧は低電圧化している。一方、外部デバイスとの接続を行う入出力セル（以下、ＩＯセルという。）回路は従来のいろいろな外部デバイスが接続されることや電源ノイズに対応するため、内部の動作電圧より高い駆動電圧が設定されているのが一般的である。つまり、微細化の進んだ半導体集積回路装置では、内部回路用駆動電圧とＩＯセル用駆動電圧が異なっていて外部から別々の電源(内部回路用駆動電源、ＩＯセル用駆動電源）として供給されていることが一般的である。

また、ＩＯセルは大まかには入力専用セルと出力専用セルと入出力切り替え制御信号を有する入出力切り替え可能セルの３種類に分類される。ユーザーは用途に応じて使い分けるわけであるが、通常状態では入力端子又は出力端子として動作する。しかし、端子数削減のためなどで、テストモード時には内部状態の外部出力を担う端子に兼用されることも少なくない。

例えば、特許文献１においては、複数電源電圧に適合し、その投入順序によらず安定動作を可能にした半導体集積回路装置が開示されている。当該半導体集積回路装置では、内部回路を第１電源電圧で動作させ、複数の入出力回路を前記第１電源電圧によりも大きな複数の電源電圧で動作させ、前記第１電源電圧に対応した信号振幅をそれぞれの電源電圧に対応した信号振幅に変換するレベルシフト回路を設け、複数の電源検出回路により前記第１電源電圧及び前記複数の電源電圧がそれぞれ所定レベルに到達するまで第１制御信号を形成して、それに対応した入出力回路の動作を所定の動作状態に制御し、前記複数の電源電圧のいずれかで動作する入力バッファを通して外部端子から供給される第３制御信号により前記入出力回路の動作を前記所定状態にする。

また、例えば、特許文献２においては、一時的な動作停止状態での低消費電力化を実現する半導体集積回路装置が開示されている。当該半導体集積回路装置において、入出力回路部は、外部端子との間で第１電圧の入出力信号を授受する。内部回路部は、第１電圧と異なる第２電圧で動作し、第２電圧又は回路の接地電位側に第１スイッチを有する。入出力回路部の入力回路は、第１電圧で動作する入力部と、第２電圧で動作する第１レベル変換回路を有する。入出力回路部の出力回路は、第１電圧と前記第２電圧とで動作する第２レベル変換回路、及び前記第１電圧で動作する出力部とラッチを有する。前記入出力回路部は、前記第２電圧又は前記第２電圧で動作する回路部分の接地電位側に第２スイッチを有し、電源スイッチ制御回路により、内部回路が動作状態のときに第１及び第２スイッチをオン状態にし、一時的な動作停止状態のときに第１及び第２スイッチをオフ状態にする。

図１は従来例に係る入出力切り替え制御回路（ＩＯセル回路）の構成を示す回路図である。図１において、入出力切り替え制御回路は、端子１，２，３と、レベルシフタ回路（図示せず。）を有するバッファアンプ５，６と、外部接続用パッド端子４とを備えて構成される。ここで、レベルシフト回路は、内部回路用駆動電圧源の電圧と、ＩＯセル用駆動電圧源の電圧との間の電源電圧レベルの変換を行うために設けられている。出力イネーブル信号ＯＥＢは入出力を切り替える制御信号であり、端子１を介してバッファアンプ５の動作制御端子に入力される。出力イネーブル信号ＯＥＢがＬレベルのときは、バッファアンプ５が出力状態とされる一方、出力イネーブル信号ＯＥＢがＨレベルのときは、バッファアンプ５が入力状態とされる。後者の入力状態として動作する場合は、バッファアンプ５はオンされずにその出力端子がハイインピーダンス状態になっており、外部回路からの信号が、外部回路に接続されるパッド端子４及びバッファアンプ６を介して端子３に出力される。なお、出力イネーブル信号ＯＥＢは、図示されない内部回路用駆動電圧源によって駆動される回路によって制御信号として生成されている。

上述のように、端子数削減のためなどで、テストモード時には内部状態の外部出力を担う端子に兼用されることも少なくないが、そのような入出力兼用の端子では、入出力切り替え可能なＩＯセルが割り当てられ、内部回路がモード切り替えに応じて入出力切り替え制御信号を制御することになる。

このとき、この入出力端子が通常使用状態では入力端子として動作し、例えば、テストモード時に出力端子として動作するような場合には、半導体集積回路装置への電源投入順は正確に守られる必要がある。

すなわち、ＩＯセル用駆動電源よりも内部回路用電源が先に投入される必要がある。なぜなら、入出力切り替え信号は内部回路が制御するため、内部回路の電源が投入されている必要があるからである。内部回路用電源が投入されていない状態でＩＯセル用駆動電源が投入されている場合には、入出力切り替え制御端子を制御できないために入力として動作するか、出力として動作するか確定できない場合がある。その場合、通常使用が入力端子である場合、誤って出力状態となったときには外部デバイスと衝突して貫通電流が流れ、デバイスの破壊につながる可能性が否定できなくなる。

本発明の目的は以上の問題点を解決し、内部回路用電源とＩＯセル用電源の電源投入順を考慮しなくとも、外部デバイスとの間に好ましくない貫通電流が流れない半導体装置及びそれを用いた電子機器を提供することにある。

第１の発明に係る半導体装置は、内部回路用駆動電源に基づいて生成される第１の入出力切り替え制御信号に基づいて入出力の動作を切り替える入出力セル回路を備えた半導体装置において、
前記内部回路用駆動電源とは異なる、入出力セル回路用駆動電源と、
前記内部回路用駆動電源が投入されずに入出力セル回路用駆動電源が投入されている場合には、内部回路用駆動電源及び入出力セル回路用駆動電源により生成された第２の入出力切り替え制御信号が有効となり、前記入出力セル回路の出力端子をハイインピーダンス状態とするように制御する制御回路とを備えたことを特徴とする。

また、第２の発明に係る電子機器は、上記半導体装置を備えたことを特徴とする。

従って、本発明によれば、ＩＯセル用駆動電源と内部回路用駆動電源が異なる電源である場合に、その電源シーケンスに制約を持たせることなく、ＩＯセルの入出力制御が可能となり、不要な貫通電流を防止した安全な半導体装置を提供できる。

従来例に係る入出力切り替え制御回路（ＩＯセル回路）の構成を示す回路図である。 本発明に実施形態に係る入出力切り替え制御回路（ＩＯセル回路）の構成を示す回路図である。 図２の追加出力イネーブル信号ＯＥＢ２を発生する発生回路の構成を示す回路図である。 図２及び図３の回路における各信号の動作状態を示す表である。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

図２は本発明に実施形態に係る入出力切り替え制御回路（ＩＯセル回路）の構成を示す回路図であり、図３は図２の追加出力イネーブル信号ＯＥＢ２を発生する発生回路の構成を示す回路図であり、図４は図２及び図３の回路における各信号の動作状態を示す表である。本実施形態に係る入出力切り替え制御回路は半導体集積回路装置などの半導体装置において実装され、図２に示すように、図１の従来例に係る入出力切り替え制御回路に比較して、ＩＯセル用駆動電圧源ＩＯＶＣＣにより発生された追加出力イネーブル信号ＯＥＢ２を入力するための端子７と、その端子７に接続されたゲートと内部回路用駆動電圧源ＶＣＣに接続されたドレインとを有するスイッチ素子であるＮチャネルトランジスタＱ１とをさらに備えたことを特徴としている。それ以外の構成は図１と同様であり、その詳細説明を省略する。

図２において、追加出力イネーブル信号ＯＥＢ２は、内部回路用駆動電圧源ＶＣＣが正常に立ち上がった場合にはＬレベルとなる一方、内部回路用駆動電圧源ＶＣＣが立ち上がっていない場合にはＨレベルとなる信号である。ここで、追加出力イネーブル信号ＯＥＢ２がＬレベルとなったとき、ＮチャネルトランジスタＱ１がオフとされ、内部回路用駆動電圧源ＶＣＣの電圧はバッファアンプ５の動作制御端子に印加されない。一方、追加出力イネーブル信号ＯＥＢ２がＨレベルとなったとき、ＮチャネルトランジスタＱ１がオンとされ、内部回路用駆動電圧源ＶＣＣの電圧はバッファアンプ５の動作制御端子に印加される。図２の回路は一例として例示したもので、優先順位の低いＩＯセル用駆動電圧源ＩＯＶＣＣによる切り替え制御信号である追加出力イネーブル信号ＯＥＢ２を追加できればどのような構成でも良い。

図３の発生回路は、内部回路用駆動電圧源ＶＣＣ及びＩＯセル用駆動電圧源ＩＯＶＣＣからの各電圧に基づいて追加出力イネーブル信号ＯＥＢ２を発生する回路であり、抵抗１１と、ともにＩＯセル用駆動電圧源ＩＯＶＣＣにより駆動されかつ互いに縦続接続された３段のインバータ回路２１，２２，２３とを備えて構成される。図３において、抵抗１１の一端は内部回路用駆動電圧源ＶＣＣに接続され、その他端は接地され、抵抗１１の両端電圧は１段目のインバータ回路２１に入力される。インバータ回路２１は、４個のＰチャネルトランジスタＰ１と、ＮチャネルトランジスタＮ１とを備えて構成される。また、インバータ回路２２はＰチャネルトランジスタＰ２とＮチャネルトランジスタＮ２とを備えて構成される。さらに、インバータ回路２３はＰチャネルトランジスタＰ３とＮチャネルトランジスタＮ３とを備えて構成され、その出力電圧は追加出力イネーブル信号ＯＥＢ２となる。なお、内部回路用駆動電圧源ＶＣＣの電圧は、ＩＯセル用駆動電圧源ＩＯＶＣＣの電圧よりも低くなるように設定されている。

図３の発生回路において、内部回路用駆動電圧源ＶＣＣがオフのとき、ＩＯセル用駆動電圧源ＩＯＶＣＣに接続される４個のＰチャネルトランジスタＰ１と、ＮチャネルトランジスタＮ２と、ＩＯセル用駆動電圧源ＩＯＶＣＣに接続されるＰチャネルトランジスタＰ３とがそれぞれオンされることになり、追加出力イネーブル信号ＯＥＢ２は所定のＨレベル電圧となる。図３の発生回路が出力する追加出力イネーブル信号ＯＥＢ２がＨレベル電圧を出力することによって、内部回路用駆動電圧源ＶＣＣが投入されていない状態でも（図４の３番目の状態）図２のバッファアンプ５が前記入力状態となり、その出力端子はハイインピーダンス状態となり、パッド端子４に接続された外部回路のドライバからの信号と衝突する心配がなく、外部回路からバッファアンプ５への貫通電流は発生しない。

次いで、内部回路用駆動電圧源ＶＣＣが正常に投入されると、内部回路用駆動電圧源ＶＣＣの電圧はＨレベル電圧となって、図３のＮチャネルトランジスタＮ１、ＰチャネルトランジスタＰ２及びＮチャネルトランジスタＮ３がオンされ、追加出力イネーブル信号ＯＥＢ２はＬレベルとなって、内部回路用駆動電圧源ＶＣＣ生成されて端子１を介して入力される出力イネーブル信号ＯＥＢのみが意味を持つようになる。

内部回路用駆動電圧源ＶＣＣがオンされれば、当該内部回路用駆動電圧源ＶＣＣから図３の抵抗１１を介して接地側に定常的に電流が流れることになるが、抵抗１１の抵抗値をコントロールすることでその電流量を抑えることができる。また、１段目のインバータ回路２１（本発明はこれに限らず、２段目の以降のインバータ回路２２，２３であってもよい。）のＰチャネルトランジスタＰ１の段数を多くすることでノイズに対する耐性を上げることと、ＩＯセル用駆動電圧源ＩＯＶＣＣから内部回路用駆動電圧源ＶＣＣへの貫通電流を防止することができる。さらに、インバータ回路２１，２２，２３の段数を増やすことで、内部回路用駆動電圧源ＶＣＣでのＮチャネルトランジスタＮ１のしきい値電圧を下げることができる。それによって、内部回路用駆動電圧源ＶＣＣの電源の揺れによる誤動作を防止することができる。

以上のように構成された入出力切り替え制御回路（ＩＯセル回路）を備えた半導体集積回路装置は、例えば、携帯電話、パーソナルコンピュータなどの電子機器に備えて構成してもよい。

以上説明したように、本実施形態によれば、内部回路用駆動電圧源ＶＣＣの電圧に基づいて生成される入出力切り替え制御信号である出力イネーブル信号ＯＥＢに基づいてバッファアンプ５の動作を切り替えて入出力を切り替えるＩＯセル回路において、内部回路用駆動電圧源ＶＣＣの電圧のみに基づいて生成された出力イネーブル信号ＯＥＢに加えて、内部回路用駆動電圧源ＶＣＣ及びＩＯセル用駆動電圧源ＩＯＶＣＣの各電圧に基づいて追加出力イネーブル信号ＯＥＢ２を発生する発生回路（図３）をさらに備え、内部回路用駆動電圧源ＶＣＣが投入されずにＩＯセル用駆動電圧源ＩＯＶＣＣが投入されている場合には、内部回路用駆動電圧源ＶＣＣ及びＩＯセル用駆動電圧源ＩＯＶＣＣにより生成された入出力切り替え制御信号である追加出力イネーブル信号ＯＥＢ２が有効となり、ＩＯセル回路の出力端子をハイインピーダンス状態とする一方、内部回路用駆動電圧源ＶＣＣが正常に投入された場合には、前記追加出力イネーブル信号ＯＥＢ２はオフされて、内部回路用駆動電圧源ＶＣＣの電圧のみに基づいて生成された出力イネーブル信号ＯＥＢが有効となり、前記出力イネーブル信号ＯＥＢによりＩＯセルの入出力切り替えを制御する制御回路を備えた。従って、ＩＯセル用駆動電源と内部回路用駆動電源が異なる電源である場合に、その電源シーケンスに制約を持たせることなく、ＩＯセルの入出力制御が可能となり、不要な貫通電流を防止することができる。

なお、本発明と特許文献１及び２との相違点は以下の通りである。
（１）本発明と特許文献１との相違点：特許文献１では、内部電源とＩＯ電源の両方に対して、電源検出回路を設けそれぞれが所定の電圧レベルになるまで及び外部からのＲＥＳ入力を検出できるまで所定の状態に制御するようにされているが、本発明の構成では内部電源にのみ着目しておりさらに簡単な構成で入出力制御が実現可能である。
（２）本発明と特許文献２との相違点：特許文献２では、一時的な動作停止状態での低消費電力化を実現する技術が開示されて一方、本発明は、内部電源と入出力セル電源の電源投入順を考慮しなくとも、外部デバイスとの間に好ましくない貫通電流が流れない半導体装置を提供するものであり、本発明とは全く異なる目的の異なる技術を開示している。

以上詳述したように、本発明によれば、ＩＯセル用駆動電源と内部回路用駆動電源が異なる電源である場合に、その電源シーケンスに制約を持たせることなく、ＩＯセルの入出力制御が可能となり、不要な貫通電流を防止することができる。

１、２，３，７…端子、
４…パッド端子、
５，６…バッファアンプ、
１１…抵抗、
２１，２２，２３…インバータ回路、
ＩＯＶＣＣ…ＩＯセル用駆動電圧源、
ＶＣＣ…内部回路用駆動電圧源、
Ｐ１，Ｐ２，Ｐ３…Ｐチャネルトランジスタ、
Ｑ１，Ｎ１，Ｎ２，Ｎ３…Ｎチャネルトランジスタ。

特開２００５−２８６６７５号公報 特開２００９−０３２９０８号公報

Claims (4)

1. 内部回路用駆動電源に基づいて生成される第１の入出力切り替え制御信号に基づいて入出力の動作を切り替える入出力セル回路を備えた半導体装置において、
   前記内部回路用駆動電源とは異なる、入出力セル回路用駆動電源と、
   前記内部回路用駆動電源が投入されずに入出力セル回路用駆動電源が投入されている場合には、内部回路用駆動電源及び入出力セル回路用駆動電源により生成された第２の入出力切り替え制御信号が有効となり、前記入出力セル回路の出力端子をハイインピーダンス状態とするように制御する制御回路とを備え、
   前記制御回路は、前記第２の入出力切り替え制御信号が有効か否かに基づいて、前記内部回路用駆動電源からの電圧を前記入出力セル回路の動作制御端子に出力するか否かを切り替えるスイッチ素子を備え、
   （Ａ）前記内部回路用駆動電源及び前記入出力セル回路用駆動電源がともに投入されていない場合、もしくは前記内部回路用駆動電源のみが投入されている場合は、第２の入出力切り替え制御信号は、前記スイッチ素子をオフ状態を維持する不定の信号となることで、前記第１の入出力切り替え制御信号が有効となり、前記第１の入出力切り替え制御信号により前記入出力セル回路の入出力切り替えを制御し、
   （Ｂ）前記内部回路用駆動電源及び前記入出力セル回路用駆動電源がともに投入されている場合は、前記第２の入出力切り替え制御信号は、前記スイッチ素子をオフする信号となることで、前記第１の入出力切り替え制御信号が有効となり、前記第１の入出力切り替え制御信号により前記入出力セル回路の入出力切り替えを制御することを特徴とする半導体装置。
2. 前記第２の入出力切り替え制御信号を発生する発生回路は、
   前記内部回路用駆動電源に接続された抵抗と、
   前記抵抗の両端電圧を反転する複数段のインバータ回路とを備え、
   前記複数段のインバータ回路のうち最終段の前記インバータ回路は前記第２の入出力切り替え制御信号を出力することを特徴とする請求項１記載の半導体装置。
3. 前記複数段のインバータ回路のうちの１つのインバータ回路は、複数のＰチャネルトランジスタとＮチャネルトランジスタとを備えて構成されたことを特徴とする請求項２記載の半導体装置。
4. 請求項１〜３のうちのいずれか１つに記載の半導体装置を備えたことを特徴とする電子機器。

Images