JP5071077B2 - 出力回路および半導体装置 - Google Patents
出力回路および半導体装置 Download PDFInfo
- Publication number
- JP5071077B2 JP5071077B2 JP2007312283A JP2007312283A JP5071077B2 JP 5071077 B2 JP5071077 B2 JP 5071077B2 JP 2007312283 A JP2007312283 A JP 2007312283A JP 2007312283 A JP2007312283 A JP 2007312283A JP 5071077 B2 JP5071077 B2 JP 5071077B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- output
- channel mos
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
インバータ8は、第1電源を電源電圧とするインバータの一例である。
NチャネルMOSトランジスタN6は、出力端子と基準端子との間を接続するNチャネルMOSトランジスタの一例である。
出力端子9は、出力端子の一例である。
接地は、基準端子の一例である。
例えば、第2電源2は第1電源1より高い電圧レベルであるとして説明されたが、これに限られるものではない。各種の特性ばらつきを考慮に入れ、しきい値等が適当なトランジスタを選ぶなどすれば、電圧の高低は不問である。また、出力回路3は2電源の場合だけに限られるものでもないことは言うまでもない。
2 第2電源
3 出力回路
4 制御回路
5 レベルシフト回路
6 出力バッファ回路
7 インバータ
8 インバータ
9 出力端子
10 入力端子
11 インバータ
12 マルチプレクサ
N1〜N6、N11〜N15 NチャネルMOSトランジスタ
P1〜P5、P11〜P15 PチャネルMOSトランジスタ
Claims (4)
- 第1電源電圧が供給される第1回路と、
第2電源電圧が供給され、前記第1回路からの信号に応じて出力端子から出力信号を出力する第2回路と、
前記第1電源電圧が供給され、前記第2電源電圧が入力端子に入力されるインバータと、
前記第2回路の出力端子と基準端子との間に接続され、ゲート端子が前記インバータの出力端子に接続されるNチャネルMOSトランジスタとを備えることを特徴とする出力回路。 - 前記第2電源電圧は、前記第1電源電圧よりも高電圧であることを特徴とする請求項1に記載の出力回路。
- 前記第2回路は、前記第1電源電圧の電圧レベルの前記第1回路からの信号を前記第2電源電圧の電圧レベルの信号に変換するレベルシフト回路を有することを特徴とする請求項2に記載の出力回路。
- 第1電源電圧が供給される第1回路と、
第2電源電圧が供給され、前記第1回路からの信号に応じて出力端子から出力信号を出力する第2回路と、
前記第1電源電圧が供給され、前記第2電源電圧が入力端子に入力されるインバータと、
前記第2回路の出力端子と基準端子との間に接続され、ゲート端子が前記インバータの出力端子に接続されるNチャネルMOSトランジスタとを備えることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007312283A JP5071077B2 (ja) | 2007-12-03 | 2007-12-03 | 出力回路および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007312283A JP5071077B2 (ja) | 2007-12-03 | 2007-12-03 | 出力回路および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009141396A JP2009141396A (ja) | 2009-06-25 |
JP5071077B2 true JP5071077B2 (ja) | 2012-11-14 |
Family
ID=40871620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007312283A Expired - Fee Related JP5071077B2 (ja) | 2007-12-03 | 2007-12-03 | 出力回路および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5071077B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011091601A (ja) * | 2009-10-22 | 2011-05-06 | Seiko Epson Corp | レベルシフター回路、集積回路装置及び電子機器 |
JP6488723B2 (ja) * | 2015-01-28 | 2019-03-27 | 株式会社ソシオネクスト | 出力回路及び半導体装置 |
US11139804B2 (en) | 2019-06-04 | 2021-10-05 | Tianma Japan, Ltd. | Circuit including flip-flop and control element |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03123219A (ja) * | 1989-10-06 | 1991-05-27 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH09284111A (ja) * | 1996-04-15 | 1997-10-31 | Hitachi Ltd | 半導体集積回路装置 |
JP2003133939A (ja) * | 2001-10-26 | 2003-05-09 | Mitsubishi Electric Corp | 信号レベル変換機能付き入出力回路およびそれを備える半導体集積回路装置 |
JP2004215019A (ja) * | 2003-01-06 | 2004-07-29 | Renesas Technology Corp | レベル変換機能付き入出力回路および半導体集積回路装置 |
-
2007
- 2007-12-03 JP JP2007312283A patent/JP5071077B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009141396A (ja) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7034573B1 (en) | Level shifter without DC current flow | |
JP5402852B2 (ja) | レベルシフト回路 | |
US20050270079A1 (en) | Input buffer structure with single gate oxide | |
KR20140044117A (ko) | 다중 전압 입력 버퍼 | |
JP2006287552A (ja) | クロックネットワークの消費電力低減回路 | |
US6819159B1 (en) | Level shifter circuit | |
US7355447B2 (en) | Level shifter circuit | |
KR100919655B1 (ko) | 입출력 회로 | |
JP4978094B2 (ja) | 出力バッファ回路 | |
US7656210B2 (en) | Semiconductor integrated circuit | |
JP5071077B2 (ja) | 出力回路および半導体装置 | |
KR20100014730A (ko) | 3볼트 어시스트를 갖는 5볼트 허용 집적회로 신호 패드 | |
JP5203791B2 (ja) | レベルシフト回路 | |
JP4137118B2 (ja) | 半導体装置 | |
KR100759775B1 (ko) | 입출력 버퍼 회로 | |
US20070279091A1 (en) | Digital Voltage Level Shifter | |
US7598791B2 (en) | Semiconductor integrated apparatus using two or more types of power supplies | |
JP4050242B2 (ja) | 半導体集積回路装置の入出力回路 | |
KR20100133610A (ko) | 전압 레벨 시프터 | |
US8330501B1 (en) | Dual mode rail-to-rail buffer for low voltage memory | |
JP2003258621A (ja) | インタフェースバッファ | |
JP5266974B2 (ja) | 入出力回路 | |
JP2006352204A (ja) | 電位検出回路及びそれを備える半導体集積回路 | |
JP4469798B2 (ja) | 集積回路装置、およびインバータ段の出力で出力信号を駆動するための方法 | |
JP7152681B2 (ja) | 半導体集積回路装置およびレベルシフタ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100723 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5071077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |