JP2011091601A - レベルシフター回路、集積回路装置及び電子機器 - Google Patents
レベルシフター回路、集積回路装置及び電子機器 Download PDFInfo
- Publication number
- JP2011091601A JP2011091601A JP2009243192A JP2009243192A JP2011091601A JP 2011091601 A JP2011091601 A JP 2011091601A JP 2009243192 A JP2009243192 A JP 2009243192A JP 2009243192 A JP2009243192 A JP 2009243192A JP 2011091601 A JP2011091601 A JP 2011091601A
- Authority
- JP
- Japan
- Prior art keywords
- voltage level
- transistor
- level
- output node
- side power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】出力レベルを確定できるレベルシフター回路、集積回路装置及び電子機器等を提供すること。
【解決手段】レベルシフター回路200は、第1の高電位側電源VDD1が供給される第1の回路110が出力する第1、第2の入力信号I1、I2を受けて、第2の高電位側電源VDD2が供給される第2の回路120へ出力信号を出力する。このレベルシフター回路200は、第2の出力ノードQ2とVSSとの間に設けられる第1の導電型の第1のトランジスターT1と、第1の出力ノードQ1とVSSとの間に設けられる第1の導電型の第2のトランジスターT2と、VDD2とQ2との間に設けられる第2の導電型の第3のトランジスターT3と、VDD2とQ1との間に設けられる第2の導電型の第4のトランジスターT4と、Q1とVSSとの間に設けられる第1の導電型の第5のトランジスターT5とを含む。
【選択図】図3
【解決手段】レベルシフター回路200は、第1の高電位側電源VDD1が供給される第1の回路110が出力する第1、第2の入力信号I1、I2を受けて、第2の高電位側電源VDD2が供給される第2の回路120へ出力信号を出力する。このレベルシフター回路200は、第2の出力ノードQ2とVSSとの間に設けられる第1の導電型の第1のトランジスターT1と、第1の出力ノードQ1とVSSとの間に設けられる第1の導電型の第2のトランジスターT2と、VDD2とQ2との間に設けられる第2の導電型の第3のトランジスターT3と、VDD2とQ1との間に設けられる第2の導電型の第4のトランジスターT4と、Q1とVSSとの間に設けられる第1の導電型の第5のトランジスターT5とを含む。
【選択図】図3
Description
本発明は、レベルシフター回路、集積回路装置及び電子機器等に関する。
近年、集積回路装置(LSI)の消費電力を低減するためにLSIの内部回路の電源電圧を、例えば1.8Vなどに低下させることが行われている。一方、LSIの外部とのインターフェースには例えば3Vの電源電圧が使用される場合がある。このような場合には、レベルシフター回路を用いて信号レベルを変換することが行われている。例えば、レベルシフター回路により、LSIの内部回路からの1.8Vの電圧レベルの信号を、3Vの電圧レベルの信号に変換して、LSIの外部に出力する。
ところが、電源投入時に内部の電源電圧の立ち上がりの遅れなどにより、レベルシフター回路の出力レベルが確定せず、次段の回路(出力バッファーなど)に貫通電流が流れるという問題がある。
この問題を解決するために例えば特許文献1には、パワーオン・リセット回路を接続する手法が開示されている。しかしながらこの手法では、トランジスター数が多くなるなどの課題があった。
本発明の幾つかの態様によれば、出力レベルを確定できるレベルシフター回路、集積回路装置及び電子機器等を提供できる。
本発明の一態様は、第1の高電位側電源が供給される第1の回路が出力する第1の入力信号及び第2の入力信号を受けて、第2の高電位側電源が供給される第2の回路へ出力信号を出力するレベルシフター回路であって、ゲートが前記第1の入力信号により制御され、第2の出力ノードと低電位側電源のノードとの間に設けられる第1の導電型の第1のトランジスターと、ゲートが前記第2の入力信号により制御され、第1の出力ノードと前記低電位側電源ノードとの間に設けられる第1の導電型の第2のトランジスターと、ゲートが前記第1の出力ノードの電圧レベルにより制御され、前記第2の高電位側電源のノードと前記第2の出力ノードとの間に設けられる第2の導電型の第3のトランジスターと、ゲートが前記第2の出力ノードの電圧レベルにより制御され、前記第2の高電位側電源ノードと前記第1の出力ノードとの間に設けられる第2の導電型の第4のトランジスターと、ゲートが前記第2の出力ノードの電圧レベルにより制御され、前記第1の出力ノードと前記低電位側電源ノードとの間に設けられる第1の導電型の第5のトランジスターと、を含むレベルシフター回路に関係する。
本発明の一態様によれば、第5のトランジスターを設けることで、この第5のトランジスターを介して第1の出力ノードから低電位側電源ノードへ電流を流すことが可能になる。こうすることで、第1、第2の出力ノードの電圧レベルを確定することができる。
また本発明の一態様では、前記第1の高電位側電源の電圧レベルが上昇する前に、前記第2の高電位側電源の電圧レベルが上昇する場合に、前記第1の出力ノードの電圧レベル及び前記第2の出力ノードの電圧レベルが上昇し、前記第1の出力ノードの電圧レベル及び前記第2の出力ノードの電圧レベルが上昇することで、前記第5のトランジスターがオン状態になり、前記第5のトランジスターがオン状態になることで、前記第5のトランジスターのドレイン電流が流れて、前記第1の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定されてもよい。
このようにすれば、第5のトランジスターがオン状態になりドレイン電流が流れることで、レベルシフター回路の第1の出力ノードの電圧レベルを低電位側電源の電圧レベルに設定することができる。こうすることで、電源投入直後に、レベルシフター回路の出力信号レベルが中間電位となって次段の回路(第2の回路)で貫通電流が流れることを防止することができる。
また本発明の一態様では、前記第2の高電位側電源の電圧レベルが上昇することで、前記第1の出力ノードの電圧レベルが上昇し、前記第1の出力ノードの電圧レベルが上昇することで、前記第5のトランジスターのドレイン・ソース間電圧が上昇し、前記第5のトランジスターのドレイン・ソース間電圧が上昇することで、前記第5のトランジスターのドレイン電流が流れて、前記第1の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定されてもよい。
このようにすれば、第5のトランジスターのドレイン・ソース間電圧が上昇し、またゲート・ソース間電圧も上昇してドレイン電流が流れることで、レベルシフター回路の第1の出力ノードの電圧レベルを低電位側電源の電圧レベルに設定することができる。こうすることで、電源投入直後に、レベルシフター回路の出力信号レベルが中間電位となって次段の回路(第2の回路)で貫通電流が流れることを防止することができる。
また本発明の一態様では、前記第2の高電位側電源の電圧レベルが上昇することで、前記第2の出力ノードの電圧レベルが上昇し、前記第2の出力ノードの電圧レベルが上昇することで、前記第5のトランジスターのゲート・ソース間電圧が上昇し、前記第5のトランジスターのゲート・ソース間電圧が上昇することで、前記第5のトランジスターがオン状態になり、前記第1の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定されてもよい。
このようにすれば、第5のトランジスターのゲート・ソース間電圧が上昇してオン状態になることで、レベルシフター回路の第1の出力ノードの電圧レベルを低電位側電源の電圧レベルに設定することができる。こうすることで、電源投入直後に、レベルシフター回路の出力信号レベルが中間電位となって次段の回路(第2の回路)で貫通電流が流れることを防止することができる。
また本発明の一態様では、前記第5のトランジスターの電流供給能力が、前記第1のトランジスターの電流供給能力よりも小さく、且つ前記第2のトランジスターの電流供給能力よりも小さくてもよい。
このようにすれば、レベルシフター回路の通常動作時に、出力信号の立ち上がり時間及び立ち下がり時間への影響を低減することができる。
また本発明の一態様では、ゲートが前記第1の入力信号により制御され、前記第3のトランジスターのドレインと前記第2の出力ノードとの間に設けられる第2の導電型の第6のトランジスターと、ゲートが前記第2の入力信号により制御され、前記第4のトランジスターのドレインと前記第1の出力ノードとの間に設けられる第2の導電型の第7のトランジスターと、を含んでもよい。
このようにすれば、直列に接続された3つのトランジスターの各々に印加されるドレイン・ソース間電圧が低減されるから、第2の高電位側電源を高い電圧レベルに設定することができる。こうすることで、より高い電圧レベルにレベルシフトすることができる。
本発明の他の態様は、上記に記載のレベルシフター回路と、前記第1の高電位側電源が供給され、前記第1の入力信号と前記第2の入力信号とを出力する前記第1の回路と、前記第2の高電位側電源が供給され、前記第1の出力ノード又は前記第2の出力ノードから出力される前記出力信号が入力される前記第2の回路と、を含む集積回路装置に関係する。
本発明の他の態様によれば、第1の高電位側電源の電圧レベルが上昇する前に、第2の高電位側電源の電圧レベルが上昇する場合に、レベルシフター回路の第1の出力ノードの電圧レベルを低電位側電源の電圧レベルに設定することができる。このようにすれば、出力信号が第1の出力ノードから出力される場合には、出力信号レベルは低電位側電源の電圧レベルに設定され、出力信号が第2の出力ノードから出力される場合には、出力信号レベルは高電位側電源の電圧レベルに設定される。こうすることで、電源投入直後に、レベルシフター回路の出力信号レベルが中間電位となって第2の回路で貫通電流が流れることなどを防止することができる。
また本発明の他の態様では、前記第2の高電位側電源が供給され、前記第1の高電位側電源の電圧レベルを生成するレギュレーターを含んでもよい。
このようにすれば、レギュレーターに第2の高電位側電源が入力されてから、レギュレーターの出力が上昇するまでの時間がかかるために、第1の高電位側電源が第2の高電位側電源よりも遅れて供給される場合に、レベルシフター回路の第1の出力ノードの電圧レベルを低電位側電源の電圧レベルに設定することができる。こうすることで、電源投入直後に、レベルシフター回路の出力信号レベルが中間電位となって第2の回路で貫通電流が流れることなどを防止することができる。
また本発明の他の態様では、電源の投入により、前記第2の高電位側電源の電圧レベルが上昇し、前記第2の高電位側電源の電圧レベルの上昇に遅れて、前記レギュレーターの出力である前記第1の高電位側電源の電圧レベルが上昇する場合に、前記第2の高電位側電源の電圧レベルの上昇により、前記第1の出力ノードの電圧レベル及び前記第2の出力ノードの電圧レベルが上昇し、前記第1の出力ノードの電圧レベル及び前記第2の出力ノードの電圧レベルが上昇することで、前記第5のトランジスターがオン状態になり、前記第5のトランジスターがオン状態になることで、前記第5のトランジスターのドレイン電流が流れて、前記第1の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定されてもよい。
このようにすれば、電源投入直後に、前記第1の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定され、前記第2の出力ノードの電圧レベルが前記高電位側電源の電圧レベルに設定されるから、レベルシフター回路の出力信号レベルが中間電位となって次段の回路(第2の回路)で貫通電流が流れることを防止することができる。その結果、電源投入後の待機時(スタンバイ時)の消費電力を低減することなどが可能になる。
また本発明の他の態様では、前記第1の回路は制御回路であり、前記第2の回路は前記集積回路装置の外部へ信号を出力する出力バッファーであってもよい。
このようにすれば、制御回路からの信号をレベルシフトして外部へ出力する出力バッファーを含む集積回路装置において、例えば電源投入後の待機時(スタンバイ時)の消費電力を低減することなどが可能になる。
本発明の他の態様は、上記に記載の集積回路装置を含む電子機器に関係する。
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
1.レベルシフター回路の従来例
本実施形態のレベルシフター回路の説明に先立って、始めに、従来例のレベルシフター回路とその問題点について説明する。
本実施形態のレベルシフター回路の説明に先立って、始めに、従来例のレベルシフター回路とその問題点について説明する。
図1にレベルシフター回路の従来例を示す。従来例のレベルシフター回路100は、2つのN型(広義には第1の導電型)トランジスターT1、T2及び2つのP型(広義には第2の導電型)トランジスターT3、T4を含む。T1のゲートは第1の入力信号I1により制御され、T2のゲートは第2の入力信号I2により制御される。また、T3のゲートは第1の出力ノードQ1の電圧レベルにより制御され、T4のゲートは第2の出力ノードQ2の電圧レベルにより制御される。ここで第1、第2の入力信号I1、I2は、第1の回路110から出力され、第1の出力ノードQ1から第2の回路120へ出力信号が出力される。
第1の回路110は、例えばゲートアレイなどで構成されるロジック回路であって、第1の高電位側電源VDD1が供給される。レベルシフター回路100及び第2の回路120(例えば出力バッファー)には、第2の高電位側電源VDD2が供給される。
VDD2の電圧レベルがVDD1の電圧レベルより高い場合には、第1の回路110の高電位レベル(Hレベル)VH1は、レベルシフター回路100により、第2の回路120の高電位レベル(Hレベル)VH2までレベルシフトされる。すなわちVDD1<VDD2である場合に、VH1(=VDD1)からVH2(=VDD2)へレベルシフトする。
レベルシフター回路100の動作を具体的に説明する。第1の入力信号I1(非反転信号)がHレベルであり、第2の入力信号I2(反転信号)がLレベルである場合を説明する。トランジスターT1のゲートの電圧レベルはHレベルになるから、T1はオン状態になり、出力ノードQ2の電圧レベルは降下する。Q2の電圧レベルの降下により、トランジスターT4はオン状態になる。一方、トランジスターT2のゲートの電圧レベルはLレベルになるから、T2はオフ状態になる。その結果、出力ノードQ1の電圧レベルはVDD2まで上昇する。
Q1の電圧レベルがVDD2まで上昇することにより、トランジスターT3はオフ状態になるから、出力ノードQ2の電圧レベルはLレベル(低電位側電源レベル、VSSレベル)まで降下する。このようにして入力信号I1のHレベルが、VDD1からVDD2までレベルシフトされる。なお、上記の場合とは逆に、I1がLレベル、I2がHレベルである場合には、Q1にLレベル、Q2にHレベルがそれぞれ出力される。
次に従来例のレベルシフター回路の問題点について説明する。実際の集積回路においては、レギュレーターを用いて1つの外部電源の電圧レベルから別の電圧レベルを生成し、これを電源として使用する場合がある。例えば図1において、VDD2は外部電源から供給され、VDD1はレギュレーターを用いてVDD2から生成される場合がある。
このような場合に、電源が投入され、レギュレーターにVDD2が入力されてから、レギュレーターの出力が上昇するまでの時間がかかるために、VDD1はVDD2よりも遅れて供給されることになる。すなわち第1の回路110にVDD1が供給されるよりも前に、レベルシフター回路100にVDD2が供給される状況が発生する。その結果、第1、第2の入力信号I1、I2が共にLレベルのままで、レベルシフター回路100が動作を開始することになる。第1、第2の入力信号I1、I2が共にLレベルの状態では、レベルシフター回路100は正常な動作を行うことができない。
図2は、従来例の回路シミュレーションによる波形の一例である。入力信号I1、I2が共にLレベルに固定された条件でVDD2が上昇する場合に、レベルシフター回路100の出力がどのようになるかを図2を用いて説明する。図2には、VDD2及び出力ノードQ1、Q2の電圧波形を示してある。なお、この回路シミュレーションでは、VDD2を3V、VSSを0Vとし、また後述する本実施形態のレベルシフター回路(図5)についての回路シミュレーション結果と比較するために、図5におけるT6、T7に相当する2つのトランジスターを含む回路について示してある。また、各トランジスターの特性のばらつきによる影響を見るために、T1、T2及びT3、T4の特性がわずかに異なる2つの場合(ケース(A)及びケース(B))について示してある。
入力信号I1、I2は共に0V(Lレベル)であるから、トランジスターT1、T2は共にオフ状態である。この状態でVDD2は0Vから3Vまで上昇する(図2のP1からP2まで)。VDD2の上昇に伴って、トランジスターT3、T4にはドレイン・ソース間電圧及びゲート・ソース間電圧が印加されるから、T3及びT4のドレイン電流が生じる。T1、T2はオフ状態であるから、T3、T4のドレイン電流がわずかであっても出力ノードQ1、Q2の電圧レベルは共に上昇する(P3からP4まで、P7からP8まで)。
Q1、Q2の電圧レベルは、P4又はP8までは、ほぼ同一な波形で上昇していくが、それ以降はT3とT4との特性の違いにより大きく異なってくる。図2では、ケース(A)の波形をQ1(A)、Q2(A)とし、ケース(B)の波形をQ1(B)、Q2(B)とした。
例えばケース(A)では、Q1の電圧レベルはVDD2まで上昇し(P4からP5まで)、それ以降はVDD2と同一電圧レベルを保持しながら3Vまで上昇する(P5からP6まで)。一方、Q2の電圧レベルはVDD2よりも低い電圧レベルで上昇し、ほぼVDD2の1/2まで上昇する(P8からP9まで)。
また、ケース(B)では、上記の逆の結果になる。すなわちQ1の電圧レベルはほぼVDD2の1/2となり、Q2の電圧レベルはVDD2まで上昇する。
T3、T4のどちらが先にオフ状態になるかによって、ケース(A)、(B)のどちらになるのかが決まる。具体的には、各トランジスターの特性の違いによるQ1、Q2の電圧レベルの上昇速度の差と、T3及びT4のしきい値電圧の差とによって、T3が先にオフ状態になる場合もあれば、T4が先にオフ状態になる場合もある。
例えば図2のケース(A)では、Q1の電圧レベルが先に上昇し(P4からP5まで)、その結果T3のゲート・ソース電圧が増加し(ゲート・ソース電圧の絶対値が減少し)、T3が先にオフ状態になる。T3がオフ状態になることで、それまでにQ2にチャージされた電荷が保持されて、VDD2の上昇に伴ってQ2の電圧レベルはほぼVDD2の1/2まで上昇する(P8からP9まで)。一方、T4はオン状態が保持されるから、Q1の電圧レベルはVDD2まで上昇する(P5からP6まで)。
また、ケース(B)では、上記の逆の結果になる。すなわちQ2の電圧レベルが先に上昇し、T4が先にオフ状態になり、Q1の電圧レベルはほぼVDD2の1/2まで上昇する。一方、T3はオン状態が保持されるから、Q2の電圧レベルはVDD2まで上昇する
以上説明したように、従来例のレベルシフター回路100では、電源投入直後のレベルシフター回路100の出力レベルが確定せず、Hレベル(VDD2)又は中間レベル(ほぼVDD2の1/2)のどちらかになる。中間レベルが出力される場合には、次段の第2の回路120で貫通電流が発生してしまう。これが従来のレベルシフター回路の問題点である。
以上説明したように、従来例のレベルシフター回路100では、電源投入直後のレベルシフター回路100の出力レベルが確定せず、Hレベル(VDD2)又は中間レベル(ほぼVDD2の1/2)のどちらかになる。中間レベルが出力される場合には、次段の第2の回路120で貫通電流が発生してしまう。これが従来のレベルシフター回路の問題点である。
本実施形態のレベルシフター回路は、この課題を解決するものであって、電源投入直後のレベルシフター回路の出力レベルをHレベル又はLレベルのいずれか一方に確定することができる。
2.本実施形態のレベルシフター回路
図3に、本実施形態のレベルシフター回路200の構成例を示す。本実施形態のレベルシフター回路200は、第1の高電位側電源VDD1(例えば1.8V)が供給される第1の回路110(例えば制御回路)が出力する第1、第2の入力信号I1、I2を受けて、第2の高電位側電源VDD2(例えば3V)が供給される第2の回路120(例えば出力バッファー)へ出力信号を出力するレベルシフター回路である。
図3に、本実施形態のレベルシフター回路200の構成例を示す。本実施形態のレベルシフター回路200は、第1の高電位側電源VDD1(例えば1.8V)が供給される第1の回路110(例えば制御回路)が出力する第1、第2の入力信号I1、I2を受けて、第2の高電位側電源VDD2(例えば3V)が供給される第2の回路120(例えば出力バッファー)へ出力信号を出力するレベルシフター回路である。
本実施形態のレベルシフター回路200は、3つのN型(広義には第1の導電型)トランジスターT1、T2、T5及び2つのP型(広義には第2の導電型)トランジスターT3、T4を含む。T1は、ゲートが第1の入力信号I1により制御され、第2の出力ノードQ2と低電位側電源VSSのノードとの間に設けられる。T2は、ゲートが第2の入力信号I2により制御され、第1の出力ノードQ1と低電位側電源ノードVSSとの間に設けられる。T3は、ゲートが第1の出力ノードQ1の電圧レベルにより制御され、第2の高電位側電源VDD2のノードと第2の出力ノードQ2との間に設けられる。T4は、ゲートが第2の出力ノードQ2の電圧レベルにより制御され、第2の高電位側電源ノードVDD2と第1の出力ノードQ1との間に設けられる。T5は、ゲートが第2の出力ノードQ2の電圧レベルにより制御され、第1の出力ノードQ1と低電位側電源ノードVSSとの間に設けられる。
なお、本実施形態のレベルシフター回路は図3の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。図3では、第1の出力ノードQ1から出力信号を取り出しているが、第2の出力ノードQ2から出力信号を取り出してもよい。この出力信号は第2の回路120に入力される。
本実施形態のレベルシフター回路200によれば、従来例のレベルシフター回路の問題である電源投入直後の出力レベルを常にLレベル又はHレベルに設定することができる。この動作について以下に説明する。
上述したように、電源が投入時に、VDD1の電圧レベルが0V(広義にはVSSの電圧レベル)から上昇する前に、VDD2の電圧レベルが0Vから所定の電圧レベル(例えば3V)まで上昇する場合がある。この場合には、第1の回路110の電源VDD1が0Vであるから、入力信号I1、I2の電圧レベルは共に0Vである。したがって、T1、T2のゲート・ソース間電圧は共にしきい値電圧より低いから、T1、T2は共にオフ状態である。
VDD2の電圧レベルの上昇に伴って、T3、T4にはドレイン・ソース間電圧及びゲート・ソース間電圧が印加されるから、T3及びT4のドレイン電流が生じる。T1、T2はオフ状態であるから、T3、T4のドレイン電流がわずかであってもQ1、Q2の電圧レベルは共に上昇する。Q1の電圧レベル及びQ2の電圧レベルが上昇することで、第5のトランジスターT5がオン状態になり、T5のドレイン電流が流れる。その結果、Q1の電圧レベルが低電位側電源VSSの電圧レベル(Lレベル)に設定される。
具体的には、VDD2の電圧レベルが上昇することで、Q1の電圧レベルが上昇し、Q1の電圧レベルが上昇することで、T5のドレイン・ソース間電圧が上昇する。そしてT5のゲート・ソース間電圧も上昇するから、T5のドレイン・ソース間電圧が上昇することで、T5のドレイン電流が流れて、Q1の電圧レベルがVSSの電圧レベル(Lレベル)に設定される。
また具体的には、VDD2の電圧レベルが上昇することで、Q2の電圧レベルが上昇し、Q2の電圧レベルが上昇することで、T5のゲート・ソース間電圧が上昇する。T5のゲート・ソース間電圧が上昇することで、T5がオン状態になり、Q1の電圧レベルがVSSの電圧レベル(Lレベル)に設定される。
図4に、本実施形態のレベルシフター回路200の回路シミュレーションによる波形の一例を示す。図4は、入力信号I1、I2が共にLレベルに固定された条件で、VDD2が0Vから3Vまで上昇する場合の出力波形を示したものである。なお、この回路シミュレーションは、後述する本実施形態のレベルシフター回路の変形例(図5)について行ったものである。
VDD2が0Vから3Vまで上昇すると(図4のS1からS2まで)、VDD2の上昇に伴って、Q1、Q2の電圧レベルは共に上昇する(S3からS4まで、S6からS7まで)。T5がオン状態になる前の期間では、従来例のレベルシフター回路100と同じ振る舞いをする。ところがT5がオン状態になり、或いはT5のドレイン電流が流れると、Q1の電圧レベルは急速に0V(Lレベル)に降下する(S4からS5まで)。Q1の電圧レベルが0Vになることで、T3はオン状態になるから、Q2の電圧レベルはVDD2まで上昇し、さらにVDD2の上昇と共に3Vまで上昇する(S7からS8まで)。
このように、Q1の電圧レベルが先に上昇する場合でも、またQ2の電圧レベルが先に上昇する場合であっても、いずれの場合でもQ1の電圧レベルはLレベルに設定されるから、レベルシフター回路200の出力レベルは常にLレベルになる。その結果、電源投入直後に、レベルシフター回路の出力レベルが中間電位となって第2の回路120で貫通電流が流れることを防止できる。この貫通電流を防止することで、電源投入後の待機時(スタンバイ時)の消費電力を低減することができる。
なお、第2の出力ノードQ2と第2の高電位側電源ノードVDD2との間にP型(広義には第2の導電型)トランジスターを設けて、そのゲートをイネーブル信号により制御する手法も考えられる。しかしながら、この手法ではトランジスター数が多くなること、イネーブル信号による制御が必要になることなどの問題がある。本実施形態によれば、そのような問題は生じない。
第5のトランジスターT5の電流供給能力は、第1のトランジスターT1の電流供給能力よりも小さく、且つ第2のトランジスターT2の電流供給能力よりも小さくすることが望ましい。これはレベルシフター回路の通常動作(電源投入直後ではなく、VDD1が所定の電圧レベルに到達した後の動作)に影響を与えないためである。
具体的には、T5を付加することで、レベルシフター回路200の通常動作時の出力信号の立ち上がり時間と立ち下がり時間のバランスを悪化させるおそれがある。出力信号の立ち上がりの際にはT4のドレイン電流が寄与するのに対して、出力信号の立ち下がりの際にはT2及びT5のドレイン電流が寄与するためである。したがって、出力信号の立ち上がり時間と立ち下がり時間のバランスをとるためには、T5の電流供給能力をT1、T2の各々の電流供給能力よりも小さくすることが望ましい。
より具体的には、トランジスターのゲート長(チャネル長)をL、ゲート幅(チャネル幅)をWとした場合に、電流供給能力はW/Lに比例するから、T5のW/LをT1、T2のそれぞれのW/Lより小さくすればよい。もっともLを大きくすることで、T5のゲート容量を増加させ、レベルシフター回路の動作速度が遅くなるおそれがある。また、T5の電流供給能力が小さくなり過ぎると、上述したT5の効果が得られないおそれもある。したがって、実際上は、Wを製造可能な最小の値とし、Lを通常動作に影響を与えない範囲であって且つT5の効果が損なわれない範囲の値とするのが望ましい。
なお、T5のしきい値電圧をT1、T2の各々のしきい値電圧より高い値にすることで、T5の電流供給能力をT1、T2の各々の電流供給能力より小さくしてもよい。
図5に、本実施形態のレベルシフター回路200の変形例を示す。本変形例は、先に示した図3のレベルシフター回路に、さらに2つのP型(広義には第2の導電型)トランジスターすなわち第6、第7のトランジスターT6、T7を付加したものである。第6のトランジスターT6は、ゲートが第1の入力信号I1により制御され、第3のトランジスターT3のドレインと第2の出力ノードQ2との間に設けられる。また、第7のトランジスターT7は、ゲートが第2の入力信号I2により制御され、第4のトランジスターT4のドレインと第1の出力ノードQ1との間に設けられる。
T6、T7を付加することで、直列に接続された3つのトランジスター(T1、T6、T3及びT2、T7、T4)の各々に印加されるドレイン・ソース間電圧が低減されるから、第2の高電位側電源VDD2を高い電圧レベルに設定することができる。すなわちT6、T7を含まない回路に比べて、より高い電圧レベルにレベルシフトすることができる。
3.集積回路装置
図6に、レベルシフター回路200及びレギュレーター130を含む集積回路装置の構成例を示す。レベルシフター回路200及び出力バッファー(広義には第2の回路)120には、外部電源からVDD2(第2の高電位側電源、例えば3V)が供給される。制御回路(広義には第1の回路)110には、レギュレーター130により生成されるVDD1(第1の高電位側電源、例えば1.8V)が供給される。
図6に、レベルシフター回路200及びレギュレーター130を含む集積回路装置の構成例を示す。レベルシフター回路200及び出力バッファー(広義には第2の回路)120には、外部電源からVDD2(第2の高電位側電源、例えば3V)が供給される。制御回路(広義には第1の回路)110には、レギュレーター130により生成されるVDD1(第1の高電位側電源、例えば1.8V)が供給される。
制御回路110は、第1の高電位側電源VDD1(例えば1.8V)が供給され、第1の入力信号I1と第2の入力信号I2とを出力する。出力バッファー120は、第2の高電位側電源VDD2(例えば3V)が供給され、レベルシフター回路200の第1の出力ノードQ1又は第2の出力ノードQ2から出力される出力信号が入力される。また、レギュレーター130は、第2の高電位側電源VDD2が供給され、第1の高電位側電源VDD1の電圧レベルを生成する。
集積回路装置の外部の回路(例えばホストなど)との情報のやり取りに用いられる信号レベルは、Hレベルが3Vである場合がある。このような場合に、レベルシフター回路200を用いて信号のHレベルを1.8Vから3Vへレベルシフトする。
制御回路110は、例えばゲートアレイ等で構成されるロジック回路であり、例えば1.8V等の低い電源電圧で動作する。電源電圧を低くすることで、制御回路110の消費電力を低減することができる。
また上記の構成によれば、例えば電子機器のスリープ時に、制御回路110はクロック停止等で動作を停止し、レギュレーター130だけは動作させておいて、スリープ状態から通常動作に素速く移行することができる。
外部電源(電池など)からVDD2が供給され、さらにVDD2からレギュレーター130によりVDD1が生成される場合には、レギュレーター130にVDD2が入力されてから、レギュレーター130の出力が上昇を開始するまでに時間がかかる。すなわち、電源の投入により、VDD2の電圧レベルが上昇し、VDD2の電圧レベルの上昇に遅れて、レギュレーター130の出力であるVDD1の電圧レベルが上昇する。
このような場合には、入力信号I1、I2が共にLレベルの状態で、レベルシフター回路200が動作を開始する。上述したように、本実施形態のレベルシフター回路200によれば、電源投入直後の出力レベルを常にLレベル(又はHレベル)に設定することができる。
具体的には、VDD2の電圧レベルの上昇により、レベルシフター回路200の第1の出力ノードQ1の電圧レベル及び第2の出力ノードQ2の電圧レベルが上昇し、Q1の電圧レベル及びQ2の電圧レベルが上昇することで、第5のトランジスターT5がオン状態になる。T5がオン状態になることで、T5のドレイン電流が流れて、出力信号がQ1から出力される場合には、出力信号の電圧レベルがVSSの電圧レベル(Lレベル)に設定される。また、出力信号がQ2から出力される場合には、出力信号の電圧レベルがVDDの電圧レベル(Hレベル)に設定される。
図7に、本実施形態の集積回路装置を無線通信用LSIに適用した場合の構成例を示す。図7に示す集積回路装置300は、制御回路110、ミキサー310、フィルター320、復調回路340、クロック生成回路(PLL回路)350、変調回路360、電源部370、複数のI/O回路380、複数のパッド400、低雑音増幅器LNA、パワーアンプPAを含む。
制御回路110は、ホストインターフェース390を含み、無線通信の制御処理やホスト410等とのインターフェース処理などを行う。
アンテナ430で受信した受信信号は、低雑音増幅器LNAで増幅され、ミキサー310で周波数変換された後、フィルター320により不要な周波数成分が除去される。復調回路340は受信信号を復調してデータを取り出す。
クロック生成回路(PLL回路)350は、基準クロックから必要な周波数(搬送波周波数など)の信号を生成する。変調回路360は送信データに基づいて搬送波を変調(例えば周波数変調)し、パワーアンプPAは変調された送信信号を増幅して、アンテナ430から送信する。
電源部370は、レギュレーター130を含み、外部電源部420からの電源供給を受けて、集積回路装置300に含まれる各回路に適応する電圧レベルを供給する。具体的には、例えば制御回路110には1.8Vの電圧レベルが供給され、I/O回路380には3Vの電圧レベルが供給される。
I/O回路380は、レベルシフター回路200を含み、集積回路装置300の外部から入力信号を受け取り、バッファーして制御回路110へ送る。また、制御回路110からの出力信号をバッファーして、ホスト410など集積回路装置300の外部へ出力する。制御回路110の信号レベルと外部の信号レベルが異なる場合には、レベルシフター回路200によりレベルシフトを行う。
上述したように、本実施形態のレベルシフター回路によれば、電源投入直後のレベルシフター回路の出力レベルを常にLレベル(又はHレベル)に設定することができるから、次段の回路(例えば出力バッファー)の貫通電流を防止することができる。その結果、電源投入後の待機時(スタンバイ時)の消費電力を低減することができるから、電池を電源とする携帯機器の場合に、携帯機器を長時間動作させることができる。
4.電子機器
図8に、本実施形態のレベルシフター回路及び集積回路装置を含む電子機器の一例を示す。本実施形態の電子機器500は、集積回路装置300、ホスト410、アンテナ430、センサー440、検出回路450、A/D変換器460、記憶部470、操作部480を含む。なお、検出回路450やA/D変換器460を、集積回路装置300に組み込んで、1チップ構成にしてもよい。
図8に、本実施形態のレベルシフター回路及び集積回路装置を含む電子機器の一例を示す。本実施形態の電子機器500は、集積回路装置300、ホスト410、アンテナ430、センサー440、検出回路450、A/D変換器460、記憶部470、操作部480を含む。なお、検出回路450やA/D変換器460を、集積回路装置300に組み込んで、1チップ構成にしてもよい。
電子機器500は、例えば温度・湿度計、脈拍計、歩数計等であって、検出したデータを無線により送信することができる。センサー310は、温度センサー、湿度センサー、ジャイロセンサー、加速度センサー、フォトセンサー、圧力センサー等であって、電子機器500の用途に応じたセンサーが用いられる。検出回路450は、センサー440からの出力信号(センサー信号)を増幅し、フィルターによりノイズを除去する。A/D変換器460は、増幅された信号をデジタル信号に変換して集積回路装置300へ出力する。ホスト410は、例えばマイクロコンピューター等で構成され、デジタル信号処理を行ったり、記憶部470に記憶された設定情報や操作部480からの信号に基づいて電子機器500の制御処理を行う。記憶部470は、例えばフラッシュメモリーなどで構成され、設定情報や検出したデータ等を記憶する。操作部480は、例えばキーパッド等で構成され、使用者が電子機器500を操作するために用いられる。
電子機器500が、電池からの電源だけで長時間動作するためには、無駄な電力の消費を抑える必要がある。この点、本実施形態のレベルシフター回路によれば、貫通電流を防止することで、待機時の消費電力を低減することができるため、電池駆動の電子機器500を長時間動作させることが可能になる。
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。またレベルシフター回路、集積回路装置及び電子機器の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
100 レベルシフター回路(従来例)、110 第1の回路、120 第2の回路、
130 レギュレーター、200 レベルシフター回路、300 集積回路装置、
310 ミキサー、320 フィルター、340 復調回路、
350 クロック生成回路(PLL回路)、360 変調回路、370 電源部、
380 I/O回路、390 ホストインターフェース、400 パッド、
410 ホスト、420 外部電源部、430 アンテナ、440 センサー、
450 検出回路、460 A/D変換器、470 記憶部、480 操作部、
500 電子機器、
I1、I2 第1、第2の入力信号、Q1、Q2 第1、第2の出力ノード、
T1〜T22 トランジスター、VDD1、VDD2 第1、第2の高電位側電源、
VSS 低電位側電源
130 レギュレーター、200 レベルシフター回路、300 集積回路装置、
310 ミキサー、320 フィルター、340 復調回路、
350 クロック生成回路(PLL回路)、360 変調回路、370 電源部、
380 I/O回路、390 ホストインターフェース、400 パッド、
410 ホスト、420 外部電源部、430 アンテナ、440 センサー、
450 検出回路、460 A/D変換器、470 記憶部、480 操作部、
500 電子機器、
I1、I2 第1、第2の入力信号、Q1、Q2 第1、第2の出力ノード、
T1〜T22 トランジスター、VDD1、VDD2 第1、第2の高電位側電源、
VSS 低電位側電源
Claims (11)
- 第1の高電位側電源が供給される第1の回路が出力する第1の入力信号及び第2の入力信号を受けて、第2の高電位側電源が供給される第2の回路へ出力信号を出力するレベルシフター回路であって、
ゲートが前記第1の入力信号により制御され、第2の出力ノードと低電位側電源のノードとの間に設けられる第1の導電型の第1のトランジスターと、
ゲートが前記第2の入力信号により制御され、第1の出力ノードと前記低電位側電源ノードとの間に設けられる第1の導電型の第2のトランジスターと、
ゲートが前記第1の出力ノードの電圧レベルにより制御され、前記第2の高電位側電源のノードと前記第2の出力ノードとの間に設けられる第2の導電型の第3のトランジスターと、
ゲートが前記第2の出力ノードの電圧レベルにより制御され、前記第2の高電位側電源ノードと前記第1の出力ノードとの間に設けられる第2の導電型の第4のトランジスターと、
ゲートが前記第2の出力ノードの電圧レベルにより制御され、前記第1の出力ノードと前記低電位側電源ノードとの間に設けられる第1の導電型の第5のトランジスターと、
を含むことを特徴とするレベルシフター回路。 - 請求項1において、
前記第1の高電位側電源の電圧レベルが上昇する前に、前記第2の高電位側電源の電圧レベルが上昇する場合に、
前記第1の出力ノードの電圧レベル及び前記第2の出力ノードの電圧レベルが上昇し、
前記第1の出力ノードの電圧レベル及び前記第2の出力ノードの電圧レベルが上昇することで、前記第5のトランジスターがオン状態になり、
前記第5のトランジスターがオン状態になることで、前記第5のトランジスターのドレイン電流が流れて、前記第1の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定されることを特徴とするレベルシフター回路。 - 請求項2において、
前記第2の高電位側電源の電圧レベルが上昇することで、前記第1の出力ノードの電圧レベルが上昇し、
前記第1の出力ノードの電圧レベルが上昇することで、前記第5のトランジスターのドレイン・ソース間電圧が上昇し、
前記第5のトランジスターのドレイン・ソース間電圧が上昇することで、前記第5のトランジスターのドレイン電流が流れて、前記第1の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定されることを特徴とするレベルシフター回路。 - 請求項2又は3において、
前記第2の高電位側電源の電圧レベルが上昇することで、前記第2の出力ノードの電圧レベルが上昇し、
前記第2の出力ノードの電圧レベルが上昇することで、前記第5のトランジスターのゲート・ソース間電圧が上昇し、
前記第5のトランジスターのゲート・ソース間電圧が上昇することで、前記第5のトランジスターがオン状態になり、前記第1の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定されることを特徴とするレベルシフター回路。 - 請求項1乃至4のいずれかにおいて、
前記第5のトランジスターの電流供給能力が、前記第1のトランジスターの電流供給能力よりも小さく、且つ前記第2のトランジスターの電流供給能力よりも小さいことを特徴とするレベルシフター回路。 - 請求項1乃至5のいずれかにおいて、
ゲートが前記第1の入力信号により制御され、前記第3のトランジスターのドレインと前記第2の出力ノードとの間に設けられる第2の導電型の第6のトランジスターと、
ゲートが前記第2の入力信号により制御され、前記第4のトランジスターのドレインと前記第1の出力ノードとの間に設けられる第2の導電型の第7のトランジスターと、
を含むことを特徴とするレベルシフター回路。 - 請求項1乃至6のいずれかに記載のレベルシフター回路と、
前記第1の高電位側電源が供給され、前記第1の入力信号と前記第2の入力信号とを出力する前記第1の回路と、
前記第2の高電位側電源が供給され、前記第1の出力ノード又は前記第2の出力ノードから出力される前記出力信号が入力される前記第2の回路と、
を含むことを特徴とする集積回路装置。 - 請求項7において、
前記第2の高電位側電源が供給され、前記第1の高電位側電源の電圧レベルを生成するレギュレーターを含むことを特徴とする集積回路装置。 - 請求項8において、
電源の投入により、前記第2の高電位側電源の電圧レベルが上昇し、
前記第2の高電位側電源の電圧レベルの上昇に遅れて、前記レギュレーターの出力である前記第1の高電位側電源の電圧レベルが上昇する場合に、
前記第2の高電位側電源の電圧レベルの上昇により、前記第1の出力ノードの電圧レベル及び前記第2の出力ノードの電圧レベルが上昇し、
前記第1の出力ノードの電圧レベル及び前記第2の出力ノードの電圧レベルが上昇することで、前記第5のトランジスターがオン状態になり、
前記第5のトランジスターがオン状態になることで、前記第5のトランジスターのドレイン電流が流れて、
前記第1の出力ノードの電圧レベルが前記低電位側電源の電圧レベルに設定されることを特徴とする集積回路装置。 - 請求項7乃至9のいずれかにおいて、
前記第1の回路は制御回路であり、
前記第2の回路は前記集積回路装置の外部へ信号を出力する出力バッファーであることを特徴とする集積回路装置。 - 請求項7乃至10のいずれかに記載の集積回路装置を含むことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009243192A JP2011091601A (ja) | 2009-10-22 | 2009-10-22 | レベルシフター回路、集積回路装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009243192A JP2011091601A (ja) | 2009-10-22 | 2009-10-22 | レベルシフター回路、集積回路装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011091601A true JP2011091601A (ja) | 2011-05-06 |
Family
ID=44109438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009243192A Withdrawn JP2011091601A (ja) | 2009-10-22 | 2009-10-22 | レベルシフター回路、集積回路装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011091601A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012103211A1 (de) | 2011-04-15 | 2012-10-18 | Hitachi Koki Co., Ltd. | Centrifuge |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003017996A (ja) * | 2001-06-28 | 2003-01-17 | Kawasaki Microelectronics Kk | レベルシフト回路 |
JP2003163590A (ja) * | 2001-11-28 | 2003-06-06 | Fujitsu Ltd | 電源立ち上がり時の動作を安定化したレベルコンバータ回路 |
JP2004228879A (ja) * | 2003-01-22 | 2004-08-12 | Nec Micro Systems Ltd | レベルシフト回路 |
JP2009141396A (ja) * | 2007-12-03 | 2009-06-25 | Fujitsu Microelectronics Ltd | ハザード対策回路、出力回路および半導体装置 |
-
2009
- 2009-10-22 JP JP2009243192A patent/JP2011091601A/ja not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003017996A (ja) * | 2001-06-28 | 2003-01-17 | Kawasaki Microelectronics Kk | レベルシフト回路 |
JP2003163590A (ja) * | 2001-11-28 | 2003-06-06 | Fujitsu Ltd | 電源立ち上がり時の動作を安定化したレベルコンバータ回路 |
JP2004228879A (ja) * | 2003-01-22 | 2004-08-12 | Nec Micro Systems Ltd | レベルシフト回路 |
JP2009141396A (ja) * | 2007-12-03 | 2009-06-25 | Fujitsu Microelectronics Ltd | ハザード対策回路、出力回路および半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012103211A1 (de) | 2011-04-15 | 2012-10-18 | Hitachi Koki Co., Ltd. | Centrifuge |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7332937B2 (en) | Dynamic logic with adaptive keeper | |
US9136827B2 (en) | Power-on reset circuit | |
US20050270077A1 (en) | Method and apparatus for providing a power-on reset signal | |
US9397653B2 (en) | Semiconductor device | |
JP5283078B2 (ja) | 検出回路及びセンサ装置 | |
US9471120B1 (en) | Power management controller for integrated circuit | |
US20080252349A1 (en) | Duty cycle correcting circuit | |
JP5845112B2 (ja) | スイッチ回路 | |
KR102170333B1 (ko) | 반도체 장치 | |
JP6378003B2 (ja) | 半導体装置、電池監視システム、及び半導体装置の起動方法 | |
US8513981B2 (en) | Squelch detection method and circuit using rectifying circuit for detecting out-of-band signal | |
WO2016098593A1 (ja) | 電源監視回路、パワーオンリセット回路、および半導体装置 | |
US20110012664A1 (en) | Clock signal amplifier circuit | |
JP2008147747A (ja) | 電子装置およびそれを備えた通信装置ほか | |
KR20160105085A (ko) | 고속 통신을 위한 버퍼 회로를 포함하는 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템 | |
JP2011091601A (ja) | レベルシフター回路、集積回路装置及び電子機器 | |
US7598791B2 (en) | Semiconductor integrated apparatus using two or more types of power supplies | |
US20190097581A1 (en) | Semiconductor device and semiconductor integrated circuit using the same | |
JP5482161B2 (ja) | 回路装置及び電子機器 | |
JP2015211345A (ja) | 電源電圧監視回路、および該電源電圧監視回路を備える電子回路 | |
US20130147555A1 (en) | Squelch Detection Method and Circuit Using Dual Rectifying Circuit for Detecting Out-of-Band Signal | |
JP2006352204A (ja) | 電位検出回路及びそれを備える半導体集積回路 | |
JP2008017101A (ja) | パワーオンリセット回路 | |
JP2009124537A (ja) | シュミット回路 | |
JP2006112889A (ja) | 電源電圧検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20131227 |