JP4241657B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4241657B2 JP4241657B2 JP2005116749A JP2005116749A JP4241657B2 JP 4241657 B2 JP4241657 B2 JP 4241657B2 JP 2005116749 A JP2005116749 A JP 2005116749A JP 2005116749 A JP2005116749 A JP 2005116749A JP 4241657 B2 JP4241657 B2 JP 4241657B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- channel mos
- circuit
- potential
- supply potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
そして、判定回路が、第1の電源電位を入力して反転する第1のインバータと、第2の電源電位と第1のインバータの出力ノードとの間にソース・ドレイン経路が直列に接続された複数のPチャネルMOSトランジスタと、第1のインバータから出力される信号を反転する第2のインバータとを含み、第2のインバータから出力される信号が、複数のPチャネルMOSトランジスタの内の第1のPチャネルMOSトランジスタのゲートに供給され、複数のPチャネルMOSトランジスタの内の他のPチャネルMOSトランジスタのゲートが第1の電位に接続される。
図1は、本発明の実施形態の前提となる参考例に係る半導体集積回路の構成を示す図である。図1に示すように、この半導体集積回路は、内部回路10と、レベルシフト回路21及び22と、POC(パワーオンコントロール)回路30と、NチャネルMOSトランジスタ41及びPチャネルMOSトランジスタ42と、インバータ51及び52と、出力ドライバ60とを有している。出力ドライバ60は、PチャネルMOSトランジスタ61及びNチャネルMOSトランジスタ62によって構成される。
図4は、本発明の実施形態において用いられるPOC回路の構成を示す回路図である。本実施形態において用いられるPOC回路70は、上記参考例において用いられるPOC回路30(図2)において、判定回路32を判定回路71に変更したものであり、その他の点に関しては図2に示すPOC回路30と同一である。
図4に示すように、判定回路71において、PチャネルMOSトランジスタQP22のゲートが、基準電位VSSではなく、電源電位LVDDに接続されている。
Claims (6)
- 第1の電源電位と、該第1の電源電位よりも高い第2の電源電位とを含む複数の電源電位が供給されて動作する半導体集積回路であって、
第2の電源電位が供給されて動作し、ゲートに印加された第2の電源電位を降下させてソースから出力するNチャネルMOSトランジスタを含む電位降下回路と、
前記電位降下回路から出力される電位が供給されて動作し、第1の電源電位がハイレベルであるかローレベルであるかを判定する判定回路と、
前記判定回路から出力される判定結果に基づいて、第1の電源電位が供給されているか否かを表す制御信号を出力するバッファ回路と、
を具備し、
前記判定回路が、
第1の電源電位を入力して反転する第1のインバータと、
第2の電源電位と前記第1のインバータの出力ノードとの間にソース・ドレイン経路が直列に接続された複数のPチャネルMOSトランジスタと、
前記第1のインバータから出力される信号を反転する第2のインバータと、
を含み、前記第2のインバータから出力される信号が、前記複数のPチャネルMOSトランジスタの内の第1のPチャネルMOSトランジスタのゲートに供給され、前記複数のPチャネルMOSトランジスタの内の他のPチャネルMOSトランジスタのゲートが第1の電位に接続されている半導体集積回路。 - 前記電位降下回路が、ドレイン・ソース経路が直列に接続され、ゲートに第2の電源電位が印加される複数のNチャネルMOSトランジスタを含む、請求項1記載の半導体集積回路。
- 前記電位降下回路が、飽和接続された複数のNチャネルMOSトランジスタを直列接続することによって構成される、請求項1記載の半導体集積回路。
- 前記第1のインバータが、ソース・ドレイン経路が直列に接続され、ゲートに第1の電源電位が印加される複数のPチャネルMOSトランジスタを含み、
前記第2のインバータが、ソース・ドレイン経路が直列に接続され、ゲートに前記第1のインバータから出力される信号が印加される複数のPチャネルMOSトランジスタを含む、
請求項1記載の半導体集積回路。 - 前記バッファ回路が、複数のインバータを含み、前記判定回路から出力される判定結果に基づいて、第1の電源電位が供給されているか否かを表す差動信号を出力する、請求項1記載の半導体集積回路。
- 第1の電源電位が供給されて動作する内部回路と、
前記内部回路から出力される信号の電位をシフトさせる第1のレベルシフタ及び第2のレベルシフタと、
第2の電源電位が供給されたときに、それぞれ前記第1及び第2のレベルシフタから出力される信号に基づいて出力信号を生成する直列に接続されたPチャネルMOSトランジスタ及びNチャネルMOSトランジスタを含む出力ドライバと、
前記バッファ回路から出力される制御信号に基づいて、前記PチャネルMOSトランジスタのゲート電位をハイレベルに固定すると共に、前記NチャネルMOSトランジスタのゲート電位をローレベルに固定するスイッチ回路と、
をさらに具備する、請求項1記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005116749A JP4241657B2 (ja) | 2005-04-14 | 2005-04-14 | 半導体集積回路 |
US11/404,033 US7656210B2 (en) | 2005-04-14 | 2006-04-13 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005116749A JP4241657B2 (ja) | 2005-04-14 | 2005-04-14 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006295773A JP2006295773A (ja) | 2006-10-26 |
JP4241657B2 true JP4241657B2 (ja) | 2009-03-18 |
Family
ID=37107917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005116749A Expired - Fee Related JP4241657B2 (ja) | 2005-04-14 | 2005-04-14 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7656210B2 (ja) |
JP (1) | JP4241657B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060152255A1 (en) * | 2005-01-13 | 2006-07-13 | Elite Semiconductor Memory Technology Inc. | Gate oxide protected I/O circuit |
KR100884001B1 (ko) * | 2006-02-22 | 2009-02-17 | 삼성전자주식회사 | 입력 차단 모드에서 전류가 흐르지 않으며 고정된 출력값을발생하는 레벨 쉬프터 및 레벨 쉬프팅 방법 |
TWM321657U (en) * | 2007-04-24 | 2007-11-01 | Princeton Technology Corp | Voltage level shift circuit |
US20080297224A1 (en) * | 2007-06-01 | 2008-12-04 | Texas Instruments Incorporated | Minimizing Static Current Consumption While Providing Higher-Swing Output Signals when Components of an Integrated Circuit are Fabricated using a Lower-Voltage Process |
JP2011234267A (ja) * | 2010-04-30 | 2011-11-17 | Seiko Epson Corp | 集積回路装置 |
JP5838743B2 (ja) * | 2011-11-10 | 2016-01-06 | 株式会社リコー | 半導体装置及びそれを用いた電子機器 |
US10461738B1 (en) * | 2018-05-31 | 2019-10-29 | Qualcomm Incorporated | Comparator architecture and related methods |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4633107A (en) * | 1984-11-20 | 1986-12-30 | Harris Corporation | CMOS power-up reset circuit for gate arrays and standard cells |
JPH05136671A (ja) | 1991-11-12 | 1993-06-01 | Fujitsu Ltd | レベル検出回路 |
KR100392556B1 (ko) | 1994-01-31 | 2003-11-12 | 주식회사 하이닉스반도체 | 시모스회로용입력버퍼 |
JPH09252532A (ja) | 1996-03-14 | 1997-09-22 | Kawasaki Steel Corp | 電源電圧検知回路 |
KR100308792B1 (ko) * | 1999-09-28 | 2001-11-02 | 윤종용 | 레벨시프터를 가지는 반도체 장치의 데이터 출력회로 및 데이터 출력방법 |
IT1319820B1 (it) * | 2000-01-28 | 2003-11-03 | St Microelectronics Srl | Circuito di reset di accensione a basso consumo per memorie asemiconduttore |
JP2004165993A (ja) | 2002-11-13 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路の多電源インターフェース装置 |
JP3538421B1 (ja) | 2002-12-26 | 2004-06-14 | 沖電気工業株式会社 | 集積回路 |
JP4287678B2 (ja) * | 2003-03-14 | 2009-07-01 | Okiセミコンダクタ株式会社 | 内部電源回路 |
JP2004356779A (ja) | 2003-05-28 | 2004-12-16 | Seiko Epson Corp | 半導体集積回路 |
US7119578B2 (en) * | 2003-11-24 | 2006-10-10 | International Business Machines Corp. | Single supply level converter |
-
2005
- 2005-04-14 JP JP2005116749A patent/JP4241657B2/ja not_active Expired - Fee Related
-
2006
- 2006-04-13 US US11/404,033 patent/US7656210B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7656210B2 (en) | 2010-02-02 |
JP2006295773A (ja) | 2006-10-26 |
US20060232320A1 (en) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4089704B2 (ja) | 半導体集積回路 | |
JP4450279B2 (ja) | 半導体集積回路装置 | |
JP4241657B2 (ja) | 半導体集積回路 | |
JPH11195975A (ja) | レベル変換回路および半導体集積回路装置 | |
JP2007150761A (ja) | 半導体集積回路及びリーク電流低減方法 | |
JP4158787B2 (ja) | 半導体集積回路 | |
JP2006270132A (ja) | 半導体集積回路装置 | |
US7218145B2 (en) | Level conversion circuit | |
JPWO2004107578A1 (ja) | 半導体装置 | |
JP3940743B2 (ja) | 半導体集積回路装置およびレベル変換回路 | |
JP2006295322A (ja) | レベルシフタ回路 | |
JP2000174610A (ja) | レベルシフタ回路およびそれを用いた半導体装置 | |
JP2011103607A (ja) | 入力回路 | |
JP3667288B2 (ja) | インタフェースバッファ | |
JP4557046B2 (ja) | 出力バッファ回路および集積回路 | |
JP3567160B2 (ja) | 半導体集積回路 | |
JP3255159B2 (ja) | 半導体集積回路 | |
US20110032028A1 (en) | Voltage variation reducing circuit and semiconductor device using the same | |
JP2006352204A (ja) | 電位検出回路及びそれを備える半導体集積回路 | |
JP2004356778A (ja) | 半導体集積回路 | |
JP4364752B2 (ja) | 出力回路 | |
JP5266974B2 (ja) | 入出力回路 | |
JP3255158B2 (ja) | 半導体集積回路 | |
JP2010093435A (ja) | 半導体集積回路 | |
JP2005159697A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4241657 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |