JP2007074444A - 情報処理装置及び情報処理方法 - Google Patents

Abstract

【課題】 通信時に発生するノイズ量を抑えながらも、通信経路における信号線の配線数を増やすことなく通信の高速化を実現し得る情報処理装置を提供する
【解決手段】 ２本１組の信号線７に流す電流を供給する定電流源４ａ・４ｂ・４ｃ・４ｄと、２本１組の信号線７に流す電流量を変更させるＳＷ５ａ・５ｂ・５ｃ・５ｄと、複数ビットの値をＳＷ５ａ・５ｂ・５ｃ・５ｄを用いて２本１組の信号線７に流す電流の量に変換する論理回路６ａ・６ｂ・６ｃ・６ｄとを備え、２本１組の信号線７に備えられた抵抗８によって生じる２本１組の信号線７の電位差を識別する電位差識別部９と、電位差識別部９によって識別される電位差を複数ビットの値に変換するデコード部１０とを有するレシーバ３が、２本１組の信号線７によって連絡されている。
【選択図】 図１

Description

本発明は、通信用の配線数が限られる小型の情報処理装置、及び情報処理方法に関するものである。

従来からデータの通信方式として、大きく分けてシリアル通信とパラレル通信とが用いられてきた。

パラレル通信は一度に複数のデータを通信できるので、シリアル通信に比べて通信に使用するクロック信号の周波数を低く設定できる点等の利点を有している。しかし、パラレル通信には複数の信号線が必要になるため、小型化が必要な機器、特に回転ヒンジなどを通して通信する機器に用いようとした場合に、使用する複数の信号線を接続(配線)できない場合もある。また、接続（配線）する信号線の本数が増えればそれだけコストもかかる。

このため、小型化が必要な機器、特に回転ヒンジなどを通して通信する機器に用いる通信方式としては、一般的にシリアル通信が用いられている。

上記シリアル通信の主なものとしては、１本の信号線のみしか用いないシングルエンド方式に対して、上記シングルエンド方式の問題点をもとに改良された、通常１組２本の信号線を用いるＬＶＤＳ（小振幅差動信号方式:Low-Voltage Differential Signaling）等の差動シリアル通信方式がある。

上記差動シリアル通信方式の上記シングルエンド方式に比較した場合の改良点は、外来ノイズが発生した場合に２本の信号線のそれぞれが外来ノイズの影響を同様にうけることによって、２本の信号線間の電位差自体の変化を抑え、外来ノイズへの耐性を向上させる点である。

また、他の改良点は、２本の信号線をお互い間近に配置配線することによって、並行して配置された差動シリアル通信方式に用いられる信号線のそれぞれは向きが反対でありながら、流れる電流は同じである平衡な差動線路とすることである。つまり、大きさが等しく反対向きの信号が並行した信号線のそれぞれに流れるため、同心円状の磁力線は打ち消される方向に働き、また同心円状の電気力線は結合するように働き、その結果、外に伝播する電磁界エネルギー(すなわちノイズ)を非常に小さく抑えられることになる。

１組２本の信号線からなる差動シリアル通信では、通信回路が１組のクロックラインと複数組のデータラインとで構成され、２本の信号線はそれぞれ「＋」、「−」を表し、差動シリアルの入力バッファ(レシーバ)に接続されている。そして、「＋」の信号線の電位が「−」の信号線よりも高い電位であれば「１」、逆であれば「０」であると受信する。すなわち、２本１組のデータラインの情報量は１ビットである。

また、上記差動シリアル通信には定電流タイプの出力バッファ（ドライバ）が一般的に用いられており、ドライバ出力電流がレシーバ入力間に接続された終端抵抗に流れることによって、レシーバ入力間に電位差が発生する。そして、上記電位差を比較器で検出することによって１ビットのデータを受け取っている。

しかし、上記差動シリアル通信にも、パラレル通信に比べ高い周波数のクロック信号が必要になるという問題がある。すなわち、データライン１組に対して１ビットのデータ量しか表すことができないため、高速にデータ通信を行うためには、信号線を速く動作させるか、複数組のデータラインを使用する必要がある。信号線を速く動作させるのは、ＩＣ自身のプロセスの問題、又は負荷容量等の外部要因などの問題によって困難であり、複数組データラインを使用するとした場合でも、クロックラインに同期させる必要がある問題、又は信号線の接続本数が増えてしまうためのコストの増加等の問題が生じる。

このため、特許文献１では、電位の高さによって１本の信号線を３通りの状態、つまり３進データ（３進法で表されるデータ）で表すデータ伝送装置が開示されている。すなわち、例えば、２進データ（２進法で表されるデータ）を３本の信号線によって送信する場合には信号線３本分の２進データを３進データに変換して２本の信号線によって送信し、受信側は信号線２本分の３進データを信号線３本分の２進データの状態に戻すことによって、物理的に２本の信号線で３本分の情報量を送信する。その結果、一度に送信する情報量を増やすことを可能にしている。
特開平１１−１７７６３９号公報（平成１１年７月２日公開）

しかし、上記従来の特許文献１に開示されているデータ伝送装置では、電位の異なる複数の信号線をも用いることになる。そのため、常に「大きさが等しく反対向きの信号」をそれぞれの信号線に生じさせることができない。よって、シングルエンド方式を用いた装置と同様に信号線自身から発生するノイズが大きくなってしまう問題点が生じる。

本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、通信時に発生するノイズ量を抑えながらも、通信経路における信号線の配線数を増やすことなく通信の高速化を実現し得る情報処理装置を提供することにある。

本発明の情報処理装置は、上記課題を解決するために、２本１組の信号線に流す電流を供給する定電流源と、上記２本１組の信号線に流す電流量を変更させるスイッチ部と、複数ビットの値を上記スイッチ部を用いて上記２本１組の信号線に流す電流の量に変換する変換部とを備え、上記２本１組の信号線間に備えられた抵抗によって生じる上記２本１組の信号線間の電位差を識別する電位差識別部と、上記電位差識別部によって識別される上記電位差を上記複数ビットの値に変換するデコード部とを有する受信装置が、上記２本１組の信号線によって連絡されていることを特徴としている。

また、本発明の情報処理方法は、上記課題を解決するために、２本１組の信号線に流す電流を供給するステップと、上記信号線に流す電流量を変更させるステップと、複数ビットの値を上記信号線に流す電流の量に変換するステップと、上記信号線間に備えられた抵抗によって生じる上記信号線間の電位差を識別するステップと、上記電位差を識別するステップによって識別される上記電位差を上記複数ビットの値に変換するステップとを備えることを特徴としている。

上記の発明によれば、上記複数ビットの値は、上記変換部と上記スイッチ部とによって上記２本１組の信号線に流す電流の量に変換できる。また、２本の信号線間に抵抗を備えているので、信号線を流れる電流が上記抵抗を通ることによって上記信号線間に電位差が生じる。上記電位差は上記抵抗を流れる電流の量に比例するので、上記電流の量に対応した電位差が生じることになる。そして、上記電位差は電位差識別部によって識別され、識別された上記電位差がデコード部によって上記複数ビットの値に変換される。上述のように、複数ビットの値は電流の量に対応しており、電流の量は電位差に対応していることから、電位差は上記複数ビットの値に対応している。つまり、電位差をデコード部で複数ビットの値に変換することは可能である。

さらに、受信装置が上記２本１組の信号線によって連絡されていることから、複数ビットの値を２本１組の信号線だけで受信装置との間で送受信することが可能である。よって複数ビットの値の情報を２本の信号線だけで送受信できる。

また、上記抵抗間に電位差が生じても定電流源を用いているため電流自体の量は変化しないので、同じ量の電流が２本の信号線間を流れる。さらに、２本の信号線間に抵抗が備えられているので、電流は抵抗を通って２本の信号線でお互いの電流が逆になるように流れることになる。よって、上記２本１組の信号線では常に「大きさが等しく反対向きの信号」が生じることになる。「大きさが等しく反対向きの信号」が生じることによって、同心円状の磁力線は打ち消される方向に働き、また同心円状の電気力線は結合するように働くことから、外に伝播する電磁界エネルギー(すなわちノイズ)は非常に小さく抑えられる。よって上記２本１組の信号線から発生するノイズ量は非常に小さく抑えられる。

その結果、通信時に発生するノイズ量を抑えながらも、通信経路における信号線の配線数を増やすことなく通信の高速化を実現し得る。

また、本発明の情報処理装置では、前記情報処理装置は、前記２本１組の信号線のそれぞれの信号線に流す電流の向きを切り替える方向切り替えスイッチ部をさらに含んでいることが好ましい。

これにより、電流の量に加えて電流の向きで複数ビットの値を表現できる。電流の向きは「＋」方向と「−」方向の２方向あることから、電流の量のみによって複数ビットの値を表現する場合に比較して２倍のビットの値を表現できるようになる。すなわち、電流の量を半分にしても同じ量のビットの値を表現することが可能となる。よって、定電流源から供給される電流値を小さくできるので、情報処理装置の消費電力を低減できる。

また、本発明の情報処理装置では、電流の量を切り替える構成よりも電流の向きを切り替える構成の方が安価な回路で実現できる。よって、回路を安価に構成できることから、情報処理装置のコストを低下させることができる。

本発明の情報処理装置は、以上のように２本１組の信号線に流す電流を供給する定電流源と、上記信号線に流す電流量を変更させるスイッチ部と、複数ビットの値を上記スイッチ部を用いて上記信号線に流す電流の量に変換する変換部とを備え、上記信号線間に備えられた抵抗によって生じる上記信号線間の電位差を識別する電位差識別部と、上記電位差識別部によって識別される上記電位差を上記複数ビットの値に変換するデコード部とを有する受信装置が、上記信号線によって連絡されているものである。

また、本発明の情報処理方法は、以上のように２本１組の信号線に流す電流を供給するステップと、上記信号線に流す電流量を変更させるステップと、複数ビットの値を上記信号線に流す電流の量に変換するステップと、上記信号線間に備えられた抵抗によって生じる上記信号線間の電位差を識別するステップと、上記電位差を識別するステップによって識別される上記電位差を上記複数ビットの値に変換するステップとを備える方法である。

それゆえ、上記複数ビットの値は、上記変換部と上記スイッチ部とによって上記２本１組の信号線に流す電流の量に変換でき、また、２本の信号線間に抵抗を備えているので、信号線を流れる電流によって上記信号線間に電位差が生じる。そして、上記電位差は電位差識別部によって識別される。上記電位差は上記電流の量、つまり上記複数のビットの値に対応するので、識別された上記電位差がデコード部によって上記複数ビットの値に変換される。

さらに、受信装置が上記２本１組の信号線によって連絡されていることから、複数ビットの値の情報を２本の信号線だけで送受信できる。

また、上記抵抗間に電位差が生じても電流自体の量は変化しないので、同じ量の電流が２本の信号線でお互いの電流が逆になるように流れることになる。よって、同心円状の磁力線は打ち消される方向に働き、また同心円状の電気力線は結合するように働くことから、外に伝播する電磁界エネルギー(すなわちノイズ)が非常に小さく抑えられる。

したがって、通信時に発生するノイズ量を抑えながらも、通信経路における信号線の配線数を増やすことなく通信の高速化を実現し得る情報処理装置を提供するという効果を奏する。

〔実施の形態１〕
本発明の一実施形態について図１ないし図４に基づいて説明すれば、以下の通りである。

まず、図１を用いて本発明の情報処理装置１の構成の説明をする。

本実施の形態における情報処理装置１は、信号を送信する側のドライバ２と信号を受信する側のレシーバ（受信装置）３とが、２本１組の信号線７によって連絡された形態になっている。ここで、２本１組の信号線７のそれぞれを「＋」信号線７ａ、「−」信号線７ｂとする。

ドライバ２は、同じ強さの電流を流すことができる４つの定電流源４ａ・４ｂ・４ｃ・４ｄ、定電流源４ａ・４ｂ・４ｃ・４ｄから供給される電流のＯＮ／ＯＦＦの切り替えを行うＳＷ（スイッチ部）５ａ・５ｂ・５ｃ・５ｄ、及び入力されたビットの値のデータに基づいてＳＷ５ａ・５ｂ・５ｃ・５ｄが行う切り替えの制御を行う論理回路（変換部）６ａ・６ｂ・６ｃ・６ｄを備えている。

ドライバ２の構成を詳しく説明すると、ＳＷ５ａ・５ｂ・５ｃ・５ｄは定電流源４ａ・４ｂ・４ｃ・４ｄから供給される電流をＯＮ／ＯＦＦできるように、ＳＷ５ａは定電流源４ａに接続され、ＳＷ５ｂは定電流源４ｂに接続され、ＳＷ５ｃは定電流源４ｃに接続され、ＳＷ５ｄは定電流源４ｄに接続されている。つまり、ＳＷ５ａをＯＮにした場合には、定電流源４ａから電流を供給させることが可能となり、ＳＷ５ａ・５ｂをＯＮにした場合には、ＳＷ５ａのみをＯＮにした場合に比較して２倍の量の電流を定電流源４ａ・４ｂから供給させることが可能になる。また、ＳＷ５ａ・５ｂ・５ｃをＯＮにした場合には、ＳＷ５ａのみをＯＮにした場合に比較して３倍の量の電流を定電流源４ａ・４ｂ・４ｃから供給させることが可能になり、ＳＷ５ａ・５ｂ・５ｃ・５ｄをＯＮにした場合には、ＳＷ５ａのみをＯＮにした場合に比較して４倍の量の電流を定電流源４ａ・４ｂ・４ｃ・４ｄから供給させることが可能になる。本実施の形態では、この４つの定電流源４ａ・４ｂ・４ｃ・４ｄは、それぞれ１ｍＡの電流を流す能力があるものとするが、必ずしもこれに限定されない。

なお、論理回路６ａはＳＷ５ａの切り替えの制御を行っており、制御論理６ｂはＳＷ５ｂの切り替えの制御を行っている。また、論理回路６ｃはＳＷ５ｃの切り替えの制御を行っており、論理回路６ｄはＳＷ５ｄの切り替えの制御を行っている。

続いて、レシーバ３の構成について説明する。

レシーバ３は、「＋」信号線７ａと「−」信号線７ｂとにそれぞれ流れる電流の差によって生じる電位差を識別する電位差識別部９、及び電位差識別部９によって識別される電位差をビットの値に変換するデコード部１０を備えている。

続いて、電位差識別部９中の回路の構成を図２に示す。

図２に示すように電位差識別部９にはＡＤコンバータ１１ａ・１１ｂ、及びＡＤコンバータ１１ａ・１１ｂによって検出された電位の差分を測定する減算回路１２が含まれている。

詳しく説明すると、「＋」信号線７ａからの入力側にＡＤコンバータ１１ａが接続され、「−」信号線７ｂからの入力側にＡＤコンバータ１１ｂが接続されており、ＡＤコンバータ１１ａとＡＤコンバータ１１ｂとで電位が検出される。そして、ＡＤコンバータ１１ａとＡＤコンバータ１１ｂとで検出された電位の差分が減算回路１２によって測定され、測定された結果に基づいてデコード部１０によって電位差が上記ビットの値に変換される。電位差をビットの値に変換する詳しい処理については後述する。

続いて、２本１組の信号線７の構成について説明する。

２本１組の信号線７は「＋」信号線７ａと「−」信号線７ｂとからなっており、「＋」信号線７ａのレシーバ３への入力側の部分と「−」信号線７ｂのレシーバ３への入力側の部分とを接続するように抵抗８が備えられている。

本実施の形態では抵抗８の値は１００Ωであるとする。

なお、本実施の形態においては定電流源４ａ・４ｂ・４ｃ・４ｄは４つ用いられているが、必ずしもこれに限定されず、例えば、５つ以上であっても良い。

なお、本実施の形態においては抵抗８の値は１００Ωであるとしているが、必ずしもこれに限定されない。

また、本実施の形態においては４つの定電流源４ａ・４ｂ・４ｃ・４ｄは同じ強さの電流を流す能力を持つが、必ずしもこれに限定されず、例えばそれぞれの流す電流の大きさが異なっていても良い。

次に、本実施の形態の情報処理装置１で実現される情報処理方法（通信プロトコル）について図１ないし図４を用いて説明をする。

まず、図３（ａ）に示すように、本実施の形態においては２本１組の信号線７の振幅レベルの差、つまり電位差を２ビットの値で表現することができるように定義する。

例えば、「＋」信号線７ａが「−」信号線７ｂよりも設定された閾値以上に高い電位を有する（この電位差の値をＶｄ１であるとする）状態を２ビットの値の情報としての「１１」であると規定する。また、「＋」信号線７ａと「−」信号線７ｂとの電位差の値がＶｄ１以下であって、設定された閾値以上に高い電位を有する（この電位差の値をＶｄ２であるとする）状態を「１０」であると規定する。さらに、「＋」信号線７ａと「−」信号線７ｂとの電位差の値がＶｄ２以下であって、設定された閾値以上に高い電位を有する（この電位差の値をＶｄ３であるとする）状態を「０１」と規定する。また、「＋」信号線７ａと「−」信号線７ｂとの電位差の値がＶｄ３以下の状態を「００」であると規定する。

続いて、情報処理装置１中のドライバ２からレシーバ３への通信プロトコルの流れを説明する。

ドライバ２では、論理回路６ａは通信を行う際には常にＳＷ５ａをＯＮにするように制御を行っている。また、論理回路６ｂは、ビットの値としての送信する情報が「１１」、「１０」、又は「０１」である場合にはＳＷ５ｂをＯＮにするように制御を行い、送信する情報が「１１」、「１０」、又は「００」でない場合にはＳＷ５ｂをＯＦＦにするように制御を行っている。さらに、論理回路６ｃは、送信する情報が「１１」、又は「１０」である場合にはＳＷ５ｃをＯＮにするように制御を行い、送信する情報が「１１」、又は「１０」でない場合にはＳＷ５ｃをＯＦＦにするように制御を行っている。また、論理回路６ｄは、送信する情報が「１１」である場合にはＳＷ５ｄをＯＮにするように制御を行い、送信する情報が「１１」でない場合にはＳＷ５ｄをＯＦＦにするように制御を行っている。

以下、ドライバ２側から「１１」の情報を送信する、すなわち「＋」信号線７ａの電位を「−」信号線７ｂの電位よりもＶｄ１以上高くする方法を記載する。本実施の形態では、Ｖｄ１は３５０ｍＶ、Ｖｄ２は２５０ｍＶ、Ｖｄ３は１５０ｍＶであるものとする。また、ポイントＡ〜Ｆは図１に示した位置とする。

最初に、「＋」信号線７ａの電位を「−」信号線７ｂの電位よりもＶｄ１以上、すなわち３５０ｍＶ以上高くするために、論理回路６ａ・６ｂ・６ｃ・６ｄによってＳＷ５ａ・５ｂ・５ｃ・５ｄのすべてをＯＮにするように制御を行い、定電流源から４ｍＡの電流を供給できるようにする。

その結果、上記４ｍＡの電流は、ポイントＡ、ポイントＢ、「＋」信号線７ａ、ポイントＣ、抵抗８(「＋」信号線７ａ側から「−」信号線７ｂ側に向かって流れる)、ポイントＤ、「−」信号線７ｂ、ポイントＥ、ポイントＦの順番に流れ）、最後にグランド（ＧＮＤ）に流れ込むことになる。

続いて、「＋」信号線７ａのレシーバ３への入力側の部分と「−」信号線７ｂのレシーバ３への入力側の部分との間に印加される電圧について記載する。

本実施の形態では、「＋」信号線７ａのレシーバ３への入力側の部分と「−」信号線７ｂのレシーバ３への入力側の部分との間に接続されている抵抗８の値を１００Ωであるものとする。

抵抗８にはポイントＣからポイントＤの方向に向かって４ｍＡの電流が流れるため、ポイントＣの部分、すなわち「＋」信号線７ａのレシーバ３への入力側の部分は、ポイントＤの部分、すなわち「−」信号線７ｂのレシーバ３への入力側の部分に比較して、４００ｍＶ（４ｍＡ×１００Ω＝４００ｍＶ）だけ電位が高くなる。

実際には、前述した通りＡＤコンバータ１１ａによって「＋」信号線７ａの電位が検出され、ＡＤコンバータ１１ｂによって「−」信号線７ｂの電位が検出されることによって、減算回路１２で「＋」信号線７ａと「−」信号線７ｂとの間の電位差が４００ｍＶであると測定される。４００ｍＶはＶｄ１の値である３５０ｍＶよりも電位が高いので、デコード部１０は、受け取った情報が「１１」であると判断することができる。そして、その結果レシーバ３側は、受け取った情報が「１１」であると判断することができる。実際にレシーバ３側の回路が、印加された電位差を検出する手段については後述する。

次に、ドライバ２側から「１０」の情報を送信する、すなわち「＋」信号線７ａの電位が「−」信号線７ｂの電位よりもＶｄ２以上高くすると共に、「−」信号線７ｂと「＋」信号線７ａとの間の電位差をＶｄ１以下にする制御方法を記載する。

最初に、論理回路６ａ・６ｂ・６ｃによってＳＷ５ａ・５ｂ・５ｃをＯＮにするように制御を行い、論理回路６ｄによってＳＷ５ｄをＯＦＦにするように制御を行う。したがって、ポイントＡから供給することができる電流量は定電流源４ａ・４ｂ・４ｄから供給される電流量の３ｍＡとなる。

その結果、上記３ｍＡの電流は、ポイントＡ、ポイントＢ、「＋」信号線７ａ、ポイントＣ、抵抗８(「＋」信号線７ａ側から「−」信号線７ｂ側に向かって流れる)、ポイントＤ、「−」信号線７ｂ、ポイントＥ、ポイントＦの順番に流れ、最後にＧＮＤに流れ込むことになる。

抵抗８にはポイントＣからポイントＤの方向に向かって３ｍＡの電流が流れるため、ポイントＣの部分、すなわち、「＋」信号線７ａのレシーバ３への入力側の部分は、ポイントＤの部分、すなわち「−」信号線７ｂのレシーバ３への入力側の部分に比較して、３００ｍＶ（３ｍＡ×１００Ω＝３００ｍＶ）だけ電位が高くなる。実際には、前述した通りＡＤコンバータ１１ａによって「＋」信号線７ａの電位が検出され、ＡＤコンバータ１１ｂによって「−」信号線７ｂの電位が検出されることによって、減算回路１２で「＋」信号線７ａと「−」信号線７ｂとの間の電位差が３００ｍＶであると測定される。その結果、「−」信号線７ｂよりも「＋」信号線７ａの電位が、Ｖｄ２の値である２５０ｍＶよりも高いものの、Ｖｄ１の３５０ｍＶを超えていないことから、受け取った情報は「１０」であるとデコード部１０が判断することができる。そして、その結果レシーバ３側は、受け取った情報が「１０」であると判断することができる。

上述の通信プロトコルの概略を表で示したものが図４である。図４では「００」・「０１」・「１０」・「１１」といった複数のビットの情報、ＳＷ５ａ・５ｂ・５ｃ・５ｄのＯＮ／ＯＦＦ状態、Ａ〜Ｆのポイント通過順で表す電流の流れ、及び抵抗８での「＋」信号線７ａと「−」信号線７ｂとの電位差が示されている。「０１」、及び「００」の情報の送受信も上述の「１１」、及び「１０」の情報の送受信の場合と同様に、図４に示す過程に従って行われる。

上述のような回路構成を用いることによって、複数ビットの情報を取り出すことが可能になる。

また、本実施の形態においては、上述のような検出回路を用いているが、必ずしもこれに限定されず、例えばアナログ信号を増幅・処理するための回路であるオペアンプ（Operational Amplifier）を用いることによって検出回路を構成しても良い。

なお、本実施の形態においては、２ビットの情報量を表すものとして記載しているが、必ずしもこれに限らず、例えば２本１組の信号線７間の電位差を図３（ｂ）に示すようにＶｄ１、Ｖｄ２、Ｖｄ３に加えてＶｄ４、Ｖｄ５、Ｖｄ６、Ｖｄ７等に更に細かく規定することによって一度に通信できる情報量を増やしても良い。

本実施の形態の発明によれば、複数ビットの値は、論理回路６ａ・６ｂ・６ｃ・６ｄとＳＷ５ａ・５ｂ・５ｃ・５ｄとによって２本１組の信号線７に流す電流の量に変換できる。また、２本の信号線間に抵抗８を備えているので、信号線を流れる電流が抵抗８を通ることによって上記信号線間に電位差が生じる。上記電位差は抵抗８を流れる上記電流の量に比例するので、上記電流の量に対応した上記電位差が生じることになる。そして、上記電位差は電位差識別部９によって識別され、識別された上記電位差がデコード部１０によって上記複数ビットの値に変換される。上述のように、複数ビットの値は電流の量に対応しており、電流の量は電位差に対応していることから、電位差は上記複数ビットの値に対応している。つまり、電位差をデコード部１０で複数ビットの値に変換することは可能である。

さらに、レシーバ３が上記２本１組の信号線によって連絡されていることから、複数ビットの値を２本１組の信号線だけでレシーバ３との間で送受信することが可能である。よって複数ビットの値の情報を２本の信号線だけで送受信できる。

また、抵抗８間に電位差が生じても定電流源４ａ・４ｂ・４ｃ・４ｄを用いているため電流自体の量は変化しないので、同じ量の電流が２本の信号線間を流れる。さらに、２本の信号線間に抵抗８が備えられているので、電流は抵抗８を通って２本の信号線でお互いの電流が逆になるように流れることになる。よって、２本１組の信号線７では常に「大きさが等しく反対向きの信号」が生じることになる。「大きさが等しく反対向きの信号」が生じることによって、同心円状の磁力線は打ち消される方向に働き、また同心円状の電気力線は結合するように働くことから、外に伝播する電磁界エネルギー(すなわちノイズ)は非常に小さく抑えられる。よって２本１組の信号線７から発生するノイズ量は非常に小さく抑えられる。

その結果、通信時に発生するノイズ量を抑えながらも、通信経路における信号線の配線数を増やすことなく通信の高速化を実現し得る。

〔実施の形態２〕
本発明の他の実施の形態について図５ないし図７に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１と同じである。また、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

まず、図５を用いて本発明の情報処理装置２１の構成の説明をする。

本実施の形態における情報処理装置２１は、信号を送信する側のドライバ２２と信号を受信する側のレシーバ３とが、２本１組の信号線７によって連絡された形態になっている。ここで、２本１組の信号線７のそれぞれを「＋」信号線７ａ、「−」信号線７ｂとする。

ドライバ２２は、同じ強さの電流を流すことができる２つの定電流源４ａ・４ｂ、定電流源４ａ・４ｂから供給される電流のＯＮ／ＯＦＦの切り替えを行うＳＷ５ａ・５ｂ、ＳＷ（方向切り替えスイッチ部）５ｅ・５ｆ・５ｇ・５ｈ、及び入力されたビットの値のデータに基づいてＳＷ５ａ・５ｂ・５ｅ・５ｆ・５ｇ・５ｈが行う切り替えの制御を行う論理回路６ａ・６ｂ・６e・６ｆを備えている。

ドライバ２２の構成を詳しく説明すると、ＳＷ５ａ・５ｂは定電流源４ａ・４ｂから供給される電流をＯＮ／ＯＦＦできるように、ＳＷ５ａは定電流源４ａに接続され、ＳＷ５ｂは定電流源４ｂに接続されている。つまり、ＳＷ５ａをＯＮにした場合には、定電流源４ａから電流を供給させることが可能となり、ＳＷ５ａ・５ｂの両方をＯＮにした場合には、ＳＷ５ａのみをＯＮにした場合に比較して２倍の量の電流を定電流源４ａ・４ｂから供給させることが可能になる。本実施の形態では、この２つの定電流源４ａ・４ｂは、それぞれ１ｍＡの電流を流す能力があるものとする。

なお、論理回路６ａはＳＷ５ａの切り替えの制御を行っており、論理回路６ｂはＳＷ５ｂの切り替えの制御を行っている。

また、論理回路６ｅ・６ｆ、及びＳＷ５ｅ・５ｆ・５ｇ・５ｈは、「＋」信号線７ａ、又は「−」信号線７ｂに供給する電流の量の制御に用いられている。詳しく説明すると、論理回路６ｅによってＳＷ５ｅ・５ｆの切り替えの制御を行うことで「＋」信号線７ａへと供給する電流の量を制御しており、論理回路６ｆによってＳＷ５ｇ・５ｈの切り替えの制御を行うことで「−」信号線７ｂへと供給する電流の量を制御している。

レシーバ３の構成、及び２本１組の信号線７の構成は、実施の形態１で記載した構成と同様である。

なお、本実施の形態では抵抗８の値は１００Ωであるものとする。

また、本実施の形態においては定電流源４ａ・４ｂは２つ用いられているが、必ずしもこれに限定されず、例えば、３つ以上であっても良い。

また、本実施の形態においては定電流源４ａ・４ｂはそれぞれ１ｍＡの電流を流す能力があるものとしているが、必ずしもこれに限定されない。

なお、本実施の形態においては抵抗８の値は１００Ωであるものとしているが、必ずしもこれに限定されない。

次に、本実施の形態の情報処理装置１での通信プロトコルについて図４ないし図６を用いて説明をする。

まず、図６（ａ）に示すように、本実施の形態においては２本１組の信号線７の振幅レベルの差、つまり電位差を２ビットの値で表現することができるように定義する。

例えば、「＋」信号線７ａが「−」信号線７ｂよりも設定された閾値以上に高い電位を有する（この電位差の値をＶｄ１１であるとする）状態を「１１」であると規定する。また、「＋」信号線７ａと「−」信号線７ｂとの電位差の値がＶｄ１１以下であって、「＋」信号線７ａが「−」信号線７ｂよりもＶｄ１１以下だけ高い電位を有する（この電位差の値をＶｄ１２であるとする）状態を「１０」であると規定する。

逆に、「＋」信号線７ａと「−」信号線７ｂとの電位差がＶｄ１１以下であって、「−」信号線７ｂが「＋」信号線７ａよりもＶｄ１１以下だけ高い電位を有する状態を「０１」であると規定する。また、「＋」信号線７ａと「−」信号線７ｂとの電位差がＶｄ１１以上であって、「−」信号線７ｂが「＋」信号線７ａよりもＶｄ１１以上高い電位を有する状態を「００」であると規定する。

なお、一般的に電位差を検出するためには一定の値以上の差が必要であるため、「１０」と「０１」との間に厳密な境界線はない。よって図６（ａ）のＸに示した「１０」とも「０１」ともいえない領域に減算回路１２によって測定される電位差が相当した場合には情報は不定扱いにする。

続いて、情報処理装置２１中のドライバ２２からレシーバ３への通信プロトコルの流れを説明する。

ドライバ２２では、論理回路６ａは通信を行う際には常にＳＷ５ａをＯＮにするように制御を行っている。また、論理回路６ｂは、ビットの値としての送信する情報が「１１」、又は「００」である場合にはＳＷ５ｂをＯＮにするように制御を行い、送信する情報が「１１」、又は「００」でない場合にはＳＷ５ｂをＯＦＦにするように制御を行っている。

以下、ドライバ２２側から「１１」の情報を送信する、すなわち「＋」信号線７ａの電位を「−」信号線７ｂの電位よりもＶｄ１１以上高くする方法を記載する。本実施の形態では、Ｖｄ１１は１５０ｍＶ、Ｖｄ２は５０ｍＶであるものとする。また、ポイントＡ〜Ｆは図５に示した位置とする。

最初に、「＋」信号線７ａの電位を「−」信号線７ｂの電位よりもＶｄ１１以上、すなわち１５０ｍＶ以上高くするために、論理回路６ａ、及び論理回路６ｂによってＳＷ５ａ、及びＳＷ５ｂの両方をＯＮにするように制御を行い、定電流源から２ｍＡの電流を供給できるようにする。また、論理回路６ｅによってＳＷ５ｅ・５ｆをＯＮにするように制御を行い、論理回路６ｆによってＳＷ５ｇ・５ｈをＯＦＦにするように制御を行う。

その結果、上記２ｍＡの電流は、ポイントＡ、ＳＷ５ｅ、ポイントＢ、「＋」信号線７ａ（ＳＷ５ｈがＯＦＦのためポイントＦには電流が流れない）、ポイントＣ、抵抗８(「＋」信号線７ａ側から「−」信号線７ｂ側に向かって流れる)、ポイントＤ、「−」信号線７ｂ、ポイントＥ、ＳＷ５ｆ、ポイントＦの順番に流れ（ＳＷ５ｇがＯＦＦのため、ポイントＡには電流が流れない）、最後にグランド（ＧＮＤ）に流れ込むことになる。

続いて、「＋」信号線７ａのレシーバ３への入力側の部分と「−」信号線７ｂのレシーバ３への入力側の部分との間に印加される電圧について記載する。

本実施の形態では、「＋」信号線７ａのレシーバ３への入力側の部分と「−」信号線７ｂのレシーバ３への入力側の部分との間に接続されている抵抗８の値を１００Ωであるものとする。

抵抗８にはポイントＣからポイントＤの方向に向かって２ｍＡの電流が流れるため、ポイントＣの部分、すなわち「＋」信号線７ａのレシーバ３への入力側の部分は、ポイントＤの部分、すなわち「−」信号線７ｂのレシーバ３への入力側の部分に比較して、２００ｍＶ（２ｍＡ×１００Ω＝２００ｍＶ）だけ電位が高くなる。

実際には、前述した通りＡＤコンバータ１１ａによって「＋」信号線７ａの電位が検出され、ＡＤコンバータ１１ｂによって「−」信号線７ｂの電位が検出されることによって、減算回路１２で「＋」信号線７ａの電位が「−」信号線７ｂの電位よりも２００ｍＶ高いと測定される。

２００ｍＶはＶｄ１１の値である１５０ｍＶよりも電位が高いので、デコード部１０は、受け取った情報が「１１」であると判断することができる。そして、その結果、レシーバ３側は、受け取った情報が「１１」であると判断することができる。実際にレシーバ３側の回路が、印加された電位差を検出する手段については後述する。

次に、ドライバ２２側から「０１」の情報を送信する、すなわち「−」信号線７ｂの電位を「＋」信号線７ａの電位よりも高くすると共に、「−」信号線７ｂと「＋」信号線７ａとの間の電位差をＶｄ１１以下にする制御方法を記載する。

最初に、論理回路６ａによってＳＷ５ａをＯＮにするように制御を行い、論理回路６ｂによってＳＷ５ｂをＯＦＦにするように制御を行う。したがって、ポイントＡから供給することができる電流量は定電流源４ａから供給される電流量の１ｍＡのみである。また、論理回路６ｅによってＳＷ５ｅ・５ｆをＯＦＦにするように制御を行い、論理回路６ｆによってＳＷ５ｇ・５ｈをＯＮにするように制御を行う。

その結果、上記１ｍＡの電流は、ポイントＡ、ＳＷ５ｇ、ポイントＥ、「−」信号線７ｂ、ポイントＤ、抵抗８(「−」信号線７ｂ側から「＋」信号線７ａ側に向かって流れる)、ポイントＣ、「＋」信号線７ａ、ポイントＢ、ＳＷ５ｈ、ポイントＦの順番に流れ、最後にＧＮＤに流れ込むことになる。

抵抗８にはポイントＤからポイントＣの方向に向かって１ｍＡの電流が流れるため、ポイントＤの部分、すなわち、「−」信号線７ｂのレシーバ３への入力側の部分は、ポイントＣの部分、すなわち「＋」信号線７ａのレシーバ３への入力側の部分に比較して、１００ｍＶ（１ｍＡ×１００Ω＝１００ｍＶ）だけ電位が高くなる。

実際には、前述した通りＡＤコンバータ１１ａによって「＋」信号線７ａの電位が検出され、ＡＤコンバータ１１ｂによって「−」信号線７ｂの電位が検出されることによって、減算回路１２で「−」信号線７ｂの電位が「＋」信号線７ａの電位よりも１００ｍＶ高いと測定される。

その結果、「＋」信号線７ａよりも「−」信号線７ｂの電位が高い点、及び「＋」信号線７ａと「−」信号線７ｂとの電位差がＶｄ１２の５０ｍＶを超えているものの、Ｖｄ１１の１５０ｍＶを超えていない点の２点から、受け取った情報は「０１」であるとデコード部１０が判断することができる。そして、その結果レシーバ３側は、受け取った情報が「０１」であると判断することができる。

上述の通信プロトコルの概略を表で示したものが図７である。図７では「００」・「０１」・「１０」・「１１」といった複数のビットの情報、ＳＷ５ａ・５ｂ・５ｅ・５ｆ・５ｇ・５ｈのＯＮ／ＯＦＦ状態、Ａ〜Ｆのポイント通過順で表す電流の流れ、及び抵抗８での「＋」信号線７ａと「−」信号線７ｂとの電位差が示されている。「１０」、及び「００」の情報の送受信も上述の「１１」、及び「０１」の情報の送受信の場合と同様に、図７に示す過程に従って行われる。

上述のような回路構成を用いることによって、複数ビットの情報を取り出すことが可能になる。

なお、本実施の形態においては、上述のような検出回路を用いているが、必ずしもこれに限定されず、例えばアナログ信号を増幅・処理するための回路であるオペアンプを用いることによって検出回路を構成しても良い。

また、本実施の形態においては、２ビットの情報量を表すものとして記載しているが、必ずしもこれに限らず、例えば２本１組の信号線７間の電位差を図６（ｂ）に示すようにＶｄ１１、Ｖｄ１２に加えてＶｄ１３、Ｖｄ１４等に更に細かく規定することによって一度に通信できる情報量を増やしても良い。

なお、本実施の形態においては前述したＳＷ５ｅ・５ｆ、及びＳＷ５ｇ・５ｈの両方をＯＦＦにすることによって、「＋」信号線７ａ、及び「−」信号線７ｂへの電流の供給を遮断することができるため、ＳＷ５ａは常時ＯＮにしているが、必ずしもこれに限定されず、例えばＳＷ５ａがなくても良い。

また、本発明の情報処理装置２１では、情報処理装置２１は、２本１組の信号線７のそれぞれの信号線に流す電流の向きを切り替えるＳＷ５ｅ・５ｆ・５ｇ・５ｈをさらに含んでいることが好ましい。

これにより、電流の量に加えて電流の向きで複数ビットの値を表現できる。電流の向きは「＋」方向と「−」方向の２方向あることから、電流の量のみによって複数ビットの値を表現する場合に比較して２倍のビットの値を表現できるようになる。すなわち、電流の量を半分にしても同じ量のビットの値を表現することが可能となる。よって、定電流源４ａ・４ｂから供給される電流値を小さくできるので、情報処理装置２１の消費電力を低減できる。

また、本発明の情報処理装置２１では、電流の量を切り替える構成よりも電流の向きを切り替える構成の方が安価な回路で実現できる。よって、回路を安価に構成できることから、情報処理装置２１のコストを低下させることができる。

なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

以上のように、本発明の情報処理装置は、通信時に発生するノイズ量を抑えながらも、通信経路における信号線の配線数を増やすことなく通信の高速化を実現し得る情報処理装置を提供する。したがって、本発明は、シリアル通信インターフェースを用いる携帯機器等に関連した産業分野に好適に用いることができる。

本発明における送信装置、及び受信装置の構成、並びに上記送信装置と上記受信装置とを接続する構成を示す図である。 本発明における受信装置の回路の構成を示した図である。 （ａ）、及び（ｂ）は本発明の第２の実施の形態における２つの信号間の電位差の例を示した図である。 本発明における情報処理装置の各種状態（複数ビットの情報値、各スイッチの状態、電流の流れ、レシーバ側の抵抗部分の電位差）をまとめて示した図である。 本発明の第２の実施の形態における送信装置、及び受信装置の構成、並びに上記送信装置と上記受信装置とを接続する構成を示す図である。 （ａ）、及び（ｂ）は本発明の第２の実施の形態における２つの信号間の電位差の例を示した図である。 本発明の第２の実施の形態における情報処理装置の各種状態（複数ビットの情報値、各スイッチの状態、電流の流れ、レシーバ側の抵抗部分の電位差）をまとめて示した図である。

符号の説明

１ 情報処理装置
２ ドライバ
３ レシーバ（受信装置）
４ａ 定電流源
４ｂ 定電流源
４ｃ 定電流源
４ｄ 定電流源
５ａ ＳＷ（スイッチ部）
５ｂ ＳＷ（スイッチ部）
５ｃ ＳＷ（スイッチ部）
５ｄ ＳＷ（スイッチ部）
５ｅ ＳＷ（方向切り替えスイッチ部）
５ｆ ＳＷ（方向切り替えスイッチ部）
５ｇ ＳＷ（方向切り替えスイッチ部）
５ｈ ＳＷ（方向切り替えスイッチ部）
６ａ 論理回路（変換部）
６ｂ 論理回路（変換部）
６ｃ 論理回路（変換部）
６ｄ 論理回路（変換部）
６ｅ 論理回路
６ｆ 論理回路
７ ２本１組の信号線
７ａ 「＋」信号線
７ｂ 「−」信号線
８ 抵抗
９ 電位差識別部
１０ デコード部
１１ａ ＡＤコンバータ
１１ｂ ＡＤコンバータ
１２ 減算回路
２１ 情報処理装置
２２ ドライバ

Claims (3)

1. ２本１組の信号線に流す電流を供給する定電流源と、
   上記２本１組の信号線に流す電流量を変更させるスイッチ部と、
   複数ビットの値を上記スイッチ部を用いて上記２本１組の信号線に流す電流の量に変換する変換部とを備え、
   上記２本１組の信号線間に備えられた抵抗によって生じる上記２本１組の信号線間の電位差を識別する電位差識別部と、上記電位差識別部によって識別される上記電位差を上記複数ビットの値に変換するデコード部とを有する受信装置が、上記２本１組の信号線によって連絡されていることを特徴とする情報処理装置。
2. 前記情報処理装置は、前記２本１組の信号線のそれぞれの信号線に流す電流の向きを切り替える方向切り替えスイッチ部をさらに含んでいることを特徴とする請求項１記載の情報処理装置。
3. ２本１組の信号線に流す電流を供給するステップと、
   上記信号線に流す電流量を変更させるステップと、
   複数ビットの値を上記信号線に流す電流の量に変換するステップと、
   上記信号線間に備えられた抵抗によって生じる上記信号線間の電位差を識別するステップと、
   上記電位差を識別するステップによって識別される上記電位差を上記複数ビットの値に変換するステップとを備えることを特徴とする情報処理方法。

Images