TWI511454B - 低電壓差動信號驅動電路以及相容於有線傳輸之電子裝置 - Google Patents

Description

低電壓差動信號驅動電路以及相容於有線傳輸之電子裝置

本發明係有關於一種低電壓差動信號(low voltage differential signal，LVDS)驅動電路、以及應用有該電路的電子裝置。

低操作電壓為常見的省電設計。

然而，關於高速傳輸介面，例如，高清晰度多媒體接口(high-definition multimedia interface，HDMI)、串列式先進附加技術(serial advanced technology attachment，SATA)介面、週邊設備內連加速(peripheral component interconnect express，PCIE)介面、通用序列匯流排(universal serial bus，USB)介面…等，所應用的低電壓差動信號驅動電路受限於低操作電壓，其信號轉態速率(slew rate)受拖累，影響傳輸效率。

本發明揭露一種低電壓差動信號(LVDS)驅動電路以及相容於有線傳輸的一種電子裝置。

根據本發明一種實施方式所實現的低電壓差動信 號驅動電路包括一正差動輸出端、一負差動輸出端、一自動準位選擇器、一輸出準位偵測器、以及一轉態加速器。所述正、與負差動輸出端耦接一傳輸介面，根據一資料信號提供該傳輸介面一差動輸出信號。該自動準位選擇器根據該傳輸介面輸出一參考電壓。基於該資料信號、該參考電壓、以及該正差動輸出端上的一VTXP信號，該輸出準位偵測器產生一低至高轉態加速控制信號。根據該低至高轉態加速控制信號，該轉態加速器耦接該正差動輸出端至一高電壓源、且耦接該負差動輸出端至一低電壓源。如此一來即可有效加速該差動輸出信號的低至高轉態。

根據本發明一種實施方式所實現的一低電壓差動信號驅動電路包括：一正差動輸出端、一負差動輸出端、一自動準位選擇器、一輸出準位偵測器、以及一轉態加速器。上述正、與負差動輸出端係耦接一傳輸介面，根據一資料信號供應該傳輸介面一差動輸出信號。對應該傳輸介面，該自動準位選擇器輸出一參考電壓。基於該資料信號的一反相信號、該參考電壓、以及該負差動輸出端上的一VTXN信號，該輸出準位偵測器產生一高至低轉態加速控制信號。根據該高至低轉態加速控制信號，該轉態加速器耦接該正差動輸出端至一低電壓源，且耦接該負差動輸出端至一高電壓源。如此一來即可有效加速該差動輸出信號的高至低轉態。

本發明另外一種實施方式更揭露相容於有線傳輸的一電子裝置。該電子裝置包括前述一種低電壓差動信號驅動電路以及一微處理器。該微處理器用於辨識耦接該低電壓差動 信號驅動電路的一傳輸介面。根據辨識結果，該微處理器控制該自動準位選擇器對應該傳輸介面產生上述參考電壓。

本發明另有一種實施方式針對一傳輸介面揭露一低電壓差動信號驅動電路包括：一發送電路、一轉態加速器以及一輸出準位偵測器。該發送電路於一正差動輸出端以及一負差動輸出端分別產生電位，以供應一差動輸出信號。當該差動輸出信號由低準位轉態至高準位時，該轉態加速器連結該正差動輸出端至一高電壓源、且連結該負差動輸出端至一低電壓源。當該差動輸出信號由高準位轉態至低準位時，該轉態加速器連結該正差動輸出端至該低電壓源、且連結該負差動輸出端至該高電壓源。該輸出準位偵測器對該轉態加速器的控制係參考對應該傳輸介面的一參考電壓、以及該正差動輸出端或該負差動輸出端上的電位。

為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖示，詳細說明如下。

100‧‧‧信號收發系統

102‧‧‧發送端

104‧‧‧接收端

106‧‧‧數位信號發送器

108‧‧‧數位信號接收器

200‧‧‧低電壓差動信號驅動電路

202‧‧‧轉態加速器

204‧‧‧發送電路

402‧‧‧自動準位選擇器

404‧‧‧輸出準位偵測器

500‧‧‧自動準位選擇器

600‧‧‧輸出準位偵測器

702‧‧‧箭頭標示CS3之除能觸發

704‧‧‧箭頭標示CS4之除能觸發

800‧‧‧電子裝置

802‧‧‧接收端

804‧‧‧低差動信號驅動電路

806‧‧‧微處理器

AND1、AND2‧‧‧及閘

CS1、CS2‧‧‧第一、第二控制(或資料)信號

、‧‧‧CS1、CS2之反相信號

CS3、CS4‧‧‧第三、第四控制信號(又稱低至高轉態加速控制 信號、高至低轉態加速控制信號)

、‧‧‧CS3、CS4之反相信號

DT‧‧‧比較器之致能腳位

I1...I6、Itotal‧‧‧電流

I_path1、I_path2‧‧‧第一、第二電流路徑

Is‧‧‧電流源

ISP‧‧‧電流控制信號

ISP<0：5>‧‧‧ISP的多個位元

N1...N4‧‧‧N通道裝置

P1...P4‧‧‧P通道裝置

R、R1與R2‧‧‧電阻

SP、SN‧‧‧不同電流源Is所提供的連接節點

‧‧‧電源關閉信號PD之反相信號

Sync_COMP1與Sync_COMP2‧‧‧比較器

SW1...SW6‧‧‧電流控制開關

TI1、TI2、TI3‧‧‧三種不同的傳輸介面

TXP、TXN‧‧‧正、負差動輸出(端)

Vbias‧‧‧偏壓

VDD、VSS‧‧‧高、低電壓源

VIN與VIP、VON與VOP‧‧‧比較器之輸入、輸出腳位

Vlevel‧‧‧參考電壓

Vo‧‧‧差動輸出信號(即TXP-TXN)

VTXP、VTXN‧‧‧正、負差動輸出端上的信號

第1圖圖解一信號收發結構的一種實施方式；第2圖根據本發明一種實施方式圖解一低電壓差動信號驅動電路200；第3圖圖解第一至第四控制信號CS1…CS4以及差動輸出信號Vo(即TXP-TXN)的波形；第4圖為方塊圖，根據本發明一種實施方式圖解一自動準位選擇器402以及一輸出準位偵測器404； 第5圖根據本發明一種實施方式圖解一自動準位選擇器500；第6圖根據本發明一種實施方式圖解一輸出準位偵測器600；第7圖根據本發明一種實施方式圖解控制信號CS1…CS4、VTXP與VTXN信號以及差動輸出信號Vo的波形，其中，轉態加速的作用時間區間係適應目前採用的傳輸介面；且第8圖根據本發明一種實施方式圖解一電子裝置。

以下揭露本發明多種實施方式，目的為說明本發明的基本原理，並不意圖限定發明範圍。本發明的範圍應當以申請專利範圍界定之。

第1圖圖解一信號收發結構。一信號收發系統100包括一發送端102以及一接收端104。發送端102包括一數位信號發送器106。接收端104包括一數位信號接收器108。數位信號發送器106以一正差動輸出TXP以及一負差動輸出TXN提供一差動輸出信號Vo作數位信號傳輸。數位信號接收器108自該數位信號傳輸器106接收該正差動輸出TXP以及該負差動輸出TXN，並且採用一比較器比較所接收之信號，據以轉換該差動輸出信號Vo為一數位模式。

信號收發結構100可以多樣的數位信號傳輸介面實現，例如，HDMI介面、SATA介面、USB介面、PCIE介面…等。

低電壓差動信號(LVDS)驅動電路即用來產生且驅 動所述正與負差動輸出TXP與TXN。

第2圖圖解根據本發明一種實施方式所揭露的一LVDS驅動電路200。LVDS驅動電路200包括一正差動輸出端(同樣標號為TXP)以及一負差動輸出端(同樣標號為TXN)，以供應一差動輸出信號Vo。LVDS驅動電路200更包括一轉態加速器202，係基於該差動輸出信號Vo之轉態動作，用作該差動輸出信號Vo之轉態加速。轉態加速器202之操作討論如下。當差動輸出信號Vo由低準位轉態為高準位，轉態加速器202耦接該正差動輸出端TXP至一高電壓源VDD、且耦接該負差動輸出端TXN至一低電壓源VSS。當該差動輸出信號Vo由高準位轉態為低準位，轉態加速器202耦接該正差動輸出端TXP至該低電壓源VSS、且耦接該負差動輸出端TXN至該高電壓源VDD。如此一來，差動輸出信號Vo得以採適當速度進行轉態，不受低操作電壓拖累。

以下段落詳細討論該LVDS驅動電路200。

在所示實施方式中，電路200更包括一發送電路204，其中包括一阻抗單元(此實施例中以電阻R1以及R2實現)以及兩個電流路徑產生電路(詳述於後續段落)。阻抗單元(由R1以及R2組成)係耦接於正差動輸出端TXP以及負差動輸出端TXN之間。所述兩個電流路徑產生電路係輪流致能，用以分別形成一第一電流路徑I_path1以及一第二電流路徑I_path2，允許電流採不同方向流經該阻抗單元(R1與R2)一如此一來，即可控制上述正、負差動輸出端TXP與TXN所供應的差動輸出信號Vo。流經上述第一電流路徑I_path1、或第二電流路徑I_path2 的電流係由耦接該高電壓源VDD的一第一電流源以及耦接該低電壓源VSS的一第二電流源供應。如第2圖所示，第一以及第二電流源皆以Is標示。藉由第一或者第二電流路徑I_path1或I_path2，第一與第二電流源彼此耦接。如第2圖所示，耦接該高電壓源VDD的該第一電流源Is供應有一連結點SP，且耦接該低電壓源VSS的該第二電流源Is供應有一連結點SN。連結點SP與SN係經由該第一電流路徑I_path1或該第二電流路徑I_path2彼此耦接。

此段落討論形成該第一電流路徑I_path1的該第一電流路徑產生電路。第一電流路徑產生電路包括一第一電流路徑控制開關以及一第二電流路徑控制開關。在第2圖所示之實施方式中，第一電流路徑控制開關係由一P通道裝置P1實現，且第二電流路徑控制開關係由一N通道裝置N1實現。第一電流路徑控制開關P1耦接於該連結點SP以及該正差動輸出端TXP之間，由一反相第一控制信號(為第一控制信號CS1之反相信號)控制。第二電流路徑控制開關N1耦接在該負差動輸出端TXN以及該連結點SN之間，由該第一控制信號CS1控制。第一以及第二電流路徑控制開關P1以及N1係由該第一控制信號CS1之高準位狀態導通，以建立所述第一電流路徑I_path1，引導電流流經該阻抗單元(R1與R2)。如此一來，正與負差動輸出端TXP與TXN之間形成正電位差，差動輸出信號Vo為高準位。

此段落討論形成該第二電流路徑I_path2的該第二電流路徑產生電路。第二電流路徑產生電路包括一第三電流路徑控制開關以及一第四電流路徑控制開關。如第2圖所示之實 施方式，第三電流路徑控制開關係由一P通道裝置P2實現，且第四電流路徑控制開關係由一N通道裝置N2實現。第三電流路徑控制開關P2耦接在連結點SP以及該負差動輸出端TXN之間，由一反相第二控制信號(為第二控制信號CS2之反相信號)控制。第四電流路徑控制開關N2耦接在正差動輸出端TXP以及連結點SN之間，由第二控制信號CS2控制。第二控制信號CS2的相位可為(並不限定之)第一控制信號CS1的反相。第三以及第四電流路徑控制開關P2以及N2可由該第二控制信號CS2之高準位狀態導通，以形成所述第二電流路徑I_path2使電流流經該阻抗單元(R1以及R2)。如此一來，正與負差動輸出端TXP以及TXN之間存在一負電位差，差動輸出信號Vo為低準位。

關於第2圖所示實施方式，第一控制信號CS1切換為致能狀態(高準位)且第二控制信號CS2切換為除能狀態(低準位)時，差動輸出信號Vo由低準位轉態為高準位。第一控制信號CS1切換為除能狀態且第二控制信號CS2切換為致能狀態時，差動輸出信號Vo由高準位轉態為低準位。

本段落討論轉態加速器202的結構，其中包括四個轉態加速開關。在一種實施方式中，第一轉態加速開關係由一P通道裝置P3實現，第二轉態加速開關係由一N通道裝置N3實現，第三轉態加速開關係由一P通道裝置P4實現，而第四轉態加速開關係由一N通道裝置N4實現。如圖所示，第一轉態加速開關P3係用於耦接該正差動輸出端TXP至高電壓源VDD，且第二轉態加速開關N3係用於耦接該負差動輸出端TXN至該低電壓源VSS。第一以及第二轉態加速開關P3以及N3係分別由一反 相第三控制信號以及一第三控制信號CS3控制，可為CS3之反相信號，且CS3又可稱為低至高轉態加速控制信號。第一以及第二轉態加速開關P3以及N3可於該差動輸出信號Vo自低準位轉態為高準位時導通。隨著第一控制信號CS1切換為致能狀態(即，差動輸出信號Vo由低準位轉態為高準位)，第三控制信號CS3可切換成致能狀態。第三轉態加速開關P4用於耦接該負差動輸出端TXN至高電壓源VDD，且該第四轉態加速開關N4用於耦接該正差動輸出端TXP至該低電壓源VSS。第三以及第四轉態加速開關P4以及N4分別由一反相第四控制信號以及一第四控制信號CS4控制。可為CS4之反相信號，且CS4又命名為高至低轉態加速控制信號。第三以及第四轉態加速開關P4以及N4可於該差動輸出信號Vo由高準位轉態為低準位時導通。隨著第二控制信號CS2切換為致能狀態(即，差動輸出信號Vo由高準位轉態為低準位)，第四控制信號CS4可切換為致能狀態。

特別敘述之，第2圖所示之實施方式為了降低頂部閒置操作區間(head room reduction)，係將第一以及第三轉態加速開關P3以及P4直接連結高電壓源VDD，並將第二以及第四轉態加速開關N3以及N4直接連結低電壓源VSS。P通道裝置P3以其源極直接連結高電壓源VDD，汲極直接連結正差動輸出端TXP，且更以閘極接收信號(低至高轉態加速控制信號CS3的反相信號)。此外，N通道裝置N3以其源極直接連結低電壓源VSS，並以汲極直接連結負差動輸出端TXN，且更以閘極接收該低至高轉態加速控制信號CS3。P通道裝置P4以其源極直接連 結高電壓源VDD，並以汲極直接連結負差動輸出端TXN，更以閘極接收信號(高至低轉態加速控制信號CS4的反相信號)。N通道裝置N4以其源極直接連結低電壓源VSS，並以汲極直接連結正差動輸出端TXP，更以閘極接收該高至低轉態加速控制信號CS4。

第3圖圖解第一至第四控制信號CS1至CS4、以及差動輸出信號Vo(即TXP-TXN)之波形。如圖所示，轉態加速器202(由第三以及第四控制信號CS3以及CS4所控制，CS3以及CS4又分別稱為低至高轉態加速控制信號以及高至低轉態加速控制信號)將加速該差動輸出信號Vo的轉態。特別聲明之，在某些實施方式中，第三以及第四控制信號CS3以及CS4之致能會限定在一預設時間區間。該預設時間區間係基於所使用的傳輸介面而調整。不同的傳輸介面其輸出信號可能有不同的電位需求。第一至第四轉態加速開關P3、N3、P4以及N4的導通區間因此有所限制，將避免過度加速信號轉態，以符合所應用之傳輸介面的規格。

本案所揭露的轉態加速設計在低操作電壓環境中有特別好的效果。例如，參考第2圖，轉態加速器202係直接作用在阻抗單元(由R1與R2組成)的兩端點。因此，電阻-電容充電時間常數(RC charging time constant)可觀地降低，使差動輸出信號Vo的轉態速率有效率地提升。基於至少以上理由，低操作電壓環境對信號轉態速率的影響並不顯著。

在另外一種實施方式中，一低電壓差動信號驅動可更包括一自動準位選擇器以及一輸出準位偵測器，用以產生 所述低至高轉態加速控制信號CS3或/以及高至低轉態加速控制信號CS4。第4圖以方塊圖圖解根據本發明一種實施方式所實現的一自動準位選擇器402以及一輸出準位偵測器404。電流控制信號ISP控制有複數個電流源，且係相關於該LVDS驅動電路所驅動的傳輸介面。自動準位選擇器402根據電流控制信號ISP輸出一參考電壓Vlevel。參考電壓Vlevel係與控制信號CS1以及CS2(又分別稱為第一以及第二資料信號)、正差動輸出端TXP上的VTXP信號、以及負差動輸出端TXN上的VTXN信號一併輸入該輸出準位偵測器404。根據信號CS1、CS2、VTXP、VTXN、以及Vlevel，輸出準位偵測器404產生所述低至高轉態加速控制信號CS3以及高至低轉態加速控制信號CS4、與兩者之反相信號以及。

第5圖圖解根據本發明一種實施方式所實現的一自動準位選擇器500。該自動準位選擇器500包括一電阻元件R、複數個電流源(如圖所示，即Vbias偏壓的該些電晶體，分別產生電流I1至I6)、以及複數個電流控制開關SW1至SW6。該等電流控制開關SW1至SW6分別與該些電流源串聯，且根據信號ISP<0：5>中對應的位元導通或斷開，以控制流經該電阻元件R的電流Itotal。產生電流I1...I6的該些電晶體之通道寬長比(aspect ratio，W/L)係經特殊設計，以根據ISP<0：5>之不同數值組合產生相對應之Itotal。在一種實施方式中，發送電路中的第一以及第二電流源Is亦是以同樣方式藉信號ISP控制。信號ISP<0：5>乃根據傳輸介面之輸出信號的電壓規格而設定。因此，電流Itotal值隨著不同傳輸介面的不同需求而調適。不同 傳輸介面之操作條件所需求的參考電壓Vlevel係藉由控制該電流控制信號ISP設定流經該阻抗元件R之電流Itotal調適而來。

第6圖圖解根據本發明一種實施方式所實現的一輸出準位偵測器600。輸出準位偵測器600包括兩個比較器Sync_COMP1以及Sync_COMP2以及兩個及閘AND1以及AND2。

及閘AND1接收一反相電源關閉信號以及控制信號CS1，且具有一輸出端耦接該比較器Sync_COMP1的致能腳位DT。及閘AND2接收該反相電源關閉信號以及控制信號CS2，且具有一輸出端耦接該比較器Sync_COMP2的致能腳位DT。電源關閉信號PD在正常操作下為低準位邏輯。因此，比較器Sync_COMP1以及Sync_COMP2的致能腳位DT分別隨控制信號CS1、CS2轉態。當電源關閉信號PD啟動(高準位邏輯)，比較器Sync_COMP1以及Sync_COMP2除能。電源關閉信號PD係於該低電壓差動信號驅動電路為一電源關閉狀態時致能，以除能上述比較器Sync_COMP1以及Sync_COMP2，目的為節省電力、或關閉採該傳輸介面之電子裝置。

在及閘AND1的輸出信號操作下，比較器Sync_COMP1係根據CS1致能，將VTXP信號與參考電壓Vlevel作比較。比較器Sync_COMP1在CS1之高準位驅動下致能時，若VTXP信號低於該參考電壓Vlevel，比較器Sync_COMP1維持該低至高轉態加速控制信號CS3之致能狀態(CS3為高準位且為低準位)；否則，該低至高轉態加速控制信號CS3除能。根據以上設計，若VTXP信號達到參考電壓Vlevel，第2圖轉態 加速器202之第一以及第二轉態加速開關P3以及N3所提供的低至高轉態加速操作中止。由於參考電壓Vlevel的大小係與傳輸介面相關，該低至高轉態加速的動作時間區間乃隨著所使用的傳輸介面適當調節。

在及閘AND2的輸出信號操作下，比較器Sync_COMP2係根據CS2致能，將VTXN信號與參考電壓Vlevel作比較。比較器Sync_COMP2在CS2之高準位驅動下致能時，若VTXN信號低於該參考電壓Vlevel，比較器Sync_COMP2維持該高至低轉態加速控制信號CS4之致能狀態(CS4為高準位且為低準位)；否則，該高至低轉態加速控制信號CS4除能。根據以上設計，若VTXN信號達到參考電壓Vlevel，第2圖轉態加速器202之第三以及第四轉態加速開關P4以及N4所提供的高至低轉態加速操作中止。由於參考電壓Vlevel的大小係與傳輸介面相關，該高至低轉態加速的動作時間區間乃隨著所使用的傳輸介面適當調節。

以上及閘AND1以及AND2為非必要元件。在其他實施方式中，控制信號CS1以及CS2可分別直接連結比較器Sync_COMP1與Sync_COMP2的致能腳位DT。

根據一種實施方式，第7圖圖解上述控制信號CS1至CS4、上述VTXP與VTXN信號、以及該Vo(即TXP-TXN)信號的波形，其中介紹隨著傳輸介面調整的轉態加速作用時間區間。控制信號CS1與CS2在差動輸出端TXP與TXN之間產生正/負差值，以傳遞差動輸出信號Vo。根據控制信號CS1與CS2，端點TXP與TXN之信號發生轉態、且信號CS3與CS4隨之形成。 如箭頭702所標示，根據CS1的低至高轉態而致能的控制信號CS3係在VTXP信號達到參考電壓Vlevel時除能。控制信號CS3之除能則會導致(TXP-TXN)之低至高轉態加速隨之停止，以符合所採用之傳輸介面的操作需求。此外，參考箭頭704，根據CS2之低至高轉態而致能的控制信號CS4係於VTXN信號到達該參考電壓Vlevel時除能。控制信號CS4之除能則會導致(TXP-TXN)之高至低轉態加速隨之停止，以符合所採用之傳輸介面的操作需求。在一種實施方式中，所述控制信號CS1以及CS2為互補操作(即互為反相)。在另外一種實施方式中，控制信號CS1與CS2並不限定為互補操作。

轉態加速之操作時間區間控制可僅應用於低至高轉態加速上，或者，可僅應用於高至低轉態加速上。在一種實施方式中，輸出準位偵測可根據CS1、VTXP信號以及參考電壓Vlevel工作，而無須偵測VTXN信號-例如，採用有第6圖上半部的元件AND1以及Sync_COMP1，卻不具有第6圖下半部的元件AND2以及Sync_COMP2；如此一來，僅低至高轉態加速的操作時間區間隨著傳輸介面調整。在另外一種實施方式中，輸出準位偵測可根據CS2、VTXN信號以及參考電壓Vlevel工作，而無須偵測VTXP信號-例如，採用有第6圖下半部的元件AND2以及Sync_COMP2，卻不具有第6圖上半部的元件AND1以及Sync_COMP1；如此一來，僅高至低轉態加速的操作時間區間隨著傳輸介面調整。

第8圖圖解根據本發明一種實施方式所實現的一電子裝置800。電子裝置800與多種傳輸介面相容(如圖所示， 與三種不同的傳輸介面TI1、TI2與TI3相容)。圖中係選擇以傳輸介面TI2建立電子裝置800與一接收端802之間的有線傳輸。電子裝置800可包括以上所揭露之低電壓差動信號驅動電路804以及一微處理器806。低電壓差動信號驅動電路804的正與負差動輸出端TXP與TXN係耦接該傳輸介面TI2。若感測到選擇的介面為傳輸介面TI2，微處理器806會對應該傳輸介面TI2設定相應之一信號ISP(即第4圖自動準位選擇器402的控制信號ISP)。如此一來，(TXP-TXN)信號之轉態加速操作時間區間會調整為適應該傳輸介面TI2。

在另外一種實施方式中，具有以上揭露之低電壓差動信號驅動電路的電子裝置僅相容於單一傳輸介面。此時，對應該單一傳輸介面的ISP設定信號可由製造商儲存在一暫存器中。

整理之，本案揭露內容包括一轉態加速器，用於加速一傳輸介面的低電壓差動信號之轉態。所述轉態加速器係直接連結差動輸出端至電壓源。因此，電阻-電容充電時間常數受顯著抑制，而差動輸出信號的轉態速度有效提升。信號轉態速度因而不受限於低操作電壓環境。轉態加速器之控制可基於對應傳輸介面的一參考電壓、以及差動輸出端上的電壓值，使信號轉態之超調(overshoot)狀況可被有效避免。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

402‧‧‧自動準位選擇器

404‧‧‧輸出準位偵測器

CS1、CS2‧‧‧第一、第二控制(或資料)信號

CS3、CS4‧‧‧第三、第四控制信號(又稱低至高轉態加速控制信號、高至低轉態加速控制信號)

、‧‧‧CS3、CS4之反相信號

ISP‧‧‧電流控制信號

Vlevel‧‧‧參考電壓

VTXP、VTXN‧‧‧正、負差動輸出端上的信號

Claims (23)

1. 一種低電壓差動信號驅動電路，包括：一正差動輸出端以及一負差動輸出端，耦接一傳輸介面，以根據一第一資料信號以及一第二資料信號提供該傳輸介面一差動輸出信號；一自動準位選擇器，根據該傳輸介面輸出一參考電壓；一輸出準位偵測器，基於該第一資料信號、該參考電壓、以及該正差動輸出端上的一VTXP信號產生一低至高轉態加速控制信號；以及一轉態加速器，根據該低至高轉態加速控制信號耦接該正差動輸出端至一高電壓源且耦接該低差動輸出端至一低電壓源，其中：該輸出準位偵測器器更基於該第二資料信號、該參考電壓、以及該負差動輸出端上的一VTXN信號產生一高至低轉態加速控制信號；且該轉態加速器更根據該高至低轉態加速控制信號耦接該正差動輸出端至該低電壓源且耦接該負差動輸出端至該高電壓源。
2. 如申請專利範圍第1項所述之低電壓差動信號驅動電路，其中該輸出準位偵測器包括：一第一比較器，隨著該第一資料信號致能，以比較該VTXP信號與該參考電壓，其中，當該第一比較器隨著該第一資料信號的高準位狀態致能、且該VTXP信號低於該參考電壓 時，該第一比較器持續致能該低至高轉態加速控制信號，反之，該第一比較器除能該低至高轉態加速控制信號。
3. 如申請專利範圍第2項所述之低電壓差動信號驅動電路，其中：該第一比較器更基於一電源關閉信號除能。
4. 如申請專利範圍第1項所述之低電壓差動信號驅動電路，其中該輸出準位偵測器更包括：一第二比較器，根據該第二資料信號致能，以比較該VTXN信號與該參考電壓，其中，當該第二比較器隨該第二資料信號的一高準位狀態致能、且該VTXN信號低於該參考電壓時，該第二比較器維持致能該高至低轉態加速控制信號，反之，該第二比較器除能該高至低轉態加速控制信號。
5. 如申請專利範圍第4項所述之低電壓差動信號驅動電路，其中：該第二比較器更基於一電源關閉信號除能。
6. 如申請專利範圍第1項所述之低電壓差動信號驅動電路，其中該自動準位選取器包括：一電阻元件；以及複數個電流源以及複數個電流控制開關，其中上述複數個電流控制開關係分別與上述複數個電流源串聯，其中：該等電流源係根據所對應之電流控制開關的狀態供應電流至該電阻元件，上述參考電壓之產生乃基於該電阻元件、以及流經該電阻元件的一電流值；且 該等電流控制開關係根據該傳輸介面導通或者關閉。
7. 如申請專利範圍第1項所述之低電壓差動信號驅動電路，其中該轉態加速器包括：一第一轉態加速開關，於該低至高轉態加速控制信號致能時導通，以耦接該正差動輸出端至該高電壓源；一第二轉態加速開關，於該低至高轉態加速控制信號致能時導通，以耦接該負差動輸出端至該低壓源；一第三轉態加速開關，於該高至低轉態加速控制信號致能時導通，以耦接該負差動輸出端至該高電壓源；以及一第四轉態加速開關，於該高至低轉態加速控制信號致能時導通，以耦接該正差動輸出端至該低電壓源。
8. 一種相容於有線傳輸的電子裝置，包括：如申請專利範圍第1項所述之低電壓差動信號驅動電路；以及一微處理器，偵測耦接上述正與負差動輸出端的該傳輸介面，以提供偵測結果給該自動準位選擇器產生該參考電壓。
9. 一種低電壓差動信號驅動電路，係針對傳輸介面設計，且包括：一發送電路，產生一正差動輸出端上的電位、並產生一負差動輸出端上的電位，以供應一差動輸出信號；一轉態加速器，於該差動輸出信號作低至高轉態時，連結該正差動輸出端至一高電壓源、且連結該負差動輸出端至一低電壓源，並於該差動輸出信號作高至低轉態時，連結該正差動輸出端至該低電壓源、且連結該負差動輸出端至 該高電壓源；一輸出準位偵測器，根據對應該傳輸介面的一參考電壓以及上述正或負差動輸出端上的電位控制該轉態加速器；以及一自動準位選擇器，根據一電流控制信號產生該參考電壓。
10. 如申請專利範圍第9項所述之低電壓差動信號驅動電路，其中該輸出準位偵測器包括：一第一比較器，用以於該差動輸出信號作低至高轉態、且該正差動輸出端上的電位低於該參考電壓的狀況下控制該正差動輸出端連結該高電壓源、且控制該負差動輸出端連結該低電壓源。
11. 如申請專利範圍第10項所述之低電壓差動信號驅動電路，其中該第一比較器更基於一電源關閉信號除能。
12. 如申請專利範圍第9項所述之低電壓差動信號驅動電路，其中該輸出準位偵測器包括：一第二比較器，用以於該差動輸出信號作高至低轉態、且該負差動輸出端上的電位低於該參考電壓時控制該負差動輸出端連結該高電壓源、且控制該正差動輸出端連結該負電壓源。
13. 如申請專利範圍第12項所述之低電壓差動信號驅動電路，其中該第二比較器更基於一電源關閉信號除能。
14. 如申請專利範圍第9項所述之低電壓差動信號驅動電路，其中該自動準位選擇器包括：一電阻元件； 複數個電流源；以及複數個電流控制開關，其中，該等電流源係根據該等電流控制開關的狀態提供電流給該電阻元件，其中，該等電流控制開關的導通狀況係基於該電流控制信號，其中，該參考電壓係基於該電阻元件以及該電流控制信號產生。
15. 如申請專利範圍第9項所述之低電壓差動信號驅動電路，其中該發送電路包括基於該電流控制信號產生電流的一電流源。
16. 如申請專利範圍第9項所述之低電壓差動信號驅動電路，其中該轉態加速器包括：一第一轉態加速開關，於該差動輸出信號作低至高轉態時導通，以連結該正差動輸出端至該高電壓源；以及一第二轉態加速開關，於該差動輸出信號作低至高轉態時導通，以連結該負差動出端至該低電壓源。
17. 如申請專利範圍第16項所述之低電壓差動信號驅動電路，其中該第一轉態加速開關以及該第二轉態加速開關的導通條件更包括該正差動輸出端之電位低於該參考電壓。
18. 如申請專利範圍第9項所述之低電壓差動信號驅動電路，其中該轉態加速器包括：一第三轉態加速開關，於該差動輸出信號作高至低轉態時導通，以連結該負差動輸出端至該高電壓源；以及 一第四轉態加速開關，於該差動輸出信號作高至低轉態時導通，以連結該正差動輸出端至該低電壓源。
19. 如申請專利範圍第18項所述之低電壓差動信號驅動電路，其中該第三轉態加速開關以及該第四轉態加速開關的導通條件更包括該負差動輸出端之電位低於該參考電壓。
20. 如申請專利範圍第9項所述之低電壓差動信號驅動電路，其中該發送電路包括：一第一電流路徑控制開關，耦接於一第一電流源以及該正差動輸出端之間，該第一電流源耦接該高電壓源；以及一第二電流路徑控制開關，耦接於一第二電流源以及該負差動輸出端之間，該第二電流源耦接該低電壓源。
21. 如申請專利範圍第20項所述之低電壓差動信號驅動電路，其中該第一電流源以及該第二電流源係根據一電流控制信號產生電流，且該參考電壓係基於該電流控制信號產生。
22. 如申請專利範圍第9項所述之低電壓差動信號驅動電路，其中該發送電路包括：一第三電流路徑控制開關，耦接於一第一電流源以及該負差動輸出端之間，該第一電流源耦接該高電壓源；以及一第四電流路徑控制開關，耦接於一第二電流源以及該正差動輸出端之間，該第二電流源耦接該低電壓源。
23. 如申請專利範圍第22項所述之低電壓差動輸出信號驅動電路，其中該第一電流源以及該第二電流源係根據一電流控制信號產生電流，該參考電壓係基於該電流控制信號所產生。