TWI511457B - 低壓差分信號驅動電路與數位信號傳輸器 - Google Patents

Description

低壓差分信號驅動電路與數位信號傳輸器

本發明係有關於低壓差分信號驅動電路(low voltage differential signal driving circuit，LVDS driving circuit)，特別有關於提升低壓差分信號驅動電路之電壓轉換速率(slew rate)的技術。

低操作電壓為降低電路耗能的基本需求。

然而，關於應用到低壓差分信號驅動電路的高速傳輸介面，例如：高清晰度多媒體介面(HDMI)、串型高技術配置(SATA)、通用序列匯流排(USB)、快捷外設互連標準(PCIE)…等數位信號傳輸介面，低操作電壓會顯著拖累低壓差分信號驅動電路中信號的電壓轉換速率(slew rate)，進而會影響到這些傳輸介面的效能。

本發明揭露一種低壓差分信號驅動電路、以及運用該種低壓差分信號電路的數位信號傳輸器，得以在低操作電壓下使所輸出之差動輸出信號具有較佳的電壓轉換速率(或稱為轉態速度)。

根據本發明一實施方式所實現的低壓差分信號驅動電路包括一差動正輸出端、一差動負輸出端、以及一轉態加速器。該差動正輸出端以及該差動負輸出端供應一差動輸出信號。該差動輸出信號由低準位轉態為高準位時，該轉態加速器連結該差動正輸出端至一高電源供應端並連結該差動負輸出端至一低電源供應端。該差動輸出信號由高準位轉態為低準位時，該轉態加速器連結該差動正輸出端至該低電源供應端並連結該差動負輸出端至該高電源供應端。

根據本發明一實施方式所實現的數位信號傳輸器包括上述之低壓差分信號驅動電路，藉由輸出該差動輸出信號以實現數位信號傳輸。

為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖示，詳細說明如下。

第1圖圖解信號互連的一種實施方式。信號互連系統100中包括一傳輸端102以及一接收端104。傳輸端102具有一數位信號傳輸器106。接收端104具有一數位信號接收器108。數位信號傳輸器106是以一差動正輸出TXP以及一差動負輸出TXN形成一差動輸出信號Vo進行數位信號傳輸。數位信號接收器108接收該差動正輸出TXP以及該差動負輸出TXN後，可以一比較器將該差動輸出信號Vo轉換為數位值。

所述信號互連系統100可用來實現高清晰度多媒體介面(HDMI)、串型高技術配置(SATA)、通用序列匯流排(USB)、快捷外設互連標準(PCIE)…等數位信號傳輸介面。

關於上述差動正輸出信號TXP以及差動負輸出信號TXN的產生與驅動，可採用低壓差分信號驅動電路(LVDS driving circuit)。

第2圖圖解根據本發明一種實施方式所實現的一低壓差分信號驅動電路200，其中以一差動正輸出端(與所傳輸之差動正輸出同樣標號為TXP)以及一差動負輸出端(與所傳輸之差動負輸出同樣標號為TXN)供應所述差動輸出信號Vo；此外，低壓差分信號驅動電路200更包括一轉態加速器202，乃根據差動輸出信號Vo的轉態進行動作，以加速該差動輸出信號Vo的轉態。以下敘述轉態加速器202的動作。當差動輸出信號Vo由低準位轉態為高準位時，轉態加速器202會連結該差動正輸出端TXP至一高電源供應端VDD、並連結該差動負輸出端TXN至一低電源供應端VSS。當差動輸出信號Vo由高準位轉態為低準位時，轉態加速器202會連結該差動正輸出端TXP至該低電源供應端VSS、並連結該差動負輸出端TXN至該高電源供應端VDD。如此一來，差動輸出信號Vo的轉態得以不受目前電路設計普遍採用的低操作電壓影響，仍以適當的速度進行轉態。

以下更討論低壓差分信號驅動電路200的實施細節。

在此實施方式中，電路200包括有一阻抗(由電阻R1以及R2組成)、以及兩個電流路徑產生電路(稍後再詳述電路結構)。阻抗(R1與R2)耦接於差動正輸出端TXP以及差動負輸出端TXN之間。所述兩個電流路徑產生電路則是輪流致能操作，以分別產生一第一電流路徑I_path1以及一第二電流路徑I_path2，使電流以不同方向流經該阻抗(R1與R2)，進而控制該差動正輸出端TXP以及該差動負輸出端TXN所供應的該差動輸出信號Vo的轉態。至於所述電流路徑上電流的來源，則是由耦接該高電源供應端VDD的一第一電流源以及耦接該低電源供應端VSS的一第二電流源(皆標號為Is)所供應。第一以及第二電流源(Is)是由該第一電流路徑I_path1與該第二電流路徑I_path2中擇一耦接在一起。圖中實施例顯示，耦接該高電源供應端VDD的該電流源Is提供一連接節點SP、且耦接該低電源供應端VSS的該電流源Is提供一連接節點SN，以與該第一電流路徑I_path1或該第二電流路徑I_path2連結。

關於建立第一電流路徑I_path1的第一電流路徑產生電路，其中可包括一第一以及一第二路徑控制開關。第2圖所示實施方式以一P通道裝置P1實現該第一路徑控制開關、並以一N通道裝置N1實現該第二路徑控制開關。第一路徑控制開關P1耦接於連接節點SP與差動正輸出端TXP之間，可由一第一控制信號CS1的反相值控制。第二路徑控制開關N1耦接於差動負輸出端TXN以及連接節點SN之間，可由該第一控制信號CS1控制。第一控制信號CS1的高準位狀態會使該第一以及該第二路徑控制開關P1以及N1導通，建立上述第一電流路徑I_path1供電流流經阻抗(R1與R2)。差動正輸出端TXP以及差動負輸出端TXN之間因而存在順向壓差，差動輸出信號Vo為高準位。

關於建立第二電流路徑I_path2的第二電流路徑產生電路，其中可包括一第三以及一第四路徑控制開關。第2圖所示實施方式以一P通道裝置P2實現該第三路徑控制開關、並以一N通道裝置N2實現該第四路徑控制開關。第三路徑控制開關P2耦接於連接節點SP與差動負輸出端TXN之間，可由一第二控制信號CS2的反相值控制。第四路徑控制開關N2耦接於差動正輸出端TXP以及連接節點SN之間，可由該第二控制信號CS2控制。第二控制信號CS2通常與第一控制信號CS1反相。第二控制信號CS2的高準位狀態會使第三以及第四路徑控制開關P2以及N2導通，建立第二電流路徑I_path2供電流流經阻抗(R1與R2)。差動正輸出端TXP以及差動負輸出端TXN之間因而存在逆向壓差，差動輸出信號Vo為低準位。

整理之，在第2圖的實施方式中，可藉由將第一控制信號CS1切換為致能且將第二控制信號CS2切換為除能使差動輸出信號Vo產生低準位至高準位的轉態，另可藉由將第一控制信號CS1切換為除能且將第二控制信號CS2切換為致能使差動輸出信號Vo產生高準位至低準位的轉態。

此段落討論轉態加速電路202的結構，其中包括四個轉態加速開關。此實施例以一P通道裝置P3實現第一轉態加速開關、以一N通道裝置N3實現第二轉態加速開關、以一P通道裝置P4實現第三轉態加速開關、並以一N通道裝置N4實現第四轉態加速開關。如圖所示，第一轉態加速開關P3負責連結該差動正輸出端TXP以及該高電源供應端VDD，第二轉態加速開關N3負責連結該差動負輸出端TXN以及該低電源供應端VSS。第一以及第二轉態加速開關P3以及N3都是設計於該差動輸出信號Vo由低準位轉態為高準位時導通，可分別由一第三控制信號CS3的反相值以及該第三控制信號CS3控制。第三控制信號CS3的致動可設計在第一控制信號CS1切換為致能且第二控制信號CS2切換為除能時(即差動輸出信號Vo由低準位轉態至高準位時)。此外，第三轉態加速開關P4負責連結該差動負輸出端TXN以及該高電源供應端VDD，第四轉態加速開關N4負責連結該差動正輸出端TXN以及該低電源供應端VSS。第三以及第四轉態加速開關P4以及N4都是設計於該差動輸出信號Vo由高準位轉態為低準位時導通，可分別由一第四控制信號CS4的反相值以及該第四控制信號CS4控制。第四控制信號CS4的致動可設計在第一控制信號CS1切換為除能且第二控制信號CS2切換為致能時(即差動輸出信號Vo由高準位轉態至低準位時)。

第3圖更以波形圖圖解上述第一至第四控制信號CS1~CS4之操作以及差動輸出信號Vo(即信號TXP減去信號TXN)之狀態。如圖所示，轉態加速器的作用(第三以及第四控制信號CS3以及CS4為致能)可加速差動輸出信號Vo的轉態動作。需特別注意的是，第三以及第四控制信號CS3以及CS4之致能需視相關之傳輸介面應用而限定於一特定時間長度內。第一至第四轉態加速開關P3、N3、P4、N4之導通區間限制可避免轉態加速過頭，超出相關傳輸介面的規格。

本發明所揭露之轉態加速設計相當有利於低操作電壓環境之信號轉態加速，以下敘述其中一原因。參閱第2圖，由於轉態加速器202是直接操作在阻抗(R1與R2)兩端，因此，其RC充電時間常數並不會過大，可使信號轉態速度不受低操作電壓設計侷限。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．信號互連系統

102．．．傳輸端

104．．．接收端

106．．．數位信號傳輸器

108．．．數位信號接收器

200．．．低壓差分信號驅動電路

202．．．轉態加速器

CS1…CS4．．．第一…第四控制信號

…．．．第一…第四控制信號CS1…CS4的反相信號

I_path1、I_path2．．．第一、第二電流路徑

Is．．．電流源

N1…N4．．．N通道裝置

P1…P4．．．P通道裝置

R1與R2．．．組成一阻抗

SP、SN．．．不同電流源Is所提供的連接節點

TXP、TXN．．．差動正、負輸出(端)

VDD、VSS．．．高、低電源供應端

以及

Vo．．．差動輸出信號

第1圖圖解信號互連的一種實施方式；

第2圖圖解根據本發明一種實施方式所實現的一低壓差分信號驅動電路200；且

第3圖更以波形圖圖解上述第一至第四控制信號CS1~CS4之操作以及差動輸出信號Vo(即TXP-TXN)之狀態。

200．．．低壓差分信號驅動電路

202．．．轉態加速器

CS1…CS4．．．第一…第四控制信號

…．．．第一…第四控制信號CS1…CS4的反相信號

I_path1、I_path2．．．第一、第二電流路徑

Is．．．電流源

N1…N4．．．N通道裝置

P1…P4．．．P通道裝置

R1與R2．．．組成一阻抗

SP、SN．．．不同電流源Is所提供的連接節點

TXP、TXN．．．差動正、負輸出(端)

VDD、VSS．．．高、低電源供應端

以及

Vo．．．差動輸出信號

Claims (8)

1. 一種低壓差分信號驅動電路，包括：一差動正輸出端以及一差動負輸出端，供應一差動輸出信號且耦接一傳輸介面；以及一轉態加速器，包括：一第一轉態加速開關，為一電晶體，具有一第一端直接連接該差動正輸出端以及一第二端直接連接一高電源供應端；一第二轉態加速開關，為一電晶體，具有一第一端直接連接該差動負輸出端以及一第二端直接連接一低電源供應端；一第三轉態加速開關，為一電晶體，具有一第一端直接連接該差動負輸出端以及一第二端直接連接該高電源供應端；以及一第四轉態加速開關，為一電晶體，具有一第一端直接連接該差動正輸出端以及一第二端直接連接該低電源供應端，其中：該第一以及該第二轉態加速開關係基於上述傳輸介面於該差動輸出信號由低準位轉態為高準位時導通；且該第三以及該第四轉態加速開關係基於上述傳輸介面於該差動輸出信號由高準位轉態為低準位時導通。
2. 如申請專利範圍第1項所述之低壓差分信號驅動電路，其中上述第一、第二、第三以及第四轉態加速開關之導通限定於一特定時間長度內，且該特定時間長度與採用 該低壓差分信號驅動電路的傳輸介面相關。
3. 如申請專利範圍第1項所述之低壓差分信號驅動電路，更包括：一阻抗，耦接於該差動正輸出端以及該差動負輸出端之間；以及切換操作的一第一電流路徑產生電路以及一第二電流路徑產生電路，分別產生一第一電流路徑以及一第二電流路徑，使電流以不同方向流經該阻抗，以控制該差動正輸出端以及該差動負輸出端所供應的該差動輸出信號的轉態。
4. 如申請專利範圍第3項所述之低壓差分信號驅動電路，更包括：耦接該高電源供應端的一第一電流源以及耦接該低電源供應端的一第二電流源，由該第一電流路徑與該第二電流路徑擇一耦接在一起。
5. 如申請專利範圍第4項所述之低壓差分信號驅動電路，其中：該第一電流路徑產生電路包括：一第一路徑控制開關，耦接於該第一電流源與該差動正輸出端之間；以及一第二路徑控制開關，耦接於該差動負輸出端以及該第二電流源之間；且該第二電流路徑產生電路包括；一第三路徑控制開關，耦接於該第一電流源與該差動負輸出端之間；以及 一第四路徑控制開關，耦接於該差動正輸出端以及該第二電流源之間。
6. 如申請專利範圍第5項所述之低壓差分信號驅動電路，其中：該第一轉態加速開關係於該第一以及該第二路徑控制開關切換為導通且該第三以及該第四路徑控制開關切換為不導通時導通；該第二轉態加速開關係於該第一以及該第二路徑控制開關切換為導通且該第三以及該第四路徑控制開關切換為不導通時導通；該第三轉態加速開關係於該第一以及該第二路徑控制開關切換為不導通且該第三以及該第四路徑控制開關切換為導通時導通；且該第四轉態加速開關係於該第一以及該第二路徑控制開關切換為不導通且該第三以及該第四路徑控制開關切換為導通時導通。
7. 如申請專利範圍第6項所述之低壓差分信號驅動電路，其中上述第一、第二、第三以及第四轉態加速開關之導通限定於一特定時間長度內，該特定時間長度與採用該低壓差分信號驅動電路的傳輸介面相關。
8. 一種數位信號傳輸器，包括：一低壓差分信號驅動電路，包括：一差動正輸出端以及一差動負輸出端，供應一差動輸出信號且耦接一傳輸介面；以及一轉態加速器，包括： 一第一轉態加速開關，為一電晶體，具有一第一端直接連接該差動正輸出端以及一第二端直接連接一高電源供應端；一第二轉態加速開關，為一電晶體，具有一第一端直接連接該差動負輸出端以及一第二端直接連接一低電源供應端；一第三轉態加速開關，為一電晶體，具有一第一端直接連接該差動負輸出端以及一第二端直接連接該高電源供應端；以及一第四轉態加速開關，為一電晶體，具有一第一端直接連接該差動正輸出端以及一第二端直接連接該低電源供應端，其中：該第一以及該第二轉態加速開關係基於上述傳輸介面於該差動輸出信號由低準位轉態為高準位時導通；該第三以及該第四轉態加速開關係基於上述傳輸介面於該差動輸出信號由高準位轉態為低準位時導通；且該數位信號傳輸器輸出該差動輸出信號以實現數位信號傳輸。