CN107766278B - 一种兼容直流/交流耦合的高速串行接口接收机前端电路 - Google Patents
一种兼容直流/交流耦合的高速串行接口接收机前端电路 Download PDFInfo
- Publication number
- CN107766278B CN107766278B CN201711091775.4A CN201711091775A CN107766278B CN 107766278 B CN107766278 B CN 107766278B CN 201711091775 A CN201711091775 A CN 201711091775A CN 107766278 B CN107766278 B CN 107766278B
- Authority
- CN
- China
- Prior art keywords
- common mode
- signal
- differential
- input
- direct current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008878 coupling Effects 0.000 title claims abstract description 34
- 238000010168 coupling process Methods 0.000 title claims abstract description 34
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 34
- 238000011084 recovery Methods 0.000 claims abstract description 15
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0002—Serial port, e.g. RS232C
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
一种兼容直流/交流耦合的高速串行接口接收机前端电路，通过开关管切换传输模式，在直流耦合模式下，匹配电阻直接上拉至电源电压，共模电平恢复模块处于关断状态，输入的差分信号包括直流信号和交流信号两部分，直接送入到CML缓冲级；在交流耦合模式下，匹配电阻不再上拉至电源电压，而共模电平恢复模块正常工作，由电路内部的电流和电阻产生的压降来提供共模电平，与输入的差分交流信号相叠加后送入到CML缓冲级。本发明在直流耦合模式下关断了共模电平恢复模块，节省功耗；在交流耦合模式下，避免了传统结构中额外的输入端口或者数模转换器带来的面积和功耗损失，而增加的共模电平恢复模块只有μW级的功耗，并和后面的CML缓冲级具有很好的一致性。
Description
技术领域
本发明属于集成电路设计和数据传输技术领域，特别涉及一种兼容直流/交流耦合的高速串行接口接收机前端电路。
背景技术
以SerDes(Serializer/Deserializer的简称，串行器/解串器)技术为主的高速串行接口，因其具有带宽利用率高、抗干扰能力强、传输距离远、外部接口少以及传输成本低等优势，逐渐成为了数据接口的主流实现方式，并被广泛应用于通信网络、计算机和嵌入式系统以及多种消费类电子产品当中。
一个完整的高速串行接口电路由发射机和接收机两部分组成，发射机中的驱动器通常采用电流模式，即传输的是电流模逻辑(Current Mode Logic，CML)电平的差分信号，具有高带宽、低噪声等优点。在发射机和接收机之间传输CML信号主要有两种方式：直流耦合和交流耦合。直流耦合是指将发射机和接收机通过传输信道直接相连，收发机的静态工作点是相互影响的，即发射机和接收机具有相同的电压容忍度。交流耦合是指发射机和接收机通过隔直电容耦合，滤掉了直流分量，只传输交流信号，收发机的静态工作点是相互独立的，可以较灵活的调整接收机的工作点电压和电流，实现高效率匹配，但需要接收机内部提供额外的共模电平。在高速串行接口实际应用中，两种模式都有一定的应用需求，更常见的是采用交流耦合的方式，因为更容易实现不同接口的电平转换，并可以去除共模噪声，降低外界噪声对接收机的影响。
为了满足多种标准协议的要求，高速串行接口收发机需要兼容直流耦合和交流耦合两种传输方式。传统的解决方法如图1所示，发射机、接收机内部都集成50Ω的匹配电阻，当电路配置成直流耦合模式时，共模电平由发送机决定，接收机前端电路中的匹配电阻直接上拉至电源电压VDD；当电路配置成交流耦合模式时，为保证数据的正确传输，接收机前端电路内部需要提供一个合适的共模电平。如果该共模电平由外部直接输入，则需要增加一个芯片输入端口；另一种更常见的做法是通过集成一个数模转换器(DAC)电路，来提供共模电平，但这一额外的数模转换器会带来面积和功耗的双重损失。
发明内容
为了克服上述现有技术的缺点，本发明的目的在于提供一种兼容直流/交流耦合的高速串行接口接收机前端电路，同时其结构简单，功耗较低。
为了实现上述目的，本发明采用的技术方案是：
一种兼容直流/交流耦合的高速串行接口接收机前端电路，主要包括匹配电阻模块、共模电平恢复模块以及CML缓冲级，通过开关管切换传输模式，在直流耦合模式下，匹配电阻直接上拉至电源电压VDD，共模电平恢复模块处于关断状态，输入的差分信号包括直流信号和交流信号两部分，直接送入到CML缓冲级；在交流耦合模式下，匹配电阻不再上拉至电源电压，而共模电平恢复模块正常工作，由电路内部的电流和电阻产生的压降来提供共模电平，与输入的差分交流信号相叠加后送入到CML缓冲级。
所述匹配电阻模块包括两个串联在所述差分输入信号之间的50Ω电阻，所述共模电平恢复模块包括两组并联在所述差分输入信号之间的差分对管，两组差分对管的输出端分别连接有大电阻R1和R2，差分对管控制使得流过R1和R2的电流一直保持相等，通过工作状态相反的开关管M0和M1控制传输模式。
所述开关管M0和开关管M1的控制端均接选择端SEL，开关管M0的输入端接VDD，输出端接在两个50Ω电阻之间；所述两组差分对管通过开关管M1接偏置电压Vb。
所述CML缓冲级采用差放结构，差分对管的输入为所述差分输入信号，偏置电压为Vb，CML缓冲级的输出为OP和ON，两个上拉电阻的阻值根据输入信号的速率和幅度进行设置。
所述大电阻R1和R2的阻值为KΩ级。
本发明的有益效果是提出的高速串行接口接收机前端电路可兼容直流耦合和交流耦合两种传输模式，且具有电路结构简单、低功耗等优点。在直流耦合模式下关断共模电平恢复模块，节省功耗；在交流耦合模式下，避免了传统结构中额外的输入端口或者数模转换器带来的面积和功耗损失，而增加的共模电平恢复模块只有μW级的功耗，并和后面的CML缓冲级具有很好的一致性。
附图说明
图1是传统的兼容直流/交流耦合的接收机前端电路实现方式。
图2是本发明的兼容直流/交流耦合的接收机前端电路实现方式。
图3是本发明在直流耦合模式下的工作原理图。
图4是本发明在交流耦合模式下的工作原理图。
图5是本发明在直流耦合模式下的仿真输出波形。
图6是本发明在交流耦合模式下的仿真输出波形。
具体实施方式
下面结合附图，对优选实施例作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。
本发明提出的兼容直流/交流耦合的高速串行接口接收机前端电路的具体工作原理如图3和图4所示。图中，IP和IN为差分的输入信号，SEL为选择端，Vb为偏置电压。当选择端SEL被配置成0时，电路配置成直流耦合模式(图3)，发射机与接收机直接相连，M0导通，50Ω匹配电阻上拉至VDD，输入信号IP和IN直接送入CML缓冲级，此时M1关断，使得共模电平恢复模块不再工作，不会引入额外功耗，而由于电阻R1和R2都具有很大的阻值(KΩ级)，与50Ω电阻并联，不会对阻抗匹配产生明显影响。当选择端SEL被配置成1时，电路配置成交流耦合模式(图4)，发射机通过隔直电容与接收机相连，只有交流信号送入接收机，M0关断，M1导通，共模电平恢复模块正常工作，通过差分输入管M2、M3、M4和M5的作用，使得流过R1和R2的电流一直保持相等，输入信号的共模电平大小由VDD和电阻R1、R2上的压降决定，但信号幅度保持不变，电路提供的共模电平和输入的交流信号叠加后，送入后级的CML缓冲级，完成高速数据的正确传输。
本实施例中，开关管M0为宽长比很大的PMOS管，开关管M1以及其它差分输入管、偏置电压管等都采用NMOS管。
图5和图6分别是本发明在直流耦合和交流耦合模式下的仿真输出波形。输入的数据均为12.5Gbps的随机数序列，差分输入信号幅度为800mV，共模电平为900mV。由图5和图6可以看出，无论在直流耦合还是交流耦合模式下，通过本发明的接收机前端电路，高速数据都能被很好地接收，该接收机前端电路输出差分信号(OP和ON)的共模电平仍都保持在900mV。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (5)
1.一种兼容直流/交流耦合的高速串行接口接收机前端电路，其特征在于，主要包括匹配电阻模块、共模电平恢复模块以及CML缓冲级，通过开关管切换传输模式，在直流耦合模式下，匹配电阻直接上拉至电源电压VDD，共模电平恢复模块处于关断状态，输入的差分信号包括直流信号和交流信号两部分，直接送入到CML缓冲级；在交流耦合模式下，匹配电阻不再上拉至电源电压，而共模电平恢复模块正常工作，由电路内部的电流和电阻产生的压降来提供共模电平，与输入的差分交流信号相叠加后送入到CML缓冲级。
2.根据权利要求1所述兼容直流/交流耦合的高速串行接口接收机前端电路，其特征在于，所述匹配电阻模块包括两个串联在输入的差分直流信号和输入的差分交流信号之间的50Ω电阻，所述共模电平恢复模块包括两组并联在输入的差分直流信号和输入的差分交流信号之间的差分对管，两组差分对管的输出端分别连接有大电阻R1和R2，差分对管控制使得流过R1和R2的电流一直保持相等，通过工作状态相反的开关管M0和M1控制传输模式。
3.根据权利要求2所述兼容直流/交流耦合的高速串行接口接收机前端电路，其特征在于，所述开关管M0和开关管M1的控制端均接选择端SEL，开关管M0的输入端接VDD，输出端接在两个50Ω电阻之间；所述两组差分对管通过开关管M1接偏置电压Vb。
4.根据权利要求2或3所述兼容直流/交流耦合的高速串行接口接收机前端电路，其特征在于，所述CML缓冲级采用差放结构，差分对管的输入为所述差分输入信号，偏置电压为Vb，CML缓冲级的输出为OP和ON，两个上拉电阻的阻值根据输入信号的速率和幅度进行设置。
5.根据权利要求2所述兼容直流/交流耦合的高速串行接口接收机前端电路，其特征在于，所述大电阻R1和R2的阻值为KΩ级。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711091775.4A CN107766278B (zh) | 2017-11-08 | 2017-11-08 | 一种兼容直流/交流耦合的高速串行接口接收机前端电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711091775.4A CN107766278B (zh) | 2017-11-08 | 2017-11-08 | 一种兼容直流/交流耦合的高速串行接口接收机前端电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107766278A CN107766278A (zh) | 2018-03-06 |
| CN107766278B true CN107766278B (zh) | 2020-06-05 |
Family
ID=61273394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711091775.4A Active CN107766278B (zh) | 2017-11-08 | 2017-11-08 | 一种兼容直流/交流耦合的高速串行接口接收机前端电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107766278B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3925371B2 (ja) * | 2002-09-20 | 2007-06-06 | 松下電工株式会社 | 交流／直流分離回路 |
| CN101094377A (zh) * | 2006-05-31 | 2007-12-26 | 创世纪微芯片公司 | 连接ac－耦合系统和dc－耦合系统 |
| CN102484417A (zh) * | 2009-09-18 | 2012-05-30 | Ati科技无限责任公司 | 适用于选择性地直流或交流耦合的集成电路 |
| CN203086479U (zh) * | 2012-12-12 | 2013-07-24 | 青岛海信宽带多媒体技术有限公司 | 光模块接收机电路及光模块 |
-
2017
- 2017-11-08 CN CN201711091775.4A patent/CN107766278B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3925371B2 (ja) * | 2002-09-20 | 2007-06-06 | 松下電工株式会社 | 交流／直流分離回路 |
| CN101094377A (zh) * | 2006-05-31 | 2007-12-26 | 创世纪微芯片公司 | 连接ac－耦合系统和dc－耦合系统 |
| CN102484417A (zh) * | 2009-09-18 | 2012-05-30 | Ati科技无限责任公司 | 适用于选择性地直流或交流耦合的集成电路 |
| CN203086479U (zh) * | 2012-12-12 | 2013-07-24 | 青岛海信宽带多媒体技术有限公司 | 光模块接收机电路及光模块 |
Non-Patent Citations (1)
| Title |
|---|
| 一种基于65 nm CMOS工艺的3抽头前馈均衡器;周乃文,多尔泰,王自强,姜汉钧,黄柯,郑旭强,袁帅,吴凌涵;《电路与系统设计》;20150601;第764-768页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107766278A (zh) | 2018-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105680834B (zh) | 一种高速低功耗的动态比较器 | |
| JP6140860B2 (ja) | シングルエンド構成可能マルチモードドライバ | |
| US8415986B2 (en) | Voltage-mode driver with pre-emphasis | |
| CN111711442A (zh) | 接口电路以及用于操作接口电路的方法 | |
| WO2006102666A1 (en) | Current mode interface for off-chip high speed communication | |
| TW201236371A (en) | Low voltage differential signal driving circuit and digital signal transmitter | |
| US7920014B2 (en) | Semiconductor integrated circuit device | |
| CN101179269A (zh) | 实现差分电平信号到单端电平信号的转换电路 | |
| JP5400894B2 (ja) | Ｃｍｌ信号の論理ファミリ間の変換を行うシステムおよび方法 | |
| KR101030957B1 (ko) | 차동전류 구동 방식의 인터페이스 시스템 | |
| US7855576B1 (en) | Versatile common-mode driver methods and apparatus | |
| CN107766278B (zh) | 一种兼容直流/交流耦合的高速串行接口接收机前端电路 | |
| JP7051694B2 (ja) | ドライバ回路およびその制御方法、並びに、送受信システム | |
| CN116961644A (zh) | 驱动器电路和电子设备 | |
| Mandal et al. | Low-power LVDS receiver for 1.3 Gbps physical layer (PHY) interface | |
| EP2464009B1 (en) | Differential signal termination circuit | |
| CN214380866U (zh) | Cml输出驱动电路和串行发送器接口 | |
| KR100780881B1 (ko) | 전류원 스위칭에 의한 저전력 듀얼 레벨 차동신호 전송회로 | |
| KR102335001B1 (ko) | 싱글-와이어 통신 시스템 및 이의 제어 방법 | |
| GB2497188A (en) | Power efficient high speed backplane driver circuit with high voltage swing | |
| US10897252B1 (en) | Methods and apparatus for an auxiliary channel | |
| CN113595546B (zh) | 宽带高速电平转换电路及高速时钟芯片 | |
| CN107066414B (zh) | 一种增强型并行通信电路及方法 | |
| KR100687631B1 (ko) | 저전력 대신호를 위한 구동기 및 이를 탑재한 이더넷송수신기 | |
| WO2022260726A1 (en) | Interface module with low-latency communication of electrical signals between power domains |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |