JP2003218958A - 送受信装置及びそれを備えた高速動作インタフェースシステム - Google Patents
送受信装置及びそれを備えた高速動作インタフェースシステムInfo
- Publication number
- JP2003218958A JP2003218958A JP2002337573A JP2002337573A JP2003218958A JP 2003218958 A JP2003218958 A JP 2003218958A JP 2002337573 A JP2002337573 A JP 2002337573A JP 2002337573 A JP2002337573 A JP 2002337573A JP 2003218958 A JP2003218958 A JP 2003218958A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transmission line
- self
- drive circuit
- terminating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Networks Using Active Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【課題】 送受信装置の入出力インピーダンスを伝送ラ
インの特性インピーダンスに選択的に整合又は近似整合
させ、伝送信号の信号完全性を向上させる送受信装置、
及びそれを備えた高速インタフェースシステムを提供す
ること。 【解決手段】 伝送ラインＺｏを介して入力信号を受信
する受信装置１５、これと並列に伝送ラインＺｏに接続
させる能動終端回路５４、出力データに応じ第１状態電
圧及び第２状態電圧を出力する自己終端駆動回路５２、
及びその出力が第１状態電圧の場合、自己終端駆動回路
５２を伝送ラインＺｏに選択的に接続させ、第２状態電
圧の場合は自己終端駆動回路５２或いは能動終端回路５
４を伝送ラインＺｏに選択的に接続させる選択回路５６
を装備し、受信装置１５と能動終端回路５４との合成入
力インピーダンス及び自己終端駆動回路５２の出力イン
ピーダンスを、伝送ラインＺｏの特性インピーダンスに
整合又は近似整合させる。
インの特性インピーダンスに選択的に整合又は近似整合
させ、伝送信号の信号完全性を向上させる送受信装置、
及びそれを備えた高速インタフェースシステムを提供す
ること。 【解決手段】 伝送ラインＺｏを介して入力信号を受信
する受信装置１５、これと並列に伝送ラインＺｏに接続
させる能動終端回路５４、出力データに応じ第１状態電
圧及び第２状態電圧を出力する自己終端駆動回路５２、
及びその出力が第１状態電圧の場合、自己終端駆動回路
５２を伝送ラインＺｏに選択的に接続させ、第２状態電
圧の場合は自己終端駆動回路５２或いは能動終端回路５
４を伝送ラインＺｏに選択的に接続させる選択回路５６
を装備し、受信装置１５と能動終端回路５４との合成入
力インピーダンス及び自己終端駆動回路５２の出力イン
ピーダンスを、伝送ラインＺｏの特性インピーダンスに
整合又は近似整合させる。
Description
【０００１】
【発明の属する技術分野】本発明は、高速動作インタフ
ェースのための送受信装置、及びそれを備えた高速動作
インタフェースシステムに関し、より詳細には、入力イ
ンピーダンスが伝送ラインの特性インピーダンスに整合
又は近似整合された能動終端回路を、受信状況に合うよ
う能動的に選択して伝送ラインに接続させ、信号を送信
する場合は、出力インピーダンスが伝送ラインの特性イ
ンピーダンスに整合又は近似整合された自己終端駆動回
路を伝送ラインに選択的に接続させるか、又は特定レベ
ルの電気的信号を送信する駆動器として、前記能動終端
回路を伝送ラインに選択的に接続させる送受信装置及び
高速動作インタフェースシステムに関する。
ェースのための送受信装置、及びそれを備えた高速動作
インタフェースシステムに関し、より詳細には、入力イ
ンピーダンスが伝送ラインの特性インピーダンスに整合
又は近似整合された能動終端回路を、受信状況に合うよ
う能動的に選択して伝送ラインに接続させ、信号を送信
する場合は、出力インピーダンスが伝送ラインの特性イ
ンピーダンスに整合又は近似整合された自己終端駆動回
路を伝送ラインに選択的に接続させるか、又は特定レベ
ルの電気的信号を送信する駆動器として、前記能動終端
回路を伝送ラインに選択的に接続させる送受信装置及び
高速動作インタフェースシステムに関する。
【０００２】
【従来の技術】コンピューターシステムのクロック速
度、及びデータの伝送速度の絶え間ない高速化に伴い、
インピーダンス不整合に起因する反射波も増加し、高速
動作インタフェースにおいてデータ信号を正確に送受信
することは一層難しくなってきている。一般的には、送
受信装置が接続される伝送ラインが単一ワイヤ、バスの
一部のいずれであるか否かを問わず、送信装置の出力イ
ンピーダンス、及び受信装置の入力インピーダンスが、
伝送ラインの特性インピーダンスと十分整合されていな
いのが現状である。
度、及びデータの伝送速度の絶え間ない高速化に伴い、
インピーダンス不整合に起因する反射波も増加し、高速
動作インタフェースにおいてデータ信号を正確に送受信
することは一層難しくなってきている。一般的には、送
受信装置が接続される伝送ラインが単一ワイヤ、バスの
一部のいずれであるか否かを問わず、送信装置の出力イ
ンピーダンス、及び受信装置の入力インピーダンスが、
伝送ラインの特性インピーダンスと十分整合されていな
いのが現状である。
【０００３】このような問題を解決するため、従来よ
り、小振幅高速動作（low swing highspeed）のための
開放ドレイン駆動回路（open-drain driver）と受信装
置とを用い、インピーダンスが整合されたチップ外部の
並列終端抵抗（off-chip parallel termination resist
or）を伝送ラインの終端ラインに１つだけ接続する方法
が用いられていた。
り、小振幅高速動作（low swing highspeed）のための
開放ドレイン駆動回路（open-drain driver）と受信装
置とを用い、インピーダンスが整合されたチップ外部の
並列終端抵抗（off-chip parallel termination resist
or）を伝送ラインの終端ラインに１つだけ接続する方法
が用いられていた。
【０００４】図１は、従来の技術に係る複数の送受信装
置を含む高速動作インタフェースシステムの構成を示す
ブロック回路図である。１つの伝送ラインＺｏには複数
の送受信装置１０、２０、３０、４０が接続されてい
る。尚、第１送受信装置１０については、送信装置１２
及び受信装置１５の両者を示したが、残りの送受信装置
２０、３０、４０については、便宜上受信装置２５、３
５、４５のみ示した。
置を含む高速動作インタフェースシステムの構成を示す
ブロック回路図である。１つの伝送ラインＺｏには複数
の送受信装置１０、２０、３０、４０が接続されてい
る。尚、第１送受信装置１０については、送信装置１２
及び受信装置１５の両者を示したが、残りの送受信装置
２０、３０、４０については、便宜上受信装置２５、３
５、４５のみ示した。
【０００５】このような構造のシステムでは、必然的に
それぞれのスタブチャンネル（stubchannel）及びそれ
ぞれの受信装置１５、２５、３５、４５の入力端におい
て寄生容量ｃｐ１、ｃｐ２、…、ｃｐＮが存在する。そ
のため、伝送信号の立ち上がり時間及び立ち下がり時間
が長引き、動作周波数が低く制限されてしまうだけでな
く、別に並列終端抵抗を備えなければならないためシス
テム設計が複雑になり、製造コストがかさむという問題
があった。
それぞれのスタブチャンネル（stubchannel）及びそれ
ぞれの受信装置１５、２５、３５、４５の入力端におい
て寄生容量ｃｐ１、ｃｐ２、…、ｃｐＮが存在する。そ
のため、伝送信号の立ち上がり時間及び立ち下がり時間
が長引き、動作周波数が低く制限されてしまうだけでな
く、別に並列終端抵抗を備えなければならないためシス
テム設計が複雑になり、製造コストがかさむという問題
があった。
【０００６】伝送信号の立ち上がり及び立ち下がり時間
が短縮され動作周波数が高くなるほど、受信装置１５、
２５、３５、４５の入力端を含むチャンネル上の不連続
点（discontinuous point）により発生する反射波が増
加することになる。しかし、送信装置１２の出力インピ
ーダンス、及び受信装置１５、２５、３５、４５の入力
インピーダンスは、通常伝送ラインＺｏの特性インピー
ダンスに整合されておらず、反射波を十分吸収できなか
った。そのため、受信装置１５、２５、３５、４５によ
り受信される伝送信号の信号完全性（signal integrit
y）が著しく低下するという問題点が発生していた。
が短縮され動作周波数が高くなるほど、受信装置１５、
２５、３５、４５の入力端を含むチャンネル上の不連続
点（discontinuous point）により発生する反射波が増
加することになる。しかし、送信装置１２の出力インピ
ーダンス、及び受信装置１５、２５、３５、４５の入力
インピーダンスは、通常伝送ラインＺｏの特性インピー
ダンスに整合されておらず、反射波を十分吸収できなか
った。そのため、受信装置１５、２５、３５、４５によ
り受信される伝送信号の信号完全性（signal integrit
y）が著しく低下するという問題点が発生していた。
【０００７】したがって、このような複数の送受信装置
を含む高速インタフェースシステムにおいて、信号完全
性を向上させるため、簡単にインピーダンスを整合又は
近似整合させることのできる便利な送受信装置、及びそ
れを備えた高速動作インタフェースシステムが求められ
ている。
を含む高速インタフェースシステムにおいて、信号完全
性を向上させるため、簡単にインピーダンスを整合又は
近似整合させることのできる便利な送受信装置、及びそ
れを備えた高速動作インタフェースシステムが求められ
ている。
【０００８】
【発明が解決しようとする課題】本発明は、送信装置の
出力インピーダンス及び受信装置の入力インピーダンス
を、伝送ラインの特性インピーダンスに選択的に整合又
は近似整合させると共に、能動終端回路を選択的に伝送
ラインに接続することにより伝送ラインで発生し得る反
射波を低減させ、高い動作周波数においても伝送信号の
信号完全性を向上させることができる送受信装置、及び
それを備えた高速インタフェースシステムを提供するこ
とを目的としている。
出力インピーダンス及び受信装置の入力インピーダンス
を、伝送ラインの特性インピーダンスに選択的に整合又
は近似整合させると共に、能動終端回路を選択的に伝送
ラインに接続することにより伝送ラインで発生し得る反
射波を低減させ、高い動作周波数においても伝送信号の
信号完全性を向上させることができる送受信装置、及び
それを備えた高速インタフェースシステムを提供するこ
とを目的としている。
【０００９】
【課題を解決するための手段】本発明に係る送受信装置
は、伝送ラインを介して信号を送受信する送受信装置に
おいて、前記伝送ラインを介して入力信号を受信する受
信装置、該受信装置と並列に、前記伝送ラインに接続す
ることができる能動終端回路、出力データに応じて第１
状態電圧又は第２状態電圧を出力する自己終端駆動回
路、及び該自己終端駆動回路の出力が第１状態電圧の場
合、前記自己終端駆動回路を前記伝送ラインに選択的に
接続し、出力が第２状態電圧の場合は前記自己終端駆動
回路或いは前記能動終端回路を前記伝送ラインに選択的
に接続する選択回路を含み、前記受信装置と能動終端回
路との合成入力インピーダンス及び前記自己終端駆動回
路の出力インピーダンスが、前記伝送ラインの特性イン
ピーダンスに整合又は近似整合されていることを特徴と
している。
は、伝送ラインを介して信号を送受信する送受信装置に
おいて、前記伝送ラインを介して入力信号を受信する受
信装置、該受信装置と並列に、前記伝送ラインに接続す
ることができる能動終端回路、出力データに応じて第１
状態電圧又は第２状態電圧を出力する自己終端駆動回
路、及び該自己終端駆動回路の出力が第１状態電圧の場
合、前記自己終端駆動回路を前記伝送ラインに選択的に
接続し、出力が第２状態電圧の場合は前記自己終端駆動
回路或いは前記能動終端回路を前記伝送ラインに選択的
に接続する選択回路を含み、前記受信装置と能動終端回
路との合成入力インピーダンス及び前記自己終端駆動回
路の出力インピーダンスが、前記伝送ラインの特性イン
ピーダンスに整合又は近似整合されていることを特徴と
している。
【００１０】また、前記自己終端回路が、前記能動終端
回路の全部又は一部の構成を共有し、前記自己終端駆動
回路の出力インピーダンスが前記伝送ラインの特性イン
ピーダンスに整合又は近似整合されており、前記能動終
端回路と前記自己終端駆動回路との共通構成部分は、前
記選択回路の動作に関わりなく前記伝送ラインに接続さ
れていることが望ましい。
回路の全部又は一部の構成を共有し、前記自己終端駆動
回路の出力インピーダンスが前記伝送ラインの特性イン
ピーダンスに整合又は近似整合されており、前記能動終
端回路と前記自己終端駆動回路との共通構成部分は、前
記選択回路の動作に関わりなく前記伝送ラインに接続さ
れていることが望ましい。
【００１１】また、前記送受信装置がデータを送受信し
ない場合、前記選択回路が、制御信号により前記能動終
端回路だけを前記伝送ラインに選択的に接続するもので
あることが望ましい。
ない場合、前記選択回路が、制御信号により前記能動終
端回路だけを前記伝送ラインに選択的に接続するもので
あることが望ましい。
【００１２】また、前記制御信号が、前記送受信装置の
内部又は外部の制御回路から発生する信号であることが
望ましい。
内部又は外部の制御回路から発生する信号であることが
望ましい。
【００１３】また、前記自己終端駆動回路が、ネガティ
ブフィードバック回路を利用して出力インピーダンスを
前記伝送ラインの特性インピーダンスに整合又は近似整
合させるものであり、前記能動終端回路が、能動素子、
受動素子及びその結合のうち一つ一つを利用して入力イ
ンピーダンスを伝送ラインの特性インピーダンスに整合
又は近似整合させるものであることが望ましい。
ブフィードバック回路を利用して出力インピーダンスを
前記伝送ラインの特性インピーダンスに整合又は近似整
合させるものであり、前記能動終端回路が、能動素子、
受動素子及びその結合のうち一つ一つを利用して入力イ
ンピーダンスを伝送ラインの特性インピーダンスに整合
又は近似整合させるものであることが望ましい。
【００１４】また、前記第１状態電圧が、特定論理状態
を表すための０Ｖでない出力電圧であり、前記第２状態
電圧が逆の論理状態を表すための０Ｖ出力電圧であるこ
とが望ましい。
を表すための０Ｖでない出力電圧であり、前記第２状態
電圧が逆の論理状態を表すための０Ｖ出力電圧であるこ
とが望ましい。
【００１５】また、前記自己終端駆動回路が、単極電流
モード駆動回路、両極電流モード駆動回路、単極電圧モ
ード駆動回路、及び両極電圧モード駆動回路のうちいず
れか１つで構成されており、前記能動終端回路が、単極
モード能動終端回路、及び両極モード能動終端回路のう
ちいずれか１つで構成されていることが望ましい。
モード駆動回路、両極電流モード駆動回路、単極電圧モ
ード駆動回路、及び両極電圧モード駆動回路のうちいず
れか１つで構成されており、前記能動終端回路が、単極
モード能動終端回路、及び両極モード能動終端回路のう
ちいずれか１つで構成されていることが望ましい。
【００１６】本発明に係る送受信装置を備えた高速動作
インタフェースシステムは、伝送ラインを介し互いに接
続されて信号を送受信する複数の送受信装置、及び該複
数の送受信装置を制御する制御回路で構成される高速動
作インタフェースシステムにおいて、前記送受信装置
が、出力インピーダンスを伝送ラインの特性インピーダ
ンスに整合又は近似整合させる自己終端駆動回路、及び
受信装置との合成入力インピーダンスを伝送ラインの特
性インピーダンスに整合又は近似整合させる能動終端回
路を含み、前記制御回路が、特定電位レベルの信号を、
前記伝送ラインを介して送信する場合、前記送受信装置
の前記自己終端駆動回路を選択的に活性化させ、前記伝
送ラインから信号を受信する場合、前記送受信装置の能
動終端回路を選択的に活性化させるものであることを特
徴としている。
インタフェースシステムは、伝送ラインを介し互いに接
続されて信号を送受信する複数の送受信装置、及び該複
数の送受信装置を制御する制御回路で構成される高速動
作インタフェースシステムにおいて、前記送受信装置
が、出力インピーダンスを伝送ラインの特性インピーダ
ンスに整合又は近似整合させる自己終端駆動回路、及び
受信装置との合成入力インピーダンスを伝送ラインの特
性インピーダンスに整合又は近似整合させる能動終端回
路を含み、前記制御回路が、特定電位レベルの信号を、
前記伝送ラインを介して送信する場合、前記送受信装置
の前記自己終端駆動回路を選択的に活性化させ、前記伝
送ラインから信号を受信する場合、前記送受信装置の能
動終端回路を選択的に活性化させるものであることを特
徴としている。
【００１７】また、前記制御回路は、伝送線路ラインを
介してデータを送受信しない送受信装置の場合、能動縦
断終端回路を選択的に活性化させるものであることが望
ましい。
介してデータを送受信しない送受信装置の場合、能動縦
断終端回路を選択的に活性化させるものであることが望
ましい。
【００１８】また、前記送受信装置が、能動終端回路及
び受信装置が伝送ラインに接続されたものであり、前記
制御回路が、前記送受信装置が前記伝送ラインを介して
送受信する場合に限り、前記能動終端回路を伝送ライン
に常に接続させ、送信側では前記自己終端駆動回路を追
加的に前記伝送ラインに選択的に接続させるものである
ことが望ましい。
び受信装置が伝送ラインに接続されたものであり、前記
制御回路が、前記送受信装置が前記伝送ラインを介して
送受信する場合に限り、前記能動終端回路を伝送ライン
に常に接続させ、送信側では前記自己終端駆動回路を追
加的に前記伝送ラインに選択的に接続させるものである
ことが望ましい。
【００１９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳しく説明する。
施の形態について詳しく説明する。
【００２０】図２は、本発明の実施の形態に係る複数の
送受信装置、及び伝送ラインを介して接続された複数の
送受信装置を備えた高速インタフェースシステムの構成
を示したブロック回路図である。図２では、説明のため
図中左端の送受信装置５０についてのみ、自己終端駆動
回路５２及び選択回路５６を示したが、他の送受信装置
６０、７０、８０についても送受信装置５０と同様の構
成とすることができる。
送受信装置、及び伝送ラインを介して接続された複数の
送受信装置を備えた高速インタフェースシステムの構成
を示したブロック回路図である。図２では、説明のため
図中左端の送受信装置５０についてのみ、自己終端駆動
回路５２及び選択回路５６を示したが、他の送受信装置
６０、７０、８０についても送受信装置５０と同様の構
成とすることができる。
【００２１】本発明の実施の形態に係る送受信装置５０
は、受信装置１５、自己終端駆動回路５２、能動終端回
路５４及び選択回路５６を含んで構成されている。自己
終端駆動回路５２は、電流源Ｉｏと等価抵抗Ｒｏが並列
に伝送ラインＺｏに接続された等価回路として示すこと
ができる。等価回路の抵抗Ｒｏの抵抗値は、出力された
信号が反射波で戻ってくる場合、伝送ラインＺｏに再び
反射されるのを抑えるため、伝送ラインＺｏから自己終
端駆動回路５２を見たときの出力インピーダンスＲｏ
が、伝送ラインの特性インピーダンスＺｏと整合（Ｚｏ
＝Ｒｏ）又は近似整合（５Ｚｏ＞Ｒｏ＞Ｚｏ ｏｒ（Ｚ
ｏ／５）＜Ｒｏ＜Ｚｏ）するように設定される。
は、受信装置１５、自己終端駆動回路５２、能動終端回
路５４及び選択回路５６を含んで構成されている。自己
終端駆動回路５２は、電流源Ｉｏと等価抵抗Ｒｏが並列
に伝送ラインＺｏに接続された等価回路として示すこと
ができる。等価回路の抵抗Ｒｏの抵抗値は、出力された
信号が反射波で戻ってくる場合、伝送ラインＺｏに再び
反射されるのを抑えるため、伝送ラインＺｏから自己終
端駆動回路５２を見たときの出力インピーダンスＲｏ
が、伝送ラインの特性インピーダンスＺｏと整合（Ｚｏ
＝Ｒｏ）又は近似整合（５Ｚｏ＞Ｒｏ＞Ｚｏ ｏｒ（Ｚ
ｏ／５）＜Ｒｏ＜Ｚｏ）するように設定される。
【００２２】自己終端駆動回路５２によれば、送受信装
置５０、６０、７０、８０の出力インピーダンスを伝送
ラインＺｏの特性インピーダンスに整合又は近似整合さ
せるため、インピーダンス整合がなされていない従来の
技術に係る送受信装置に比べて、送受信装置５０、６
０、７０、８０が特定レベルの電気的信号を伝送ライン
に出力する場合に発生する入力端からの反射波を著しく
低減させることができる。
置５０、６０、７０、８０の出力インピーダンスを伝送
ラインＺｏの特性インピーダンスに整合又は近似整合さ
せるため、インピーダンス整合がなされていない従来の
技術に係る送受信装置に比べて、送受信装置５０、６
０、７０、８０が特定レベルの電気的信号を伝送ライン
に出力する場合に発生する入力端からの反射波を著しく
低減させることができる。
【００２３】能動終端回路５４、６４、７４、８４は、
各送受信装置５０、６０、７０、８０の受信装置１５、
２５、３５、４５と並列に伝送ラインに接続される。能
動終端回路５４、６４、７４、８４のインピーダンス
は、能動終端回路５４、６４、７４、８４と受信装置１
５、２５、３５、４５の合成入力インピーダンスが伝送
ラインの特性インピーダンスＺｏに整合又は近似整合さ
せるように選択される。能動終端回路５４、６４、７
４、８４は、端部電位Ｖｔｔに一端が接続された抵抗Ｒ
ｏで等価化することができる。送受信装置５０、６０、
７０、８０の能動終端回路５４、６４、７４、８４の入
力インピーダンスだけでなく、自己終端駆動回路５２の
出力インピーダンスが伝送ラインの特性インピーダンス
に整合又は近似整合されるため、送受信装置５０、６
０、７０、８０が特定レベルの電気的信号を伝送ライン
を介して受信する場合に発生する反射波を、インピーダ
ンス整合されない従来の技術に係る送受信装置に比べて
著しく低減することができる。
各送受信装置５０、６０、７０、８０の受信装置１５、
２５、３５、４５と並列に伝送ラインに接続される。能
動終端回路５４、６４、７４、８４のインピーダンス
は、能動終端回路５４、６４、７４、８４と受信装置１
５、２５、３５、４５の合成入力インピーダンスが伝送
ラインの特性インピーダンスＺｏに整合又は近似整合さ
せるように選択される。能動終端回路５４、６４、７
４、８４は、端部電位Ｖｔｔに一端が接続された抵抗Ｒ
ｏで等価化することができる。送受信装置５０、６０、
７０、８０の能動終端回路５４、６４、７４、８４の入
力インピーダンスだけでなく、自己終端駆動回路５２の
出力インピーダンスが伝送ラインの特性インピーダンス
に整合又は近似整合されるため、送受信装置５０、６
０、７０、８０が特定レベルの電気的信号を伝送ライン
を介して受信する場合に発生する反射波を、インピーダ
ンス整合されない従来の技術に係る送受信装置に比べて
著しく低減することができる。
【００２４】選択回路５６は、送受信装置５０、６０、
７０、８０が特定レベルの電気的信号を出力する場合
と、そうでない場合とに応じて変化する送受信システム
の状況に適合するよう、各送受信装置５０、６０、７
０、８０のインピーダンスを変化させる役割を果す。す
なわち、送受信装置５０が特定レベルの電気的信号を伝
送ラインに出力する場合、出力インピーダンスが伝送ラ
イン特性インピーダンスに整合又は近似整合された自己
終端駆動回路５２、又は能動終端回路５４を伝送ライン
に選択的に接続し、該当送受信装置５０が特定レベルの
電気的信号を、伝送ラインを介して受信する場合、入力
インピーダンスが伝送ライン特性インピーダンスに整合
又は近似整合された能動終端回路５４を選択的に接続す
る。
７０、８０が特定レベルの電気的信号を出力する場合
と、そうでない場合とに応じて変化する送受信システム
の状況に適合するよう、各送受信装置５０、６０、７
０、８０のインピーダンスを変化させる役割を果す。す
なわち、送受信装置５０が特定レベルの電気的信号を伝
送ラインに出力する場合、出力インピーダンスが伝送ラ
イン特性インピーダンスに整合又は近似整合された自己
終端駆動回路５２、又は能動終端回路５４を伝送ライン
に選択的に接続し、該当送受信装置５０が特定レベルの
電気的信号を、伝送ラインを介して受信する場合、入力
インピーダンスが伝送ライン特性インピーダンスに整合
又は近似整合された能動終端回路５４を選択的に接続す
る。
【００２５】好ましくは、選択回路５６の自己終端駆動
回路５２と能動終端回路５４との間の選択動作は択一的
に行われる。本実施の形態においては、選択回路５６は
能動終端回路５４と自己終端駆動回路５２とを選択する
ように構成されているが、能動終端回路５４と自己終端
駆動回路５２とを同時に選択するように構成することも
できる。
回路５２と能動終端回路５４との間の選択動作は択一的
に行われる。本実施の形態においては、選択回路５６は
能動終端回路５４と自己終端駆動回路５２とを選択する
ように構成されているが、能動終端回路５４と自己終端
駆動回路５２とを同時に選択するように構成することも
できる。
【００２６】さらに、本実施の形態においては、選択回
路５６は、図２に示されているように伝送ラインに近接
して配置することができるが、図３〜図４に示されてい
るようにパワーレール（Power Rail）に近接して配置し
電気的に等価な回路に構成することもできる。この場
合、終端回路の線形性は受動素子により向上される。好
ましくは、送受信装置の構成を簡単にするため、自己終
端駆動回路５２と能動終端回路５４のインピーダンス素
子のような一部構成とを共有するように設計することが
できる。このような場合、共有部分は選択回路５６の選
択動作と関わりなく伝送ラインに接続された状態を維持
する。
路５６は、図２に示されているように伝送ラインに近接
して配置することができるが、図３〜図４に示されてい
るようにパワーレール（Power Rail）に近接して配置し
電気的に等価な回路に構成することもできる。この場
合、終端回路の線形性は受動素子により向上される。好
ましくは、送受信装置の構成を簡単にするため、自己終
端駆動回路５２と能動終端回路５４のインピーダンス素
子のような一部構成とを共有するように設計することが
できる。このような場合、共有部分は選択回路５６の選
択動作と関わりなく伝送ラインに接続された状態を維持
する。
【００２７】本発明の実施の形態に係る装置５０の動作
について説明すれば、次の通りである。先ず、一対一
（１−ｔｏ−１）インタフェースの場合として、一番左
側の送受信装置５０から一番右側の送受信装置８０にデ
ータを送信すると仮定する。
について説明すれば、次の通りである。先ず、一対一
（１−ｔｏ−１）インタフェースの場合として、一番左
側の送受信装置５０から一番右側の送受信装置８０にデ
ータを送信すると仮定する。
【００２８】送信側の送受信装置５０の選択回路５６
は、特定レベルの電気的信号を送信するため自己終端駆
動回路５２或いは能動終端回路５４を伝送ラインに接続
する。受信側の送受信装置８０の選択回路は、能動終端
回路８４を伝送ラインに接続する。このとき、自己終端
駆動回路は選択回路により伝送ラインに接続されない。
一方、送受信に直接係わらない送受信装置６０、７０で
は、選択回路の制御を容易に維持しながら適切に忠実な
信号を受信側８０に伝達するため、それぞれの能動終端
回路６４、７４を全部伝送ラインに接続するか、或いは
全部接続させない場合もある。
は、特定レベルの電気的信号を送信するため自己終端駆
動回路５２或いは能動終端回路５４を伝送ラインに接続
する。受信側の送受信装置８０の選択回路は、能動終端
回路８４を伝送ラインに接続する。このとき、自己終端
駆動回路は選択回路により伝送ラインに接続されない。
一方、送受信に直接係わらない送受信装置６０、７０で
は、選択回路の制御を容易に維持しながら適切に忠実な
信号を受信側８０に伝達するため、それぞれの能動終端
回路６４、７４を全部伝送ラインに接続するか、或いは
全部接続させない場合もある。
【００２９】好ましくは、受信側の送受信装置８０での
み能動終端回路８４を伝送ラインに接続させず、ただ送
受信に関わらない他の送受信装置６０、７０でのみ近似
整合された能動終端回路６４、７４を接続させ、伝送ラ
インとそれぞれの送受信装置６０、７０のインピーダン
ス不整合による信号の反射を最小化することにより受信
側の送受信装置８０に忠実な信号を提供することができ
る。
み能動終端回路８４を伝送ラインに接続させず、ただ送
受信に関わらない他の送受信装置６０、７０でのみ近似
整合された能動終端回路６４、７４を接続させ、伝送ラ
インとそれぞれの送受信装置６０、７０のインピーダン
ス不整合による信号の反射を最小化することにより受信
側の送受信装置８０に忠実な信号を提供することができ
る。
【００３０】一対複数（１−ｔｏ−Ｎ）インタフェース
の場合も同様に、送信側の選択回路５６は特定電位の電
気的信号を出力する場合、自己終端駆動回路５２或いは
能動終端回路５４を伝送ラインに接続させ、残りの受信
側の選択回路は終端回路６４、７４、８４を伝送ライン
に接続させる。前記の動作により駆動回路５２の出力イ
ンピーダンスと伝送ラインの特性インピーダンスは正確
に整合又は近似整合できるので、伝送ラインから流入す
る反射波を相当吸収することができる。さらに、他の受
信側の受信装置２５、３５、４５にそれぞれ並列接続さ
れている終端回路６５、７５、８５をチップ内終端に活
用して反射波を最小化することができる。
の場合も同様に、送信側の選択回路５６は特定電位の電
気的信号を出力する場合、自己終端駆動回路５２或いは
能動終端回路５４を伝送ラインに接続させ、残りの受信
側の選択回路は終端回路６４、７４、８４を伝送ライン
に接続させる。前記の動作により駆動回路５２の出力イ
ンピーダンスと伝送ラインの特性インピーダンスは正確
に整合又は近似整合できるので、伝送ラインから流入す
る反射波を相当吸収することができる。さらに、他の受
信側の受信装置２５、３５、４５にそれぞれ並列接続さ
れている終端回路６５、７５、８５をチップ内終端に活
用して反射波を最小化することができる。
【００３１】本実施の形態においてはインピーダンス整
合のための素子として抵抗を例示したが、必ず抵抗にの
み限定されるのではなく、容量性素子及び誘導性素子等
の他の受動素子だけでなく、トランジスタ等の能動素子
を用いてインピーダンスを整合或いは近似整合させるこ
とができる。
合のための素子として抵抗を例示したが、必ず抵抗にの
み限定されるのではなく、容量性素子及び誘導性素子等
の他の受動素子だけでなく、トランジスタ等の能動素子
を用いてインピーダンスを整合或いは近似整合させるこ
とができる。
【００３２】一方、本発明の実施の形態に係る送受信装
置は入出力インピーダンスが伝送ライン特性インピーダ
ンスに整合又は近似整合されているので、外部並列終端
抵抗を接続するためのスタブチャンネル（stub channe
l）、外部端部電源Ｖｔｔ、及び、外部終端抵抗Ｒｔｔ
を具備していないインタフェースシステムにおいても、
前に説明したものと同様に構成して活用することができ
る。
置は入出力インピーダンスが伝送ライン特性インピーダ
ンスに整合又は近似整合されているので、外部並列終端
抵抗を接続するためのスタブチャンネル（stub channe
l）、外部端部電源Ｖｔｔ、及び、外部終端抵抗Ｒｔｔ
を具備していないインタフェースシステムにおいても、
前に説明したものと同様に構成して活用することができ
る。
【００３３】図３は、本発明の第１の実施の形態に係る
送受信装置５０の構成を示した回路図である。図示のよ
うに本実施の形態ではＣＭＯＳを利用して送受信装置５
０を構成している。上述のように、他の送受信装置６
０、７０、８０についても同様の構成とすることができ
る。
送受信装置５０の構成を示した回路図である。図示のよ
うに本実施の形態ではＣＭＯＳを利用して送受信装置５
０を構成している。上述のように、他の送受信装置６
０、７０、８０についても同様の構成とすることができ
る。
【００３４】送受信装置５０は、自己終端駆動回路５
２、能動終端回路５４、選択回路で構成されているが、
自己終端駆動回路５２はネガティブフィードバック回路
ＭＮＤ、ＭＰＦ、ＭＮＦ、バイアス電圧源Ｖｂｉａｓ及
びトランジスタＭＮＢで、終端回路５４は手動抵抗素子
Ｒｃ、Ｒｄ、トランジスタＭＰＲ及び端部電源Ｖｔｔ
で、選択回路は複数のトランジスタＭＰＲ、ＭＮＤ、Ｍ
ＮＦでそれぞれ構成されている。
２、能動終端回路５４、選択回路で構成されているが、
自己終端駆動回路５２はネガティブフィードバック回路
ＭＮＤ、ＭＰＦ、ＭＮＦ、バイアス電圧源Ｖｂｉａｓ及
びトランジスタＭＮＢで、終端回路５４は手動抵抗素子
Ｒｃ、Ｒｄ、トランジスタＭＰＲ及び端部電源Ｖｔｔ
で、選択回路は複数のトランジスタＭＰＲ、ＭＮＤ、Ｍ
ＮＦでそれぞれ構成されている。
【００３５】本実施の形態に係る送受信装置５０は、次
のように作動する。先ず、伝送ラインに特定電位の電気
的信号を出力するためハイレベルの入力電圧Ｖｏが印加
されると、プリ駆動回路（Pre-Driver）を経て選択回路
を構成するＮＭＯＳトランジスタが導通し、ネガティブ
フィードバック回路５２が初期バイアス電流Ｉｏで伝送
ラインに接続される。このとき、選択回路を構成するＰ
ＭＯＳトランジスタＭＰＲは導通しないので、終端回路
５４は伝送ラインに接続されない。ネガティブフィード
バック回路５２のトランジスタＭＮＤのドレインには、
バイアス電流ＩｏからトランジスタＭＮＦ、ＭＰＦの電
流を差し引いた差に該当する量の電流が流れることにな
る。
のように作動する。先ず、伝送ラインに特定電位の電気
的信号を出力するためハイレベルの入力電圧Ｖｏが印加
されると、プリ駆動回路（Pre-Driver）を経て選択回路
を構成するＮＭＯＳトランジスタが導通し、ネガティブ
フィードバック回路５２が初期バイアス電流Ｉｏで伝送
ラインに接続される。このとき、選択回路を構成するＰ
ＭＯＳトランジスタＭＰＲは導通しないので、終端回路
５４は伝送ラインに接続されない。ネガティブフィード
バック回路５２のトランジスタＭＮＤのドレインには、
バイアス電流ＩｏからトランジスタＭＮＦ、ＭＰＦの電
流を差し引いた差に該当する量の電流が流れることにな
る。
【００３６】次に、ローレベルの入力電圧Ｖｏが印加さ
れると、プリ駆動回路（Pre-Driver）を経て選択回路を
構成するＰＭＯＳトランジスタＭＰＲが導通し終端回路
５４を伝送ラインに接続させる。このとき、選択回路を
構成するＮＭＯＳトランジスタＭＮＤ、ＭＮＦは導通し
ないので、自己終端駆動回路５２は伝送ラインに接続さ
れない。終端回路５４のトランジスタＭＰＲは、端部電
位Ｖｔｔと伝送ラインとの間に介在する等価抵抗として
動作することになる。このとき、端部電位Ｖｔｔとトラ
ンジスタＭＰＲとの間の抵抗性素子Ｒｃ、及びトランジ
スタＭＰＲと伝送ラインとの間の抵抗性素子Ｒｄをさら
に含むことができる。
れると、プリ駆動回路（Pre-Driver）を経て選択回路を
構成するＰＭＯＳトランジスタＭＰＲが導通し終端回路
５４を伝送ラインに接続させる。このとき、選択回路を
構成するＮＭＯＳトランジスタＭＮＤ、ＭＮＦは導通し
ないので、自己終端駆動回路５２は伝送ラインに接続さ
れない。終端回路５４のトランジスタＭＰＲは、端部電
位Ｖｔｔと伝送ラインとの間に介在する等価抵抗として
動作することになる。このとき、端部電位Ｖｔｔとトラ
ンジスタＭＰＲとの間の抵抗性素子Ｒｃ、及びトランジ
スタＭＰＲと伝送ラインとの間の抵抗性素子Ｒｄをさら
に含むことができる。
【００３７】一方、本発明に係る送受信装置５０、６
０、７０、８０をチップ内部終端抵抗に活用しなければ
ならない場合は、別の制御信号を介して強制的に能動終
端回路５４を伝送ラインに接続されるようにすることが
できる。本実施の形態においては、入力電圧Ｖｏに関わ
りなく終端回路５４を伝送ラインに接続させるため、別
の制御信号Enable＿Actをプリ駆動回路（Pre-Driver）
と選択回路ＭＰＲ、ＭＮＤとの間に介在するトランジス
タに印加する方法を用いる。例えば、ハイレベルの制御
信号Enable＿Actが印加されると入力電圧Ｖｏに関わり
なくトランジスタＭＰＲが導通することになり、能動終
端回路５４が伝送ラインに選択的に接続される。このと
き、制御信号Enable＿Actはそれぞれの送受信装置５
０、６０、７０、８０により生成されることもあり、そ
れぞれの送受信装置を制御するための別の制御装置によ
り生成されることもある。
０、７０、８０をチップ内部終端抵抗に活用しなければ
ならない場合は、別の制御信号を介して強制的に能動終
端回路５４を伝送ラインに接続されるようにすることが
できる。本実施の形態においては、入力電圧Ｖｏに関わ
りなく終端回路５４を伝送ラインに接続させるため、別
の制御信号Enable＿Actをプリ駆動回路（Pre-Driver）
と選択回路ＭＰＲ、ＭＮＤとの間に介在するトランジス
タに印加する方法を用いる。例えば、ハイレベルの制御
信号Enable＿Actが印加されると入力電圧Ｖｏに関わり
なくトランジスタＭＰＲが導通することになり、能動終
端回路５４が伝送ラインに選択的に接続される。このと
き、制御信号Enable＿Actはそれぞれの送受信装置５
０、６０、７０、８０により生成されることもあり、そ
れぞれの送受信装置を制御するための別の制御装置によ
り生成されることもある。
【００３８】図４は、本発明の第２の実施の形態に係る
送受信装置５０Ａの構成を示した回路図である。図示の
ように本実施の形態では、図３の回路図とは異なりレベ
ルシフターを利用しており、Ｖｄｄ電圧を図３のＶｔｔ
に該当する電圧に変換して能動終端回路５４に印加する
ようになっている。
送受信装置５０Ａの構成を示した回路図である。図示の
ように本実施の形態では、図３の回路図とは異なりレベ
ルシフターを利用しており、Ｖｄｄ電圧を図３のＶｔｔ
に該当する電圧に変換して能動終端回路５４に印加する
ようになっている。
【００３９】本実施の形態に係る送受信装置によれば、
上記構成により別の端部電圧Ｖｔｔを能動終端回路５４
に印加する必要がないため、送受信装置５０Ａの構成を
単純化することができる。尚、回路の動作は図３の実施
の形態と同様であるため、細部動作に対する説明は省略
する。
上記構成により別の端部電圧Ｖｔｔを能動終端回路５４
に印加する必要がないため、送受信装置５０Ａの構成を
単純化することができる。尚、回路の動作は図３の実施
の形態と同様であるため、細部動作に対する説明は省略
する。
【００４０】本実施の形態において、レベルシフトを活
性化させるための信号に入力電圧Ｖｏの相補信号を用い
ることが望ましい。これにより、能動終端回路５４が伝
送ラインに接続されない場合、不要な能動終端回路５４
での電力消耗を防ぐことができる。
性化させるための信号に入力電圧Ｖｏの相補信号を用い
ることが望ましい。これにより、能動終端回路５４が伝
送ラインに接続されない場合、不要な能動終端回路５４
での電力消耗を防ぐことができる。
【００４１】図５は、本発明の別の実施の形態に係る送
受信装置５０Ｂの構成を示した回路図である。図示のよ
うに、本実施の形態では、自己終端駆動回路５２と能動
終端回路５４とを両極電流モード回路で構成している。
受信装置５０Ｂの構成を示した回路図である。図示のよ
うに、本実施の形態では、自己終端駆動回路５２と能動
終端回路５４とを両極電流モード回路で構成している。
【００４２】本実施の形態に係る送受信装置によれば、
単極電流モード駆動回路（unipolarcurrent-mode drive
r）だけでなく、図示されているように、より複雑な両
極電流モード駆動回路（bipolar current-mode drive
r）においても同一の原理で動作する自己終端駆動回路
と、それぞれの自己終端駆動回路に並列に接続される終
端回路１００、１０５とを含ませて構成することができ
る。例えば、送受信装置が信号を伝送ラインに出力する
場合は両極電流モードの自己終端駆動回路を伝送ライン
に接続し、伝送ラインを介して信号を受信するか、又は
チップ内終端に用いなければならない場合は能動終端回
路を選択的に伝送ラインに接続する。
単極電流モード駆動回路（unipolarcurrent-mode drive
r）だけでなく、図示されているように、より複雑な両
極電流モード駆動回路（bipolar current-mode drive
r）においても同一の原理で動作する自己終端駆動回路
と、それぞれの自己終端駆動回路に並列に接続される終
端回路１００、１０５とを含ませて構成することができ
る。例えば、送受信装置が信号を伝送ラインに出力する
場合は両極電流モードの自己終端駆動回路を伝送ライン
に接続し、伝送ラインを介して信号を受信するか、又は
チップ内終端に用いなければならない場合は能動終端回
路を選択的に伝送ラインに接続する。
【００４３】図６は、本発明のさらに別の実施の形態に
係る送受信装置５０Ｃの構成を示した回路図である。図
示のように、本実施の形態では、拡張された形の自己終
端駆動回路と能動終端回路で構成している。
係る送受信装置５０Ｃの構成を示した回路図である。図
示のように、本実施の形態では、拡張された形の自己終
端駆動回路と能動終端回路で構成している。
【００４４】本実施の形態によれば、従来の如何なる形
の電流モード駆動回路及び電圧モード駆動回路であって
も、同一の原理で本発明に係る装置を構成することがで
きる。
の電流モード駆動回路及び電圧モード駆動回路であって
も、同一の原理で本発明に係る装置を構成することがで
きる。
【００４５】終端回路としては図４及び図５に示されて
いるように、トランジスタ等の能動素子だけでなく手動
素子を直列或いは並列に接続する方法で等価抵抗を構成
することができる。このような場合において、終端回路
の線形性は受動素子により定められる。
いるように、トランジスタ等の能動素子だけでなく手動
素子を直列或いは並列に接続する方法で等価抵抗を構成
することができる。このような場合において、終端回路
の線形性は受動素子により定められる。
【００４６】以上、本発明について好ましい実施の形態
を基に説明したが、これらの実施の形態は、例示するこ
とを目的として開示したものであり、当業者であれば、
本発明の技術的範囲内で、多様な改良、変更、付加等が
可能である。このような改良、変更等も、特許請求の範
囲に記載した本発明の技術的範囲に属することは言うま
でもない。
を基に説明したが、これらの実施の形態は、例示するこ
とを目的として開示したものであり、当業者であれば、
本発明の技術的範囲内で、多様な改良、変更、付加等が
可能である。このような改良、変更等も、特許請求の範
囲に記載した本発明の技術的範囲に属することは言うま
でもない。
【００４７】
【発明の効果】前述のように、本発明に係る送受信装置
及び高速動作インタフェースシステムによれば、駆動回
路の出力インピーダンスをチャンネルインピーダンスに
正確に整合或いは近似的に整合させることができる。
及び高速動作インタフェースシステムによれば、駆動回
路の出力インピーダンスをチャンネルインピーダンスに
正確に整合或いは近似的に整合させることができる。
【００４８】したがって、チャンネルから流入される反
射波を最小化することができ、受信器にそれぞれ並列接
続されている伝送ライン接続装置の能動終端回路を選択
的にチップ内終端に活用して反射波を最小化することが
できる。
射波を最小化することができ、受信器にそれぞれ並列接
続されている伝送ライン接続装置の能動終端回路を選択
的にチップ内終端に活用して反射波を最小化することが
できる。
【００４９】これにより、各種の伝送ライン上で高速に
データを送受信しようとするとき、従来の技術に係る駆
動回路と外部の並列終端抵抗とを用いるのに比べ、高速
動作インタフェースで信号完全性を向上させることがで
きる。さらに、能動終端回路を適切に用いる場合、外部
並列終端抵抗を全く用いないことも可能である。このよ
うに、全体システム構成を単純化して生産コストを低減
することができるという著しい効果がある。
データを送受信しようとするとき、従来の技術に係る駆
動回路と外部の並列終端抵抗とを用いるのに比べ、高速
動作インタフェースで信号完全性を向上させることがで
きる。さらに、能動終端回路を適切に用いる場合、外部
並列終端抵抗を全く用いないことも可能である。このよ
うに、全体システム構成を単純化して生産コストを低減
することができるという著しい効果がある。
【図１】 従来の技術に係る複数の送受信装置を含む高
速動作インタフェースシステムの構成を示すブロック回
路図である。
速動作インタフェースシステムの構成を示すブロック回
路図である。
【図２】 本発明の実施の形態に係る複数の送受信装
置、及び伝送ラインを介して接続された複数の送受信装
置を備えた高速インタフェースシステムの構成を示した
ブロック回路図である。
置、及び伝送ラインを介して接続された複数の送受信装
置を備えた高速インタフェースシステムの構成を示した
ブロック回路図である。
【図３】 本発明の第１の実施の形態に係る送受信装置
の構成を示した回路図である。
の構成を示した回路図である。
【図４】 本発明の第２の実施の形態に係る送受信装置
の構成を示した回路図である。
の構成を示した回路図である。
【図５】 本発明の別の実施の形態に係る送受信装置の
構成を示した回路図である。
構成を示した回路図である。
【図６】 本発明のさらに別の実施の形態に係る送受信
装置の構成を示した回路図である。
装置の構成を示した回路図である。
【符号の説明】
５０、６０、７０、８０ 送受信装置
５２ 自己終端駆動回路
５４、６４、７４、８４ 能動終端回路
５６ 選択回路
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J056 AA05 AA40 BB60 CC00 CC01
DD29 EE12 FF07 GG09
5J098 AA03 AA11 AC06 AD05 AD18
5K029 AA03 AA18 CC01 DD28 DD29
JJ08
Claims (10)
- 【請求項１】 伝送ラインを介して信号を送受信する送
受信装置において、 前記伝送ラインを介して入力信号を受信する受信装置、 該受信装置と並列に、前記伝送ラインに接続することが
できる能動終端回路、出力データに応じて第１状態電圧
又は第２状態電圧を出力する自己終端駆動回路、及び該
自己終端駆動回路の出力が第１状態電圧の場合、前記自
己終端駆動回路を前記伝送ラインに選択的に接続し、出
力が第２状態電圧の場合は前記自己終端駆動回路或いは
前記能動終端回路を前記伝送ラインに選択的に接続する
選択回路を含み、 前記受信装置と能動終端回路との合成入力インピーダン
ス及び前記自己終端駆動回路の出力インピーダンスが、
前記伝送ラインの特性インピーダンスに整合又は近似整
合されていることを特徴とする送受信装置。 - 【請求項２】 前記自己終端回路が、前記能動終端回路
の全部又は一部の構成を共有し、前記自己終端駆動回路
の出力インピーダンスが前記伝送ラインの特性インピー
ダンスに整合又は近似整合されており、 前記能動終端回路と前記自己終端駆動回路との共通構成
部分は、前記選択回路の動作に関わりなく前記伝送ライ
ンに接続されていることを特徴とする請求項１記載の送
受信装置。 - 【請求項３】 前記送受信装置がデータを送受信しない
場合、前記選択回路が、制御信号により前記能動終端回
路だけを前記伝送ラインに選択的に接続するものである
ことを特徴とする請求項１又は請求項２記載の送受信装
置。 - 【請求項４】 前記制御信号が、前記送受信装置の内部
又は外部の制御回路から発生する信号であることを特徴
とする請求項３記載の送受信装置。 - 【請求項５】 前記自己終端駆動回路が、ネガティブフ
ィードバック回路を利用して出力インピーダンスを前記
伝送ラインの特性インピーダンスに整合又は近似整合さ
せるものであり、 前記能動終端回路が、能動素子、受動素子及びその結合
のうち一つ一つを利用して入力インピーダンスを伝送ラ
インの特性インピーダンスに整合又は近似整合させるも
のであることを特徴とする請求項１又は請求項２記載の
送受信装置。 - 【請求項６】 前記第１状態電圧が、特定論理状態を表
すための０Ｖでない出力電圧であり、前記第２状態電圧
が逆の論理状態を表すための０Ｖ出力電圧であることを
特徴とする請求項１又は請求項２記載の送受信装置。 - 【請求項７】 前記自己終端駆動回路が、単極電流モー
ド駆動回路、両極電流モード駆動回路、単極電圧モード
駆動回路、及び両極電圧モード駆動回路のうちいずれか
１つで構成されており、 前記能動終端回路が、単極モード能動終端回路、及び両
極モード能動終端回路のうちいずれか１つで構成されて
いることを特徴とする請求項１又は請求項２記載の送受
信装置。 - 【請求項８】 伝送ラインを介し互いに接続されて信号
を送受信する複数の送受信装置、及び該複数の送受信装
置を制御する制御回路で構成される高速動作インタフェ
ースシステムにおいて、 前記送受信装置が、出力インピーダンスを伝送ラインの
特性インピーダンスに整合又は近似整合させる自己終端
駆動回路、及び受信装置との合成入力インピーダンスを
伝送ラインの特性インピーダンスに整合又は近似整合さ
せる能動終端回路を含み、 前記制御回路が、特定電位レベルの信号を、前記伝送ラ
インを介して送信する場合、前記送受信装置の前記自己
終端駆動回路を選択的に活性化させ、前記伝送ラインか
ら信号を受信する場合、前記送受信装置の能動終端回路
を選択的に活性化させるものであることを特徴とする高
速動作インタフェースシステム。 - 【請求項９】 前記制御回路は、伝送ラインを介してデ
ータを送受信しない送受信装置の場合、能動終端回路を
選択的に活性化させるものであることを特徴とする請求
項８記載の高速動作インタフェースシステム。 - 【請求項１０】 前記送受信装置が、能動終端回路及び
受信装置が伝送ラインに接続されたものであり、 前記制御回路が、前記送受信装置が前記伝送ラインを介
して送受信する場合に限り、前記能動終端回路を伝送ラ
インに常に接続させ、送信側では前記自己終端駆動回路
を追加的に前記伝送ラインに選択的に接続させるもので
あることを特徴とする請求項８又は請求項９記載の高速
動作インタフェースシステム。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20010072778 | 2001-11-21 | ||
| KR2001-072778 | 2001-11-21 | ||
| KR10-2002-0042771A KR100469155B1 (ko) | 2001-11-21 | 2002-07-20 | 고속동작 인터페이스를 위한 능동종단기 및 자체종단구동기를 포함하는 송수신 장치 및 시스템 |
| KR2002-042771 | 2002-07-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218958A true JP2003218958A (ja) | 2003-07-31 |
| JP4206731B2 JP4206731B2 (ja) | 2009-01-14 |
Family
ID=26639471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002337573A Expired - Fee Related JP4206731B2 (ja) | 2001-11-21 | 2002-11-21 | 送受信装置及びそれを備えた高速動作インタフェースシステム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6937111B2 (ja) |
| JP (1) | JP4206731B2 (ja) |
| DE (1) | DE10253695A1 (ja) |
| TW (1) | TWI320631B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008271044A (ja) * | 2007-04-18 | 2008-11-06 | Sharp Corp | 並列接続トランジスタ |
| US7755393B1 (en) | 2008-12-26 | 2010-07-13 | Hynix Semiconductor, Inc. | Output driver for use in semiconductor device |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690191B2 (en) * | 2001-12-21 | 2004-02-10 | Sun Microsystems, Inc. | Bi-directional output buffer |
| US20060293082A1 (en) * | 2003-09-10 | 2006-12-28 | Neuhaus Hans J | Extension of the sim card in gsm devices |
| KR100539252B1 (ko) * | 2004-03-08 | 2005-12-27 | 삼성전자주식회사 | 데이터 버스 및 커맨드/어드레스 버스를 통해 전송되는신호의 충실도를 향상시킬 수 있는 메모리 모듈 및 이를포함하는 메모리 시스템 |
| US7173450B2 (en) * | 2004-06-01 | 2007-02-06 | Hewlett-Packard Development Company, L.P. | Bus controller |
| US7205789B1 (en) * | 2004-08-26 | 2007-04-17 | Chris Karabatsos | Termination arrangement for high speed data rate multi-drop data bit connections |
| US8335115B2 (en) * | 2004-12-30 | 2012-12-18 | Samsung Electronics Co., Ltd. | Semiconductor memory module and semiconductor memory system having termination resistor units |
| US7996590B2 (en) * | 2004-12-30 | 2011-08-09 | Samsung Electronics Co., Ltd. | Semiconductor memory module and semiconductor memory system having termination resistor units |
| DE102005055886B4 (de) * | 2005-11-23 | 2015-03-26 | Austriamicrosystems Ag | Halbleiterkörper, Schaltungsanordnung mit dem Halbleiterkörper und Verfahren |
| US20070126462A1 (en) * | 2005-12-05 | 2007-06-07 | Intel Corporation | Enabling multiple memory modules for high-speed memory interfaces |
| US7934109B2 (en) * | 2006-04-03 | 2011-04-26 | Advanced Micro Devices, Inc. | Low power mode unipolar current/voltage mode interface |
| US7863964B2 (en) * | 2007-12-27 | 2011-01-04 | Northrop Grumman Systems Corporation | Level shifting switch driver on GaAs pHEMT |
| KR100943861B1 (ko) * | 2008-06-12 | 2010-02-24 | 주식회사 하이닉스반도체 | 임피던스 매칭된 양방향 멀티 드롭 버스 시스템, 그를이용한 메모리 시스템 및 메모리 모듈 |
| TWI407421B (zh) * | 2009-02-17 | 2013-09-01 | Au Optronics Corp | 用於驅動一液晶顯示面板之驅動裝置 |
| KR101009348B1 (ko) * | 2009-07-01 | 2011-01-19 | 주식회사 하이닉스반도체 | 반도체 장치 |
| JP6015144B2 (ja) * | 2012-06-04 | 2016-10-26 | 富士通株式会社 | 電子機器及び半導体装置 |
| US9094068B2 (en) * | 2013-10-11 | 2015-07-28 | Entropic Communications, Llc | Transmit noise and impedance change mitigation in wired communication system |
| US10425361B2 (en) | 2017-03-16 | 2019-09-24 | Trane International Inc. | Dynamic allocation of termination resistors in a communication network |
| US10530325B1 (en) | 2018-08-30 | 2020-01-07 | Advanced Micro Devices, Inc. | Low loss T-coil configuration with frequency boost for an analog receiver front end |
| US10692545B2 (en) | 2018-09-24 | 2020-06-23 | Advanced Micro Devices, Inc. | Low power VTT generation mechanism for receiver termination |
| US10749552B2 (en) | 2018-09-24 | 2020-08-18 | Advanced Micro Devices, Inc. | Pseudo differential receiving mechanism for single-ended signaling |
| US10461965B1 (en) | 2018-09-28 | 2019-10-29 | Western Digital Technologies, Inc. | Active low-power termination |
| US10944368B2 (en) | 2019-02-28 | 2021-03-09 | Advanced Micro Devices, Inc. | Offset correction for pseudo differential signaling |
| US11152944B2 (en) | 2019-09-13 | 2021-10-19 | Advanced Micro Devices, Inc. | Termination calibration scheme using a current mirror |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4748426A (en) | 1986-11-07 | 1988-05-31 | Rodime Plc | Active termination circuit for computer interface use |
| US4713827A (en) | 1986-11-10 | 1987-12-15 | Ncr Corporation | Terminator for a cmos transceiver device |
| US5568064A (en) | 1995-01-23 | 1996-10-22 | International Business Machines Corporation | Bidirectional transmission line driver/receiver |
| US5822426A (en) | 1995-06-06 | 1998-10-13 | International Business Machines Corporation | Balanced hybrid circuit |
| JPH1020974A (ja) | 1996-07-03 | 1998-01-23 | Fujitsu Ltd | バス構造及び入出力バッファ |
| US6222389B1 (en) | 1999-03-25 | 2001-04-24 | International Business Machines Corporation | Assisted gunning transceiver logic (AGTL) bus driver |
| US6477205B1 (en) * | 1999-06-03 | 2002-11-05 | Sun Microsystems, Inc. | Digital data transmission via multi-valued logic signals generated using multiple drive states each causing a different amount of current to flow through a termination resistor |
| US6501293B2 (en) * | 1999-11-12 | 2002-12-31 | International Business Machines Corporation | Method and apparatus for programmable active termination of input/output devices |
| US6577179B2 (en) * | 1999-11-15 | 2003-06-10 | Intel Corporation | Dynamic line termination with self-adjusting impedance |
| JP3423267B2 (ja) | 2000-01-27 | 2003-07-07 | 寛治 大塚 | ドライバ回路、レシーバ回路、および信号伝送バスシステム |
| US6356106B1 (en) * | 2000-09-12 | 2002-03-12 | Micron Technology, Inc. | Active termination in a multidrop memory system |
| US6766155B2 (en) * | 2002-01-24 | 2004-07-20 | Agilent Technologies, Inc. | Fixed termination scheme for differential receiver that compensates for process, voltage, and temperature variations |
-
2002
- 2002-11-14 US US10/293,312 patent/US6937111B2/en not_active Expired - Fee Related
- 2002-11-18 DE DE10253695A patent/DE10253695A1/de not_active Withdrawn
- 2002-11-21 TW TW091133945A patent/TWI320631B/zh not_active IP Right Cessation
- 2002-11-21 JP JP2002337573A patent/JP4206731B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008271044A (ja) * | 2007-04-18 | 2008-11-06 | Sharp Corp | 並列接続トランジスタ |
| US7755393B1 (en) | 2008-12-26 | 2010-07-13 | Hynix Semiconductor, Inc. | Output driver for use in semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10253695A1 (de) | 2003-06-26 |
| US20030124989A1 (en) | 2003-07-03 |
| TWI320631B (en) | 2010-02-11 |
| US6937111B2 (en) | 2005-08-30 |
| JP4206731B2 (ja) | 2009-01-14 |
| TW200402191A (en) | 2004-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4206731B2 (ja) | 送受信装置及びそれを備えた高速動作インタフェースシステム | |
| US7940086B2 (en) | Interface circuit that can switch between single-ended transmission and differential transmission | |
| JP6140860B2 (ja) | シングルエンド構成可能マルチモードドライバ | |
| US7595661B2 (en) | Low voltage differential signaling drivers including branches with series resistors | |
| US7795919B2 (en) | Transmitter driver circuit in high-speed serial communications system | |
| JP4403462B2 (ja) | オンダイターミネーション回路を備えた半導体メモリ装置 | |
| KR0167471B1 (ko) | Cmos 동시 전송 양방향 구동기/수신기 | |
| US7755384B2 (en) | High speed IO buffer | |
| US5864584A (en) | Circuitry for allowing two drivers to communicate with two receivers using one transmission line | |
| US8989238B2 (en) | Bi-directional interface circuit having a switchable current-source bias | |
| US7262630B1 (en) | Programmable termination for single-ended and differential schemes | |
| US6850091B2 (en) | Bi-directional impedance matching circuit | |
| US20090247088A1 (en) | Apparatus and method for signal transmission over a channel | |
| KR100469155B1 (ko) | 고속동작 인터페이스를 위한 능동종단기 및 자체종단구동기를 포함하는 송수신 장치 및 시스템 | |
| KR20050015856A (ko) | 동시 양방향 송수신기 | |
| US11831153B1 (en) | High-bandwidth signal driver/receiver | |
| US10224911B1 (en) | Dual signal protocol input/output (I/O) buffer circuit | |
| US6737894B1 (en) | Method and apparatus for generating impedance matched output signals for an integrated circuit device | |
| JP2009110317A (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路、メモリコントローラ、不揮発性記憶装置、ホスト装置及び不揮発性メモリシステム | |
| KR20040059440A (ko) | 반도체 장치의 출력드라이버 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080917 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081007 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |