JP2007174197A - 双方向伝送装置および双方向伝送方法 - Google Patents

双方向伝送装置および双方向伝送方法 Download PDF

Info

Publication number
JP2007174197A
JP2007174197A JP2005368104A JP2005368104A JP2007174197A JP 2007174197 A JP2007174197 A JP 2007174197A JP 2005368104 A JP2005368104 A JP 2005368104A JP 2005368104 A JP2005368104 A JP 2005368104A JP 2007174197 A JP2007174197 A JP 2007174197A
Authority
JP
Japan
Prior art keywords
input
circuit
bidirectional transmission
output circuit
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005368104A
Other languages
English (en)
Inventor
Manabu Ishibe
学 石部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005368104A priority Critical patent/JP2007174197A/ja
Priority to US11/586,677 priority patent/US20070140473A1/en
Publication of JP2007174197A publication Critical patent/JP2007174197A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Logic Circuits (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】高速化に対応した双方向伝送系を提供する。
【解決手段】入出力回路100と、入出力回路200と、回路100および回路200を結ぶ双方向伝送路300とで構成される双方向伝送系において、伝送路300に接続される回路200の入力端には可変インピーダンス回路21が設けられる。第1の伝送情報(回路100の出力信号)は電圧信号E11として回路100から伝送路300を介して回路200へ送られ、第2の伝送情報(可変インピーダンス回路21のインピーダンス制御信号S21)は電圧信号E21として回路200から伝送路300を介して回路100へ送られる。ここで、第2の伝送情報S21が、可変インピーダンス回路21の回路インピーダンスZの変更に対応した電圧信号E21の変化として、回路100へ伝送される。
【選択図】図1

Description

この発明は、双方向情報伝送を行なう双方向伝送装置および双方向伝送方法に関する。特に、個別のデバイス間あるいはLSI内部等において、同じ伝送路を用いて多値のデジタル情報を双方向伝送する場合に利用される双方向伝送装置および双方向伝送方法に関する。
従来のデジタル信号の伝送では、伝送相手に送るべき信号をそのレベル(2値ならばHレベルかLレベル、多値ならばHレベル、Lレベル、またはその間の中間レベル)に応じた電圧信号に変換して信号線に印加し、伝送先でこの電圧信号を検出することで行われている。この方式は、古くからデジタル信号を利用した電子回路において一般的に利用されており、現在のパソコンやデジタルAV機器などにも広く使用されている。
ところで、このような伝送方式では、伝送路として最低でも1本の信号線が必要であり、送受間で互いの信号を双方向伝送するためには2本の信号線が必要となる。つまり、双方向伝送のためには片方向伝送の倍の信号線が必要となる。例えば、片方向で128本の信号線を必要とする信号の伝送では、これを双方向で実現するためには128×2=256本の信号線を必要とする。すると、CPUバスやディスクドライブ〜本体回路基板間などのように多数の信号線を有する場合には、信号線の数が増大し、配線面積が大きくなってしまう問題がある。
上記問題の対応策として、双方向伝送装置が提案されている(特許文献1参照)。この文献の図2に示される双方向伝送装置20aは、ドライバ21aにより伝送相手に送信する信号をその信号のレベルに応じた電圧信号に変換して信号線31に送出する。その際、信号線31に流れる電流の方向を第1の電流検出回路22aおよび22bで検出し、判定回路24aにおいて電流方向と伝送相手に送信した自身の信号のレベルとに基づいて伝送相手のレベルを判定する。他方の双方向伝送装置20bでも同様の判定を行う。これにより、例えばデバイス間で信号をやり取りするような場合において、信号線を増やさずとも、両者間で同時期に信号を伝送することができる。
特開2002−016487
特許文献1では、双方向伝送により信号線数の増加を抑えることができるが、電圧および電流をモニタすることが必要なため回路構成が複雑となり、手間のかかる調整も必要となる。さらに電圧検出/電流検出の回路構成が必要なことから消費電力も大きい(バス本数が大きくなり、および/または情報伝送速度が高速化されると、消費電力の増大はより顕著になる)。
この発明の課題の1つは、情報伝送速度の高速化に対応した双方向伝送装置および双方向伝送方法を提供することである。
この発明の一実施の形態に係る双方向伝送装置は、第1の入出力回路(100)と、第2の入出力回路(200)と、第1の入出力回路(100)および第2の入出力回路(200)を結ぶ双方向伝送路(300)とで構成される。双方向伝送路(300)に接続される第2の入出力回路(200)の入力端には、可変インピーダンス回路(21)が設けられている。この双方向伝送装置において、第1の伝送情報(第1の入出力回路の出力信号)は第1の電圧信号(E11)として第1の入出力回路(100)から双方向伝送路(300)を介して第2の入出力回路(200)へ送られ、第2の伝送情報(可変インピーダンス回路のインピーダンス制御信号)は第2の電圧信号(E21)として第2の入出力回路(200)から双方向伝送路(300)を介して第1の入出力回路(100)へ送られる。ここで、第2の伝送情報(S21)が、可変インピーダンス回路(21)の回路インピーダンスの変更に対応した第2の電圧信号(E21)の変化として、第1の入出力回路(100)へ伝送される。
上記の構成において、第1の入出力回路(100)から第2の入出力回路(200)へ送られる第1の電圧信号(E11)の信号レベル(例えば図2(a)のHレベル)を可変インピーダンス回路(21)の回路インピーダンスの変更(例えば図2(d)のZの大小)に対応して変化(例えば図2(b)のHレベル701と702)させることができる。この変化は双方向伝送路(300)上の信号レベル変化となる。すると、第2の入出力回路(200)から第1の入出力回路(100)へ戻される第2の電圧信号(E21)の信号レベルも変化する。
これにより、第1の入出力回路(100)から第2の入出力回路(200)への情報伝送(第1の電圧信号のレベル変化による情報伝送:第1の入出力回路の入力信号が伝送される情報のソース)と、第2の入出力回路(200)から第1の入出力回路(100)への情報伝送(第2の電圧信号のレベル変化による情報伝送:可変インピーダンス回路のインピーダンス制御信号が伝送される情報のソース)とが、1つの伝送路(300)で同時に可能となる。
あるいは、上記の構成において、第1の入出力回路(100)から双方向伝送路(300)を介して第2の入出力回路(200)へ送られた第1の電圧信号(E11)が可変インピーダンス回路(21)で反射されて第1の入出力回路(100)へ反射信号(E21aまたはE21b)として戻ってくる場合(かなり短時間での出来事:例えば数100psオーダ)を想定してみる。この場合、双方向伝送路(300)の特性インピーダンスをZLとし、可変インピーダンス回路(21)の回路インピーダンスをZoとすると、ZoよりZLが大きいか小さいかに対応して、反射信号の極性(図4(b)の正側E21aまたは図4(c)の負側E21b)が変化する。第1の入出力回路(100)側で観測される伝送路(300)の信号レベルはこの反射波の極性によって変わるから、この信号レベル変化に対応した論理レベルを検出(ラッチ)すれば、第2の入出力回路(200)側の可変インピーダンス回路(21)のインピーダンス制御信号(S21)に対応した情報を第1の入出力回路(100)側で受け取ることができる。
これにより、第1の入出力回路(100)から第2の入出力回路(200)への情報伝送(第1の電圧信号のレベル変化による情報伝送:第1の入出力回路の入力信号が伝送される情報のソース)と、第2の入出力回路(200)から第1の入出力回路(100)への情報伝送(インピーダンスミスマッチによる反射の極性に起因した第2の電圧信号のレベル変化による情報伝送:可変インピーダンス回路のインピーダンス制御信号が伝送される情報のソース)とが、1つの伝送路(300)で同時に可能となる。
伝送路両端の片側に可変インピーダンス回路を付加するという比較的簡単な回路構成で双方向伝送を実現できる。可変インピーダンス回路自体は(電圧/電流モニタ回路等を別途設ける場合と比較して)極僅かしか電力を消費しない。このため、情報伝送速度の高速化につれ増大する消費電力の増加を抑えやすい。
図1は、この発明の一実施の形態に係る双方向伝送装置(双方向論理回路)の構成を説明する図である。図1の回路構成においては、双方向伝送路300を介して、第1の入出力回路(双方向伝送系の一方)100と第2の入出力回路(双方向伝送系の他方)200との間で複数のデータ伝送が行われる。双方向伝送路300は、1本以上の双方向伝送線301、302、…で構成されるもので、デジタル信号を扱うデバイス間の配線であったり、LSIの内部配線であったりする。
第1の入出力回路100は、伝送線301、302、…それぞれの一方に接続される出力回路(ドライバ)11、13、…および入力回路(所定の論理レベルを判別するコンパレータ等)12、14、…で構成される。第2の入出力回路200は、伝送線301、302、…それぞれの他方に接続される入出力回路201、202、…で構成される。各入出力回路201、202、…は、受信回路(レシーバ)20、22、…および可変インピーダンス回路21、23、…で構成される。
図1の構成において、双方向伝送路300内の例えば双方向伝送線301に注目すると、出力回路11からの信号E11が双方向伝送線301を介して入出力回路201の受信回路20に入力されることで、信号情報が伝送される。この入出力回路201の入力インピーダンスZ(伝送線301の終端インピーダンスZL相当)は可変インピーダンス回路21により決定され、その入力インピーダンスZは制御信号S21で変更できるようになっている。この入力インピーダンスZは、可変インピーダンス回路21を制御する信号S21の論理状態(言い換えれば第2の入出力回路200から第1の入出力回路100へ伝送したい信号情報)に応じて変化する。
図2は、この発明の一実施の形態に係る双方向伝送装置で伝送される信号波形例を説明する図である。図2の横軸は時間を示し、縦軸は信号レベルの大小またはインピーダンスの大小を示している。図2(a)の信号E11の波形は、第1の入出力回路100から第2の入出力回路200へ送りたい信号情報を例示している。図2(b)の信号E21の波形は、第2の入出力回路200から第1の入出力回路100へ送りたい信号情報を例示している。図2(c)の信号S21の波形は、信号S21の論理レベルに応じて制御される第2の入出力回路200の入力インピーダンスZ(または伝送路300の終端インピーダンスZL)を示している。
この例では、第2の入出力回路200から第1の入出力回路100へ送りたい信号情報(S21)がハイレベルの時に入力インピーダンスZが低インピーダンス、ローレベルの時にハイインピーダンスになるものとしている。この場合、図2(b)の信号E21の波形は、第2の入出力回路200の入力インピーダンスZが高いとレベル701のようにハイレベルとなり、低いとレベル702のようにレベル701に比べローレベルになる。このような信号E21のレベルの違い(相対的に高いレベル701と相対的に低いレベル702)は、所定レベル(レベル701またはレベル702に相当)を判別するコンパレータ(ウインドウコンパレータ等)により検出できる。第1の入出力回路100側の入力回路12、14、…は、このようなコンパレータを含んで構成することができる。
従って、第1の入出力回路100から第2の入出力回路200への信号伝送とその逆方向の第2の入出力回路200から第1の入出力回路100への信号伝送は、同じ伝送路300を用いて同時に行うことができる。
図3は、この発明の一実施の形態に係る双方向伝送装置で用いられる入力インピーダンス可変回路を説明する図である。この図は、第2の入出力回路200から第1の入出力回路100へ伝送したい信号情報(S211および/またはS212:図1のS21相当)の論理状態(電圧レベルの大小)に応じて内部インピーダンスが変化する電界効果トランジスタを利用した回路例を示している。
図3のN20およびN21はNchのMOSトランジスタであり、双方向伝送路300の各伝送線(例えば双方向伝送線301)の入出力端子にソースおよびドレインがそれぞれ接続されている。トランジスタN20はゲート接地動作とされ、N20のゲートは例えば図7のように基準電圧Vref1の回路(交流的には接地回路)に接続される。双方向伝送線301の入出力端子インピーダンスは、ゲート制御端子の信号S211の電位を変化させる事によって変更できる。すなわち、信号S211の電位(NchのMOSトランジスタN21のゲート電圧)を高くすればNchMOSトランジスタN21のドレイン電流値が増加してトランジスタN21にカスケード接続されているトランジスタN20の電流値も増加する。このトランジスタN21とN20の接続点におけるインピーダンス(伝送路側からみたインピーダンス)は、N20のソースインピーダンスにほぼ等しく、またその値は、N20の相互コンダクタンスgmの逆数で示すことができるからN20の電流が増加するとこのインピーダンスは小さくなる。逆に、信号S211の電位を低くすればNchMOSトランジスタN21およびN20のドレイン電流値が減少し、トランジスタN20のインピーダンスは大きくなる。
このように、信号S211の電位(NchのMOSトランジスタN21のゲート電圧)によって、トランジスタN21のソース端子インピーダンス、すなわち双方向伝送線301の入出力端子インピーダンス(伝送線301の終端インピーダンス相当)を変化させる事ができる。あるいは、これと同様な事をトランジスタN21のバックゲートに与えられる制御信号S212の電位を変化させる事でも実現できる。なお、MOSトランジスタN21のドレイン電流はゲート電圧(S211)とバックゲート電圧(S212)との電位差でもコントロールできるから、双方向伝送線301の入出力端子インピーダンス(図1では可変インピーダンス回路21の内部インピーダンスZ)は、信号S211および/またはS212の論理レベルの組み合わせにより変更することもできる。
図4は、この発明の一実施の形態に係る双方向伝送装置のステップ応答例を説明する図である(インピーダンスミスマッチの状況により反射波が変化する例)。図4(a)のステップ信号E11は、図1の出力回路11から双方向伝送線301に加えられた信号に対応するが、図4での信号E11は、非常に高速な立ち上がり(例えば立ち上がり時間が数100psオーダ)を有するものとする。図1の構成において、双方向伝送路300の各伝送線(例えば双方向伝送線301)の特性インピーダンスがZo、入出力回路201の入力インピーダンスがZLの場合、入出力回路201の入力点における信号の反射係数Γは、一般に次式で示すことができる。
Γ=(ZL−Zo)/(ZL+Zo) 式(1)
ZL>Zoの場合、ステップ信号E11の反射信号は図4(b)の反射信号E21aのように正側に生じる。その逆のZL<Zoの場合は、図4(c)の反射信号E21bのように負側に生じる。つまり、高速伝送(例えば立ち上がり時間が数100psオーダの高速信号)に対しても、可変インピーダンス制御信号S21の論理レベルに対応した反射信号の極性を利用することで、双方向の情報伝送が可能となる。この場合、伝送される信号E11とその反射信号E21aまたはE21bが伝送路300上で同時に存在するときは、第1の入出力回路100側の受信点での波形は、伝送信号E11と反射信号E21aまたはE21bとの合成(和)となる。この場合、反射の極性により合成信号レベルが変化するので、その変化後のレベルをウインドウコンパレータ等で識別すれば、第2の入出力回路200から第1の入出力回路100への伝送情報を検知できる。
なお、図4(a)に示すようなステップ信号の代わりに所定周期のクロックを使用すれば、そのクロックに同期した反射信号(入出力回路200側の可変インピーダンス制御信号の論理状態)に対応した伝送情報を入出力回路100側で検知できる。
また、式(1)において、Γ=0となるようにインピーダンスを調整する(インピーダンスマッチング状態)ことにより、反射波の極性として+、−、±0という3値(多値)を利用することも可能である。
図5は、この発明の他の実施の形態に係る双方向伝送装置の構成を説明する図である(反射波をラッチする構成例)。この例は、伝送される信号E11とその反射信号(図4のE21aまたはE21b)が伝送路300(例えば伝送線301)上で同時に存在しない場合に、第2の入出力回路200から第1の入出力回路100へ伝送された情報を検知することに使用できる。
出力回路11に送信情報Aが入力されると、この情報Aに対応したステップ信号E11(図4(a))が高速電子スイッチ112を介して伝送線301に送出される。このステップ信号E11の立ち上がりは微分回路111により抽出され、信号E11の立ち上がりタイミング(t10)でラッチ110がクリアされる。
出力回路11からの送出信号の論理レベル(情報A)は受信回路20で受信され、受信情報Aとなる。この情報Aの伝送と同時に、可変インピーダンス回路21へ送信情報Bが入力されていると、この情報Bに対応した極性の反射が起き、伝送線301から戻ってきた反射信号(図4のE21aまたはE21b)が高速電子スイッチ112を介してラッチ回路110に入力される。伝送線301の物理的・電気的な設計が決まったあとは、ステップ信号が送出されてからその反射信号が戻ってくるまでの時間は(ある程度のばらつきを考慮した上での設計中心として、あるいは複数の試作品の実測平均から)事前に把握できる。そのため、ステップ信号が送出(t10)されてからその反射信号のレベルをラッチするタイミング(t15)を事前に決めておくことができるので、そのタイミング(t15)で反射信号(図4のE21aまたはE21b)の信号レベルをラッチできる。ラッチしたあとはスイッチ112の選択状態は出力回路11側に戻る(t16)が、ラッチされた情報はラッチ回路110内に残る。こうして、第2の入出力回路200から伝送された情報Bを第1の入出力回路100で取り出すことができる。
図6は、この発明の一実施の形態に係る双方向伝送装置で用いられる入力インピーダンス可変回路の他例1を説明する図である。この例は、図3の回路をより具体化した例で、後述する図7〜図8の回路の基本形となる。図6の回路例において、PchMOSトランジスタP1およびP2はカレントミラーを形成している。NchMOSトランジスタN2およびN3には同じゲート電圧(Vsig)が与えられており、伝送路300からのVinまたは伝送路300へのVout(Vin/out)による電流±I1がゼロの場合、1:1のカレントミラー動作によりI2とI3は等しくなる。この関係(I2=I3)は、Vsigを変化させてトランジスタN2およびN3の電流を増加させても変わらない。
電流I2が増加すると、ゲート〜ドレインが接続されているトランジスタP1のインピーダンスは、ほぼ1/gmで変化する(I2が大きくなるとトランジスタP1のgmが大きくなるので1/gmの大きさは小さくなる)。従い、ゲート電圧Vsigの大小(制御信号S21の論理レベルに対応)に応じて、Vin/outのノードにおけるインピーダンスを変化させることができる。
Vin/outに信号(第1の入出力回路100から送られてくる信号)が入って±I1の電流変化が生じた場合は、その変化分はI2の変化すなわちI3の変化になるが、トランジスタN3の電流はVsigによって決定されているため、±I1の電流変化は図中OUTの変化分となって出力される。
図7は、この発明の一実施の形態に係る双方向伝送装置で用いられる入力インピーダンス可変回路の他例2を説明する図である。この例は、図6の回路構成に、基準電圧Vref1でゲート接地されたNchMOSトランジスタN1を追加したものである。NchMOSトランジスタN1を追加したことにより、Vin/out端子(すなわち接続された各伝送路300)の直流電位を基準電圧Vref1により調整することができる。そのため、トランジスタP1、N2を所望の動作点で動作させることができる。この場合のVin/out端子でのインピーダンスは、トランジスタN1のソースインピーダンスとなる。
図8は、この発明の一実施の形態に係る双方向伝送装置で用いられる入力インピーダンス可変回路の他例3を説明する図である。この例は、図7の回路構成において、NchMOSトランジスタN2およびN3のゲートをある基準電圧Vref2に接続し、伝送したい信号情報としてのVsigをトランジスタN2およびN3それぞれのバックゲートに接続している。この構成の利点は、一般にバックゲート電位の変化に対するドレイン電流の感度はゲート電位の変化に対するものに比べて低い(つまりバックゲートはVsigの設定レベルに過敏でない)ため、Vsigの生成に有利であること、また、第1の入出力回路100(図示回路左方向)から論理信号を受信する単方向としてのみ使用するモード(双方向ではなく)の場合には、Vsigはどの様な電位に固定してよいなどがあげられる。
<実施の形態の効果>
伝送路両端の片側(伝送路の片方)に可変インピーダンス回路を付加することで双方向伝送を実現できるので、比較的簡単な回路構成で済む。また、可変インピーダンス回路自体は殆ど電力を消費しないし、調整の手間もない。すなわち、この発明の実施により、簡素化した回路でより低消費電力かつ調整が簡便な双方向伝送装置を実現できる。また、高速信号に対しても反射波を利用することで低消費電力かつより高速な双方向伝送装置を実現することが可能となる。
なお、この発明は前述した実施の形態に限定されるものではなく、現在または将来の実施段階では、その時点で利用可能な技術に基づき、その要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、この構成要件が削除された構成が発明として抽出され得る。
この発明の一実施の形態に係る双方向伝送装置の構成を説明する図。 この発明の一実施の形態に係る双方向伝送装置で伝送される信号波形例を説明する図。 この発明の一実施の形態に係る双方向伝送装置で用いられる入力インピーダンス可変回路を説明する図。 この発明の一実施の形態に係る双方向伝送装置のステップ応答例を説明する図(インピーダンスにより反射波が変化)。 この発明の他の実施の形態に係る双方向伝送装置の構成を説明する図(反射波をラッチする構成例)。 この発明の一実施の形態に係る双方向伝送装置で用いられる入力インピーダンス可変回路の他例1を説明する図。 この発明の一実施の形態に係る双方向伝送装置で用いられる入力インピーダンス可変回路の他例2を説明する図。 この発明の一実施の形態に係る双方向伝送装置で用いられる入力インピーダンス可変回路の他例3を説明する図。
符号の説明
100…第1の入出力回路(双方向伝送系の一方);200…第2の入出力回路(双方向伝送系の他方);300…双方向伝送路;301、302…双方向伝送線;201、202…入出力回路;11、13…出力回路/ドライバ(第1の情報送信回路);12、14…入力回路/コンパレータ(第1の情報受信回路);20、22…受信回路/レシーバ(第2の情報受信回路);21、23…可変インピーダンス回路(第2の情報送信回路);110…ラッチ回路;111…微分回路;112…スイッチ回路;110〜112…反射信号検出回路。

Claims (6)

  1. 第1の入出力回路と、第2の入出力回路と、前記第1の入出力回路および前記第2の入出力回路を結ぶ双方向伝送路とで構成される双方向伝送装置において、
    前記双方向伝送路に接続される前記第2の入出力回路の入力端に可変インピーダンス回路を設け、
    第1の伝送情報は第1の電圧信号として前記第1の入出力回路から前記双方向伝送路を介して前記第2の入出力回路へ送られ、
    第2の伝送情報は第2の電圧信号として前記第2の入出力回路から前記双方向伝送路を介して前記第1の入出力回路へ送られ、
    前記第2の伝送情報が、前記可変インピーダンス回路の回路インピーダンスの変更に対応した前記第2の電圧信号の変化として前記第1の入出力回路へ伝送されるように構成された双方向伝送装置。
  2. 前記第2の入出力回路が、前記回路インピーダンスの変更により生じた前記第2の電圧信号のレベル変化を検出する回路を含む請求項1に記載の装置。
  3. 前記第1の入出力回路から前記双方向伝送路を介して前記第2の入出力回路へ送られた前記第1の電圧信号が前記可変インピーダンス回路で反射されて前記第1の入出力回路へ反射信号として戻ってくる場合において、
    前記双方向伝送路の特性インピーダンスをZLとし、前記可変インピーダンス回路の回路インピーダンスをZoとしたときに、ZoよりZLが大きいか小さいかに対応して変化する前記反射信号を検出する反射信号検出回路を含む請求項1に記載の装置。
  4. 前記可変インピーダンス回路が、ゲート電圧および/またはバックゲート電圧に対応して内部インピーダンスが変化するトランジスタ回路を用いて構成される請求項1ないし請求項3のいずれか1項に記載の装置。
  5. 前記トランジスタは前記バックゲート電圧に応じて変化する閾値を持ち、前記ゲート電圧がこの閾値より大きいか小さいかが前記第2の伝送情報に対応するように構成される請求項4に記載の装置。
  6. 双方向伝送系の一方と、双方向伝送系の他方と、前記双方向伝送系の一方および前記双方向伝送系の他方を結ぶ双方向伝送路とで構成される双方向伝送系で用いられる方法おいて、
    第1の伝送情報は第1の電圧信号として前記双方向伝送系の一方から前記双方向伝送路を介して前記双方向伝送系の他方へ送られ、
    第2の伝送情報は第2の電圧信号として前記双方向伝送系の他方から前記双方向伝送路を介して前記双方向伝送系の一方へ送られ、
    前記第2の伝送情報が、前記双方向伝送路に接続される前記双方向伝送系の他方の入力端における回路インピーダンスの変更に対応した前記第2の電圧信号の変化として、前記双方向伝送系の一方へ伝送されるように構成された双方向伝送方法。
JP2005368104A 2005-12-21 2005-12-21 双方向伝送装置および双方向伝送方法 Pending JP2007174197A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005368104A JP2007174197A (ja) 2005-12-21 2005-12-21 双方向伝送装置および双方向伝送方法
US11/586,677 US20070140473A1 (en) 2005-12-21 2006-10-26 Bidirectional transmission device and bidirectional transmission method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005368104A JP2007174197A (ja) 2005-12-21 2005-12-21 双方向伝送装置および双方向伝送方法

Publications (1)

Publication Number Publication Date
JP2007174197A true JP2007174197A (ja) 2007-07-05

Family

ID=38173503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005368104A Pending JP2007174197A (ja) 2005-12-21 2005-12-21 双方向伝送装置および双方向伝送方法

Country Status (2)

Country Link
US (1) US20070140473A1 (ja)
JP (1) JP2007174197A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2432134B1 (en) 2010-09-16 2016-08-17 Alfred E Mann Foundation for Scientific Research Power and bidirectional data transmission
EP3499732B1 (en) * 2017-12-18 2020-03-11 Rohde & Schwarz GmbH & Co. KG Test arrangement, device and method for measuring a directed signal

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4443959A1 (de) * 1994-12-09 1996-06-20 Walter Dr Mehnert Verfahren zur seriellen Übertragung von digitalen Meßwerten
JP3932260B2 (ja) * 2002-02-05 2007-06-20 株式会社日立製作所 データ伝送システム
US7724650B2 (en) * 2004-11-30 2010-05-25 Cisco Technology, Inc. Multi-station physical layer communication over TP cable

Also Published As

Publication number Publication date
US20070140473A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
US7957472B2 (en) Enhanced signaling sensitivity using multiple references
US7218136B2 (en) Transmission circuit, data transfer control device and electronic equipment
US7477615B2 (en) Transceiver, data transfer control device, and electronic instrument
JP2009111794A (ja) シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路
KR20150132363A (ko) 저전력 로컬 상호연결 네트워크(lin) 수신기를 위한 다중-전류 하모나이즈드 경로들
US7449953B2 (en) Input buffer design using common-mode feedback (CMFB)
US8542035B2 (en) Squelch detection circuit
US20150155875A1 (en) Lvds driver
JP6010990B2 (ja) 伝送システム
US7880511B2 (en) MOS integrated circuit and electronic equipment including the same
US7342419B2 (en) Bidirectional current-mode transceiver
JP2007174197A (ja) 双方向伝送装置および双方向伝送方法
JP2001068989A (ja) ケーブル検出機能付き入力バッファ回路
US6229845B1 (en) Bus driver with data dependent drive strength control logic
JP3708897B2 (ja) 出力バッファ回路
KR20180038286A (ko) 송신 장치 및 이를 포함하는 시스템
US11005477B2 (en) Driver circuit and control method therefor, and transmission/reception system
US7295044B2 (en) Receiver circuits for generating digital clock signals
US8395421B1 (en) Configurable buffer circuits and methods
US7061282B2 (en) Differential signal pairs generator
US7281151B2 (en) Method of stopping data communication of a communication apparatus based on a detection of a power supply voltage drop
US7902860B2 (en) Semiconductor circuit, and computing device and communications device using the same
JP2005333508A (ja) 信号変換装置およびドライバ装置
US10411876B2 (en) Embedded clock in digital communication system
EP1414206A1 (en) Semiconductor device and data transfer system