JP6010990B2 - 伝送システム - Google Patents
伝送システム Download PDFInfo
- Publication number
- JP6010990B2 JP6010990B2 JP2012088371A JP2012088371A JP6010990B2 JP 6010990 B2 JP6010990 B2 JP 6010990B2 JP 2012088371 A JP2012088371 A JP 2012088371A JP 2012088371 A JP2012088371 A JP 2012088371A JP 6010990 B2 JP6010990 B2 JP 6010990B2
- Authority
- JP
- Japan
- Prior art keywords
- amplitude
- receiver
- transmitter
- signal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Logic Circuits (AREA)
Description
また、伝送システムは、信号を送信する送信器と、前記送信器により送信された信号を受信する受信器と、前記受信器の入力端子の直流バイアスレベルを規定するためのバイアス回路とを有し、前記送信器は、信号の振幅を小さくして前記受信器に送信する第1の振幅変換器を有し、前記受信器は、前記送信器により送信された信号の振幅を大きくする第2の振幅変換器を有し、前記第1の振幅変換器は、前記受信器に供給する電荷量を制限する第1の容量を有し、さらに、前記送信器の出力電圧の振幅を検出し、前記検出した出力電圧の振幅に応じて前記第1の容量の値を制御する振幅モニタ回路を有する。
また、伝送システムは、信号を送信する送信器と、前記送信器により送信された信号を受信する受信器と、前記受信器の入力端子の直流バイアスレベルを規定するためのバイアス回路とを有し、前記送信器は、信号の振幅を小さくして前記受信器に送信する第1の振幅変換器を有し、前記受信器は、前記送信器により送信された信号の振幅を大きくする第2の振幅変換器を有し、前記第1の振幅変換器は、前記受信器に供給する電荷量を制限する第1の容量を有し、さらに、前記受信器の入力電圧の振幅を検出し、前記検出した入力電圧の振幅に応じて前記受信器の入力容量の値を制御する振幅モニタ回路を有する。
また、伝送システムは、信号を送信する送信器と、前記送信器により送信された信号を受信する受信器と、前記受信器の入力端子の直流バイアスレベルを規定するためのバイアス回路とを有し、前記送信器は、信号の振幅を小さくして前記受信器に送信する第1の振幅変換器を有し、前記受信器は、前記送信器により送信された信号の振幅を大きくする第2の振幅変換器を有し、前記第1の振幅変換器は、前記受信器に供給する電荷量を制限する第1の容量し、前記バイアス回路は、前記第1の容量に並列に接続される第1の抵抗と、前記受信器の入力端子及び電源電位ノード間に接続される第2の抵抗とを有し、さらに、前記受信器の入力電圧の振幅を検出し、前記検出した入力電圧の振幅に応じて前記受信器の入力容量の値及び/又は前記第2の抵抗の値を制御する振幅モニタ回路を有する。
また、伝送システムは、信号を送信する送信器と、前記送信器により送信された信号を受信する受信器と、前記受信器の入力端子の直流バイアスレベルを規定するためのバイアス回路とを有し、前記送信器は、信号の振幅を小さくして前記受信器に送信する第1の振幅変換器を有し、前記受信器は、前記送信器により送信された信号の振幅を大きくする第2の振幅変換器を有し、前記第1の振幅変換器は、前記受信器に供給する電荷量を制限する第1の容量し、前記バイアス回路は、前記第1の容量に並列に接続される第1の抵抗と、前記受信器の入力端子及び電源電位ノード間に接続される第2の抵抗とを有し、さらに、前記送信器の出力電圧の振幅を検出し、前記検出した出力電圧の振幅に応じて前記第1の容量の値及び/又は前記第1の抵抗の値を制御する振幅モニタ回路を有する。
また、伝送システムは、信号を送信する送信器と、前記送信器により送信された信号を受信する受信器と、前記受信器の入力端子の直流バイアスレベルを規定するためのバイアス回路とを有し、前記送信器は、信号の振幅を小さくして前記受信器に送信する第1の振幅変換器を有し、前記受信器は、前記送信器により送信された信号の振幅を大きくする第2の振幅変換器を有し、前記第1の振幅変換器は、前記受信器に供給する電荷量を制限する第1の容量を有し、前記第1の容量は、前記送信器の出力端子及び前記受信器の入力端子間に接続される。
また、伝送システムは、信号を送信する送信器と、前記送信器により送信された信号を受信する受信器と、前記受信器の入力端子の直流バイアスレベルを規定するためのバイアス回路とを有し、前記送信器は、信号の振幅を小さくして前記受信器に送信する第1の振幅変換器を有し、前記受信器は、前記送信器により送信された信号の振幅を大きくする第2の振幅変換器を有し、前記第1の振幅変換器は、前記受信器に供給する電荷量を制限する第1の容量を有し、前記送信器は、既知のパターンを入力し、前記既知のパターンの振幅に応じて前記第1の容量の値を制御する。
図1は、第1の実施形態による伝送システムの構成例を示すブロック図である。伝送システムは、例えば、半導体集積回路の半導体チップ内でデータを高速に伝送することができる。CMOSロジック回路101は、2値のデータ信号111を送信器102に出力する。データ信号111は、大振幅信号である。送信器102は、大振幅データ信号111を小振幅信号112に変換する第1の振幅変換器を有し、小振幅信号112を伝送チャネル103を介して受信器104に送信する。大振幅信号111は振幅が例えば0.85Vであり、小振幅信号112は振幅が例えば200mVである。小振幅信号112は、大振幅信号111より振幅が小さい。第1の振幅変換器は、大振幅信号111の振幅を小さくした小振幅信号112を送信する。受信器104は、送信器102により送信された小振幅信号112を、伝送チャネル103を介して受信する。受信器104は、小振幅データ信号112を大振幅信号113に変換する第2の振幅変換器を有し、大振幅信号113をCMOSロジック回路105に出力する。第2の振幅変換器は、送信器102により送信された小振幅信号112の振幅を大きくした大振幅信号113を出力する。大振幅信号113は振幅が例えば0.85Vであり、小振幅信号112は振幅が例えば200mVである。大振幅信号113は、小振幅信号112より振幅が大きい。送信器102は、伝送チャネル103を介して、受信器104へ小振幅信号112を送信することにより、消費電力を低減することができる。
図3は、第2の実施形態による伝送システムの構成例を示す回路図である。以下、本実施形態が第1の実施形態と異なる点を説明する。送信器102は、インバータ301a,301b、pチャネル電界効果トランジスタ302a,303a,302b,303b、nチャネル電界効果トランジスタ304a,305a,304b,305b、及び複数の第1の容量Csを有し、大振幅の差動入力データ信号d(n)及びd_x(n)を小振幅の差動データ信号に変換し、伝送チャネル103a及び103bを介して、受信器104に送信する。伝送チャネル103a及び103bは、図1の伝送チャネル103に対応する。受信器104は、抵抗Rを有するバイアス回路と、ストロングアームラッチ回路306とを有する。
図4は第3の実施形態による伝送システムの構成例を示す回路図であり、図5は図4の伝送システムの動作を示すタイミングチャートである。以下、本実施形態が第1及び第2の実施形態と異なる点を説明する。送信器102は、インバータ201a,201b、スイッチ401a,402a,401b,402b及び容量Csを有する。受信器104は、スイッチ403a,404a,403b,404b、乗算器405a,406a,405b,406b、減算器407a,407b、抵抗R、及びストロングアームラッチ回路306を有する。図5に示すように、スイッチ403a及び403bはクロック信号CKと同じタイミングで動作し、スイッチ404a及び404bはクロック信号CKXと同じタイミングで動作する。
図7は、第4の実施形態による伝送システムの構成例を示す回路図である。以下、本実施形態が第1の実施形態と異なる点を説明する。送信器102は、インバータ201、コンダクタンスGsの第1の抵抗、及び第1の容量Csを有する。受信器104は、コンダクタンスGLの第2の抵抗、及びインバータ203を有する。コンダクタンスGsの第1の抵抗及びコンダクタンスGLの第2の抵抗は、バイアス回路を構成し、受信器203の入力端子の直流バイアスレベルを規定する。コンダクタンスGsの第1の抵抗は、第1の容量Csに並列に接続される。コンダクタンスGLの第2の抵抗は、受信器104の入力端子及び電源電位ノードVTT間に接続される。第1の容量Csは、インバータ201の出力端子及び伝送チャネル103間に接続される。電圧Viは、インバータ201の出力電圧である。電圧Voは、インバータ203の入力電圧である。この時、伝送チャネル103の伝達関数H(s)は、次式(3)で表される。
図8(A)及び(B)は、第5の実施形態による伝送システムの構成例を示す回路図である。以下、本実施形態が第1の実施形態と異なる点を説明する。送信器102は、セレクタ回路801、インバータ201、スイッチ802、容量Cs及び振幅モニタ回路803を有する。スイッチ802及び容量Csの直列接続回路の組みは、インバータ201の出力端子及び伝送チャネル103間に並列に複数組み接続される。セレクタ回路801は、テストモードではテストパターンTPを選択し、通常モードでは入力データ信号d(n)を選択し、出力する。
図11は、第6の実施形態による伝送システムの構成例を示す回路図である。以下、本実施形態(図11)が第4の実施形態(図7)と異なる点を説明する。振幅モニタ回路803は、受信器104内に設けられる。コンダクタンスGLの抵抗とスイッチ1101との直列接続回路の組みは、電源電位ノードVTT及びインバータ203の入力端子間に複数組み並列に接続される。また、容量CLとスイッチ1102との直列接続回路の組みは、インバータ203の入力端子及びグランド電位ノード間に複数組み並列に接続される。セレクタ回路801は、第5の実施形態と同様に、テストパターンTP又は入力データ信号d(n)を選択し、インバータ201に出力する。振幅モニタ回路803は、第5の実施形態と同様に、受信器104の入力電圧Voの振幅を検出し、入力電圧Voの振幅が期待値DEになるようにスイッチ1101及び/又は1102を制御する。スイッチ1101を制御することにより、インバータ203の入力端子及び電源電位ノードVTT間のコンダクタンスGLの値を変化させることができる。また、スイッチ1102を制御することにより、インバータ203の入力端子及びグランド電位ノード間の容量CLの値を変化させることができる。これにより、受信器104の入力電圧Voの振幅を変化させることができる。振幅モニタ回路803は、受信器104の入力電圧Voの振幅を検出し、検出した入力電圧Voの振幅に応じて受信器104の入力容量CLの値及び/又はコンダクタンスGLの第2の抵抗の値を制御する。これにより、受信器104の入力電圧Voの振幅を所望の期待値DEに制御することができる。
図12は、第7の実施形態による伝送システムの構成例を示す回路図である。以下、本実施形態(図12)が第4の実施形態(図7)と異なる点を説明する。振幅モニタ回路803は、送信器102内に設けられる。コンダクタンスGsの抵抗とスイッチ1202との直列接続回路の組みは、インバータ201の出力端子及び伝送チャネル103間に複数組み並列に接続される。また、容量Csとスイッチ1201との直列接続回路の組みは、インバータ201の出力端子及び伝送チャネル103間に複数組み並列に接続される。セレクタ回路801は、第5の実施形態と同様に、テストパターンTP又は入力データ信号d(n)を選択し、インバータ201に出力する。振幅モニタ回路803は、第5の実施形態と同様に、送信器102の出力電圧の振幅を検出し、検出した出力電圧の振幅が期待値DEになるようにスイッチ1201及び/又は1202を制御する。スイッチ1201を制御することにより、インバータ201の出力端子及び伝送チャネル103間の容量Csの値を変化させることができる。また、スイッチ1202を制御することにより、インバータ201の出力端子及び伝送チャネル103間のコンダクタンスGsの値を変化させることができる。これにより、送信器102の出力電圧の振幅を変化させることができる。振幅モニタ回路803は、送信器102の出力電圧の振幅を検出し、検出した出力電圧の振幅に応じて第1の容量Csの値及び/又はコンダクタンスGsの第1の抵抗の値を制御する。これにより、送信器102の出力電圧の振幅を所望の期待値DEに制御することができる。
102 送信器
103 伝送チャネル
104 受信器
105 CMOSロジック回路
201,203 インバータ
202 オペアンプ
Claims (7)
- 信号を送信する送信器と、
前記送信器により送信された信号を受信する受信器と、
前記受信器の入力端子の直流バイアスレベルを規定するためのバイアス回路とを有し、
前記送信器は、信号の振幅を小さくして前記受信器に送信する第1の振幅変換器を有し、
前記受信器は、前記送信器により送信された信号の振幅を大きくする第2の振幅変換器を有し、
前記第1の振幅変換器は、前記受信器に供給する電荷量を制限する第1の容量を有し、
さらに、前記送信器から前記受信器への伝送による符号化干渉を除去するための等化器を有することを特徴とする伝送システム。 - 信号を送信する送信器と、
前記送信器により送信された信号を受信する受信器と、
前記受信器の入力端子の直流バイアスレベルを規定するためのバイアス回路とを有し、
前記送信器は、信号の振幅を小さくして前記受信器に送信する第1の振幅変換器を有し、
前記受信器は、前記送信器により送信された信号の振幅を大きくする第2の振幅変換器を有し、
前記第1の振幅変換器は、前記受信器に供給する電荷量を制限する第1の容量を有し、
さらに、前記送信器の出力電圧の振幅を検出し、前記検出した出力電圧の振幅に応じて前記第1の容量の値を制御する振幅モニタ回路を有することを特徴とする伝送システム。 - 信号を送信する送信器と、
前記送信器により送信された信号を受信する受信器と、
前記受信器の入力端子の直流バイアスレベルを規定するためのバイアス回路とを有し、
前記送信器は、信号の振幅を小さくして前記受信器に送信する第1の振幅変換器を有し、
前記受信器は、前記送信器により送信された信号の振幅を大きくする第2の振幅変換器を有し、
前記第1の振幅変換器は、前記受信器に供給する電荷量を制限する第1の容量を有し、
さらに、前記受信器の入力電圧の振幅を検出し、前記検出した入力電圧の振幅に応じて前記受信器の入力容量の値を制御する振幅モニタ回路を有することを特徴とする伝送システム。 - 信号を送信する送信器と、
前記送信器により送信された信号を受信する受信器と、
前記受信器の入力端子の直流バイアスレベルを規定するためのバイアス回路とを有し、
前記送信器は、信号の振幅を小さくして前記受信器に送信する第1の振幅変換器を有し、
前記受信器は、前記送信器により送信された信号の振幅を大きくする第2の振幅変換器を有し、
前記第1の振幅変換器は、前記受信器に供給する電荷量を制限する第1の容量し、
前記バイアス回路は、
前記第1の容量に並列に接続される第1の抵抗と、
前記受信器の入力端子及び電源電位ノード間に接続される第2の抵抗とを有し、
さらに、前記受信器の入力電圧の振幅を検出し、前記検出した入力電圧の振幅に応じて前記受信器の入力容量の値及び/又は前記第2の抵抗の値を制御する振幅モニタ回路を有することを特徴とする伝送システム。 - 信号を送信する送信器と、
前記送信器により送信された信号を受信する受信器と、
前記受信器の入力端子の直流バイアスレベルを規定するためのバイアス回路とを有し、
前記送信器は、信号の振幅を小さくして前記受信器に送信する第1の振幅変換器を有し、
前記受信器は、前記送信器により送信された信号の振幅を大きくする第2の振幅変換器を有し、
前記第1の振幅変換器は、前記受信器に供給する電荷量を制限する第1の容量し、
前記バイアス回路は、
前記第1の容量に並列に接続される第1の抵抗と、
前記受信器の入力端子及び電源電位ノード間に接続される第2の抵抗とを有し、
さらに、前記送信器の出力電圧の振幅を検出し、前記検出した出力電圧の振幅に応じて前記第1の容量の値及び/又は前記第1の抵抗の値を制御する振幅モニタ回路を有することを特徴とする伝送システム。 - 信号を送信する送信器と、
前記送信器により送信された信号を受信する受信器と、
前記受信器の入力端子の直流バイアスレベルを規定するためのバイアス回路とを有し、
前記送信器は、信号の振幅を小さくして前記受信器に送信する第1の振幅変換器を有し、
前記受信器は、前記送信器により送信された信号の振幅を大きくする第2の振幅変換器を有し、
前記第1の振幅変換器は、前記受信器に供給する電荷量を制限する第1の容量を有し、
前記第1の容量は、前記送信器の出力端子及び前記受信器の入力端子間に接続されることを特徴とする伝送システム。 - 信号を送信する送信器と、
前記送信器により送信された信号を受信する受信器と、
前記受信器の入力端子の直流バイアスレベルを規定するためのバイアス回路とを有し、
前記送信器は、信号の振幅を小さくして前記受信器に送信する第1の振幅変換器を有し、
前記受信器は、前記送信器により送信された信号の振幅を大きくする第2の振幅変換器を有し、
前記第1の振幅変換器は、前記受信器に供給する電荷量を制限する第1の容量を有し、
前記送信器は、既知のパターンを入力し、前記既知のパターンの振幅に応じて前記第1の容量の値を制御することを特徴とする伝送システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012088371A JP6010990B2 (ja) | 2012-04-09 | 2012-04-09 | 伝送システム |
US13/752,145 US9001902B2 (en) | 2012-04-09 | 2013-01-28 | Transmission system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012088371A JP6010990B2 (ja) | 2012-04-09 | 2012-04-09 | 伝送システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013219543A JP2013219543A (ja) | 2013-10-24 |
JP6010990B2 true JP6010990B2 (ja) | 2016-10-19 |
Family
ID=49292273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012088371A Expired - Fee Related JP6010990B2 (ja) | 2012-04-09 | 2012-04-09 | 伝送システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9001902B2 (ja) |
JP (1) | JP6010990B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9443567B1 (en) * | 2015-04-16 | 2016-09-13 | Intel Corporation | High speed sense amplifier latch with low power rail-to-rail input common mode range |
US9722828B2 (en) * | 2015-09-23 | 2017-08-01 | Qualcomm Incorporated | Switch capacitor decision feedback equalizer with internal charge summation |
US9876656B1 (en) * | 2016-07-11 | 2018-01-23 | Xilinx, Inc. | Differential feedback equalizer and method of implementing a differential feedback equalizer |
JP6662398B2 (ja) * | 2018-02-27 | 2020-03-11 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
WO2019239537A1 (ja) * | 2018-06-14 | 2019-12-19 | 株式会社ソシオネクスト | 分周回路、通信回路、及び集積回路 |
CN111052610A (zh) * | 2018-08-13 | 2020-04-21 | 深圳市汇顶科技股份有限公司 | 数据接口、芯片和芯片系统 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60217724A (ja) * | 1984-04-13 | 1985-10-31 | Hitachi Ltd | 信号伝達回路およびこれを用いた磁気記録再生装置 |
JPH08107325A (ja) * | 1994-10-05 | 1996-04-23 | Nec Eng Ltd | ディジタル伝送送信回路 |
JP3176860B2 (ja) * | 1996-02-09 | 2001-06-18 | 松下電器産業株式会社 | 信号伝達回路、信号伝達方法、a/d変換器および固体撮像素子 |
JPH1051292A (ja) * | 1996-07-29 | 1998-02-20 | Fuji Film Micro Device Kk | 信号伝達回路 |
JPH10224270A (ja) | 1997-02-03 | 1998-08-21 | Mitsubishi Electric Corp | 送受信システム |
JP3481176B2 (ja) * | 1999-11-16 | 2003-12-22 | 松下電器産業株式会社 | 信号伝送回路 |
JP4326215B2 (ja) * | 2002-12-26 | 2009-09-02 | 株式会社 日立ディスプレイズ | 表示装置 |
WO2007091307A1 (ja) * | 2006-02-08 | 2007-08-16 | Fujitsu Limited | 差動信号伝送装置、差動信号送信装置、差動信号受信装置 |
US20080123792A1 (en) * | 2006-11-27 | 2008-05-29 | Edoardo Prete | Apparatus and method for transmitting signals over a signal line |
JP2009055306A (ja) | 2007-08-27 | 2009-03-12 | Sony Corp | データ受信装置 |
JP2010004251A (ja) * | 2008-06-19 | 2010-01-07 | Hitachi Communication Technologies Ltd | 光伝送装置および光伝送方法 |
-
2012
- 2012-04-09 JP JP2012088371A patent/JP6010990B2/ja not_active Expired - Fee Related
-
2013
- 2013-01-28 US US13/752,145 patent/US9001902B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9001902B2 (en) | 2015-04-07 |
US20130266055A1 (en) | 2013-10-10 |
JP2013219543A (ja) | 2013-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6010990B2 (ja) | 伝送システム | |
JP4578316B2 (ja) | 送信装置 | |
US7701257B2 (en) | Data receiver and semiconductor device including the data receiver | |
JP5009919B2 (ja) | A/d変換器 | |
JP4979344B2 (ja) | 信号検知回路 | |
JP2000174608A (ja) | 入力回路、出力回路、入出力回路、及び入力信号処理方法 | |
US10128825B2 (en) | Ringing suppression circuit | |
CN103858395A (zh) | 信号传输电路 | |
US20060253758A1 (en) | Semiconductor device with test circuit and test method of the same | |
US10148281B1 (en) | Analog-to-digital converter and wireless communication device | |
US7737748B2 (en) | Level shifter of semiconductor device and method for controlling duty ratio in the device | |
US7880511B2 (en) | MOS integrated circuit and electronic equipment including the same | |
US7505520B2 (en) | Communication system between integrated circuit devices for propagating data in serial | |
US7800406B2 (en) | Apparatus, circuit and method of transmitting signal | |
CN103973279A (zh) | 总线通信收发器 | |
US7298130B2 (en) | Signal detector | |
US8416898B1 (en) | Techniques for decision feedback equalization that reduce variations in the tap weight | |
US20050207504A1 (en) | Signal transmission circuit | |
TW200415898A (en) | Communication device performing communication using two clock signals complementary to each other | |
JP5780050B2 (ja) | 伝送システム | |
JP3660914B2 (ja) | 信号検知回路 | |
JP2007174197A (ja) | 双方向伝送装置および双方向伝送方法 | |
US11476848B2 (en) | Semiconductor integrated circuit device and reception device | |
US9000964B2 (en) | Circuit and method for signal conversion | |
JP6427700B1 (ja) | 信号伝送アシスト装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160905 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6010990 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |