JP2009055306A - データ受信装置 - Google Patents

Abstract

【課題】高速のデジタル・データを差動伝送路経由で長距離伝送する際における周波数に依存する劣化減衰をより高い精度で等化する。
【解決手段】伝送線路から差動信号を受信する入力終端では差動信号の振幅に相当する電圧差からなるＤＣ成分を抽出し、等化回路と同じ低域利得を持つローパス・フィルタは、差動信号のＤＣ成分を入力して、送信機から送信された差動信号の振幅のＮ倍の差動電圧値からなる基準電圧を出力する。比較回路は、等化回路の出力振幅に相当する電圧値をローパス・フィルタから出力される基準電圧と比較して、差動信号が差動伝送路で受けた減衰歪の度合いを判別する。
【選択図】 図１

Description

本発明は、差動伝送線路経由で伝送したデジタル・データの伝送損失を補償するデータ受信装置に係り、特に、周波数に依存する劣化減衰を等化するデータ受信装置に関する。

さらに詳しくは、本発明は、高速のデジタル・データを差動伝送線路経由で長距離伝送する際における周波数に依存する劣化減衰を等化するデータ受信装置に係り、特に、クロック信号を用いないで伝送線路の減衰歪に対する補償度合いを判別し、クロック信号が並走しない通信系においても広く適用できるデータ受信装置に関する。

ＨＤＭＩ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）は、主に家電やＡＶ機器向けのデジタル映像及び音声入出力用に策定されたインターフェース規格であり、具体的には、パーソナル・コンピュータとディスプレイの接続に使われるデジタル・インターフェースのＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）をさらに発展させ、１本のケーブルで映像信号、音声信号、及び双方向制御信号を合わせて送受信するように構成されており、取り回しが容易になっている。また、オプションでは制御信号を双方向に伝送させることができ、機器間を中継させることで１台のリモコンを用いて複数のＡＶ機器を制御することができる。

ＨＤＭＩは、物理層には、ＤＶＩにも採用されているディスプレイ映像信号のデジタル伝送方式であるＴＭＤＳ（Ｔｒａｎｓｉｔｉｏｎ Ｍｉｎｉｍｉｚｅｄ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ：遷移時間最短差動信号伝送方式）を使用し、高速なデジタル・データ伝送を実現することができる。ＴＭＤＳは、デジタル・データを差動伝送する手段の１つであり、Ｒ（Ｒｅｄ：赤）／Ｇ（Ｇｒｅｅｎ：緑）／Ｂ（Ｂｌｕｅ：青）という３種類の映像信号と、リファレンス・クロック信号の伝送にそれぞれ１チャネルずつの合計４チャネルからなるリンクで構成される。各映像信号は１０ビットのパラレル信号をシリアル変換し、１クロック周期当たり１０ビットのデータを伝送する。例えば、クロックを５００ＭＨｚとすれば１秒当たり５Ｇビットの映像データを送ることができる（ＨＤＭＩ ｖｅｒ１．３の実効伝送レートは２５０Ｍｂｐｓ〜３．４Ｇｂｐｓである）。

ＴＭＤＳは、ツイスト・ペア・ケーブルなどの対になった導電体に差動信号として、クロック並びにＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）データを伝搬させるデジタル・データ伝送方式である。この種の伝送方式は、送受信機の電位差変動に強い、外来ノイズをコモンモード電圧除去作用により排除できる、不要輻射を抑制できる、といった利点があり、高速で且つ１０〜１００メートル程度の比較的長い距離のデータ伝送にも用いることができる。

ところで、導電体には必ず有限の単位伝送長当たりの減衰があり、伝送線路上にはさまざまな損失要因（減衰歪）が存在する。一般的には、抵抗損失と誘電損失の２種類の損失要因が最もよく議論されている。ここで、抵抗損失は伝送線路の材質や電流断面積によって殆ど決まる。ある一定の材質と一定の電流断面積の伝送線路において、伝送線路の長さに強く依存して抵抗値が増減する。伝送する高速信号は伝送線路の直列抵抗が大きい程、大きな抵抗損失を受け、小さな信号振幅が伝送線路から出力される。一方、誘電損失は伝送線路の誘電正接に起因とした損失であり、伝送信号の周波数が高いほど受ける損失が大きく、その周波数から構成される振幅成分も劣化が激しくなる。

このため、上述したように高速のデジタル・データをＴＭＤＳやＬＶＤＳといった差動伝送線路を通して長距離伝送する際には、上述した伝送線路の減衰歪を受け、振幅や波形に変化が与えられてしまうことが懸念され、高周波数帯域ほど伝送線路上の減衰は大きく、伝送線路長が長くなるにつれてより顕著になる。

このような相反関係を解消する手法として、高速デジタル伝送線路上での高周波成分の減衰の影響を除去するための等化器（ケーブル・イコライザ）を受信側に設けて、導電体の減衰がなかった信号を再生することが極めて重要であると考えられている。

周波数に依存する劣化減衰（伝送損失：誘電損失、表皮効果による抵抗損失など）を等化する手段として、伝送損失と同量の利得特性を持つように自動利得制御（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ：ＡＧＣ）されたハイパス・フィルタ（ＨＰＦ）を通して元の伝送信号を再生することが一般的である。すなわち、伝送線路長に応じて高周波数帯域が劣化減衰するのとはほぼ逆の特性をＡＧＣにより印加する（すなわち高域ゲイン補償をかける）ことで、より広帯域で平坦な特性を得て、伝送前の信号を回復することが好ましい。

このような場合、任意の伝送損失に追従し、それと同量の利得で受信信号を等化するため、任意の伝送損失の度合いを正確に判別する必要がある。実際のケーブル長よりも小さい伝送損失を見積もると、フィードバック電圧が小さくなることからゲイン補償が不足するため、ハイパス・フィルタを通過した信号はＵｎｄｅｒ Ｅｑｕａｌｉｚｉｎｇとなる。逆に、実際のケーブル長よりも長い伝送損質を見積もると、フィードバック電圧が必要以上に大きくなることからゲイン補償が過剰となって、ハイパス・フィルタを通過した信号はＯｖｅｒ Ｅｑｕａｌｉｚｉｎｇとなる。

例えば、減衰した後のデータ信号の１と０の間の遷移裾においてある特定のタイミングでサンプリングした電圧を、データ信号のコモンモード電圧と比較して伝送損失の度合い定量化することによって、伝送信号における周波数に依存した伝送損失を補償するための等化器を自動的に調整する適応的な等化方法及びシステムについて提案がなされている（例えば、特許文献１を参照のこと）。

しかしながら、この方法では、ビットレートが数Ｇｂｐｓ程度となる高速伝送では、受信信号をサンプリングするタイミング精度が限界を超えてしまい、受信データ信号から伝送線路の伝送損失を正確に判別することが困難になる。最悪の場合には、誤判別によるビット・エラーを起こしてしまうこともあり得る。

ＴＭＤＳのようにクロック・チャネルを含んだシリアル・データ通信系の場合には、周期信号で周波数の低いリファレンス・クロックを利用して、受信データ信号が受けた伝送線路の伝送損失を推定する方法が考えられる（例えば、特許文献２、特許文献３を参照のこと）。リファレンス・クロックはＮＲＺデータと同じ振幅で送信され、ＮＲＺデータ周期と同一周期若しくはその整数倍で必ず０と１の遷移を繰り返すことから、基準クロックの受信端での振幅を観測することによって高周波減衰特性を推定することができる。通常、データ伝送においてリファレンス・クロックとＮＲＺデータはほぼ同じ特性を持つ導電体が用いられることから、リファレンス・クロックから推定された減衰特性に基づいてＮＲＺ信号に対する補償フィルタの特性制御を行なうことができる。

受信したリファレンス・クロックのエッジに対して電圧２箇所以上サンプリングし、これらのサンプリング電圧の大小を比較することにより、リファレンス・クロックにおける伝送線路の伝送損失の度合いを判別することができ、これに基づいてＮＲＺデータ信号の伝送損失を補償すればよい。このような方法によれば、高速データな伝送線路に対しても適用することができる。

しかしながら、クロック信号がデータ信号と並走するとは言え、周期信号のクロックとＮＲＺ信号のデータと間に劣化度合いの差異が存在する筈である。また、データ・チャネル間にもバラツキがあり、クロック一対では表現できない。さらに、最も致命的な欠点として、クロック信号なしでは等化手段が機能しない点が挙げられる。これは、ＴＭＤＳ以外のクロック信号を含まないシリアル通信系（例えば、ＧＶＩＦ（Ｇｉｇａｂｉｔ Ｖｉｄｅｏ Ｉｎｔｅｒｆａｃｅ）やＦｉｂｅｒ Ｃｈａｎｎｅｌなど）では使えない等化手段であることを意味するので、用途も限られている。

本発明者らは、データ信号にクロック信号が並走しない通信系においても広く適用できることを考慮して、クロック信号を用いない等化手段が好ましいと思料する。

米国特許公開２００６／００４５１７６号公報 米国特許公開２００５／０１９５８９４号公報 特開２００５−８６３７９号公報

本発明の目的は、高速のデジタル・データを差動伝送線路経由で長距離伝送する際における周波数に依存する劣化減衰をより高い精度で等化することができる、優れたデータ受信装置を提供することにある。

本発明のさらなる目的は、クロック信号を用いないで伝送線路の減衰歪に対する補償度合いを判別し、クロック信号が並走しない通信系においても広く適用することができる、優れたデータ受信装置を提供することにある。

本発明は、上記課題を参酌してなされたものであり、送信機側から送出される１チャネル以上の差動信号を差動伝送路経由で受信するデータ受信装置であって、
前記差動伝送線路から差動信号を受信するとともに、前記送信機側から送信された差動信号の振幅に相当する電圧差からなるＤＣ成分を抽出する入力終端回路と、
受信した差動信号が前記差動伝送路上で被った減衰歪を利得補償により整形する等化回路と、
前記等化回路と同じ低域利得を持つローパス・フィルタを通じて前記入力終端回路で抽出された差動信号のＤＣ成分を入力して、前記送信機から送信された差動信号の振幅のＮ倍の差動電圧値からなる基準電圧を出力する基準電圧抽出手段と、
前記等化回路の出力振幅に相当する電圧値を、前記基準電圧抽出手段から出力される基準電圧と比較することによって前記等化回路における等化の度合いを判別し、該等化の度合いから差動信号が前記差動伝送路で受けた減衰歪の度合いを判定する比較回路と、
を備え、
前記比較回路で判別された等化の度合いに基づいて判定された減衰歪の度合いに相当する差動制御電圧を前記等化回路へ負帰還し、前記等化回路は減衰歪と同量の利得を補償して当該負帰還ループの出力から整形された波形が出力する、
ことを特徴とするデータ受信装置である。

本発明に係るデータ受信装置では、前記比較回路で判別された等化の度合いに基づいて判定された減衰歪の度合いからなる差動制御電圧を前記等化回路へ負帰還し、前記等化回路は減衰歪と同量の利得を補償して当該負帰還ループの出力から整形された波形が出力する、というのが波形を等化するための基本的な動作原理である。すなわち、受信したデータ信号から抽出したＤＣ成分を使い、送信側の信号振幅を基準振幅量として再生させ、それを受信データ信号の振幅と相対比較することによって、判別された等化の度合いから受信信号が受けた伝送線路の伝送損失を判定するようになっており、雑音に強く、高速データ信号でも情報の劣化がないという特徴がある。

このように、伝送線路経由で送られてきた高速データ信号から伝送損質の判別を行ない、言い換えれば波形等化にクロックが介在しないことから、伝送線路のクロック仕様の制限がなく、データ信号にクロック信号が並走しない高速伝送系に対しても広範に適用することができる。

また、本発明に係るデータ受信装置では、データ・チャネル毎にＤＣ成分を抽出する（すなわち、データ信号から直接に損失の判別を行なう）ことが可能であることから、データ・チャネル毎に適合した伝送損失の判別を行なうことによって、より高精度の判別・制御が可能である。また、データ・チャネル毎に適切な損失の判別を行なうことにより、チャネル間での素子ばらつきや特性ばらつきを吸収することができる。

ここで、前記送信機から前記伝送線路への出力終端及び前記伝送線路から前記受信機への入力終端はともに同じ抵抗値からなるプルアップ抵抗で終端され、また、前記入力終端回路は電流モード・ロジックで構成される。データ受信装置にとっては、送信信号並びに伝送線路を介して送信信号が被る減衰歪のいずれも不明な情報であるが、上記の場合には入力終端回路において電源電圧及び信号のハイ／ロー・レベルの平均電圧は取得可能なファクタとなる。そこで、基準電圧抽出手段は、電源電圧及び受信した差動信号のハイ／ロー・レベルの平均電圧といったファクタに基づいて、前記送信機から送信された差動信号の振幅を求めることができ、差動信号の振幅のＮ倍の差動電圧値からなる基準電圧を出力することができる。そして、比較回路は、前記差動制御電圧に応じた電流制御を行なう電流制御端子を備え、前記電流制御端子の出力電流によって前記出力バッファ・アンプの出力振幅を制御することによって、伝送線路で被る抵抗損失を伝送損失とともに補償することができる。

本発明に係るデータ受信装置は、主に送信機とはＤＣ結合により構成される通信システムに適用することができるが、勿論、ＡＣ結合となる通信システムにおいても、伝送線路上での伝送損失の判別並びにこの判別結果に基づく利得補償に関する自動制御を実現することができる。

等化回路がＡＣ結合回路として構成される場合、入力終端回路では受信した差動信号からＤＣ情報を取り出すことができるものの、その後段の等化回路では受信信号に含まれるＤＣ情報が消えてしまう。そこで、本発明に係るデータ受信装置では、等化回路とは同じ低域（ＤＣ）利得を持つローパス・フィルタにＤＣ情報を通すことによって、平均電圧のＤＣ情報を好適に活用して、自動制御が可能となる。

ここで、ＨＤＭＩのようなデューティ・サイクルが５０％でないＮＲＺ信号をＡＣ結合回路に通した際、ＤＣオフセット電圧が発生し、信号ジッタが増大し、最悪な場合にはビット・エラーを起こしてしまう。これに対し、データ信号に含まれるＤＣオフセットを除去して直流再生する方法として、量子化帰還による補償が一般的である。そこで、等化回路の後段に量子化帰還回路を配設して、受信した信号に含まれるＤＣオフセットを除去するようにすればよい。

ここで、量子化帰還回路は、前記基準電圧抽出手段から供給される差動信号の振幅に量子化帰還出力振幅を追従させて、波形整形された後の差動信号からＤＣオフセット成分を除去するように構成される。

具体的には、量子化帰還回路は、ＤＣオフセット電圧Ｖ_OSを含んだ入力信号と当該量子化帰還回路におけるフィードバック電圧Ｖ_FBからなる出力信号を加算する加算器と、前記加算器の出力に基づいてＤＣオフセットを相殺する振幅からなる量子化帰還出力信号を生成する比較器と、該量子化帰還出力信号を積分してＤＣオフセット電圧Ｖ_OSと相殺するフィードバック電圧Ｖ_FBを生成して前記加算器に入力する積分器を備えている。そして、前記基準電圧抽出手段から供給される入力信号振幅に量子化帰還出力振幅を追随させながら、該入力信号の信号振幅に前記量子化帰還回路の出力振幅が一致することを動作条件とする量子化帰還の動作原理に基づいて、入力信号に含まれるＤＣオフセット成分を除去するようになっている。

本発明によれば、高速のデジタル・データを差動伝送線路経由で長距離伝送する際における周波数に依存する劣化減衰をより高い精度で等化することができる、優れたデータ受信装置を提供することができる。

また、本発明によれば、クロック信号を用いないで伝送線路の減衰歪に対する補償度合いを判別し、クロック信号が並走しない通信系においても広く適用することができる、優れたデータ受信装置を提供することができる。

また、本発明によれば、受信したデータ信号から抽出したＤＣ成分を使い、送信側の信号振幅を基準振幅量として再生させ、それを受信データ信号の振幅と相対比較することにより受信信号が受けた伝送線路の伝送損失を判別する波形等化方法を適用することによって、高精度且つ高速データ信号でも対応する伝送線路の伝送損失を自動的に判別し、利得補償を行ない、そして波形整形する回路を提供することができる。

本発明によれば、伝送線路経由で送られてきた高速データ信号から伝送損失の判別を行なうので、波形等化にクロックが介在せず、回路チップの小型化や低消費電力化に貢献することができる。また、クロックの介在が必要でないことから、伝送線路のクロック仕様の制限がなく、データ信号にクロック信号が並走しない高速伝送系に対しても広範に適用することができる。

本発明によれば、基準値として用いるのは、受信したデータ信号のＤＣ成分であるから、外部雑音に対しロバストであり、高速データ信号でも基準値としての情報劣化がない。また、データ・チャネル毎にＤＣ成分を抽出する（すなわち、各データ信号から直接に損失の判別を行なう）ことが可能であることから、データ・チャネル毎に適合した伝送損失の判別を行なうことによって、より高精度の判別・制御が可能である。また、データ・チャネル毎に適切な損失の判別を行なうことにより、チャネル間での素子ばらつきや特性ばらつきを吸収することができる。

本発明に係る波形等化技術は、より多くのチャネル数やポート数を搭載した大規模のチップに適用することができ、また、入力振幅可変の伝送系にも対応することができる。

本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。

以下、図面を参照しながら本発明の実施形態について詳解する。

図１には、本発明を適用することが可能な通信システムの構成例を模式的に示している。図示の通信システムは、送信機と受信機の対からなり、送信機と受信機間は伝送線路１０１を介して相互接続されている。図示の通信システムでは、主にＤＣ結合による構成を前提にしている。ＤＣ結合であれば、高速伝送信号が持つ本来のＤＣ電圧レベルが保たれるので、平均（ＤＣ）電圧を抽出して基準電圧として用いることができる。

伝送線路１０１は、１以上のデータ・チャネルからなる高速デジタル伝送線路である。伝送線路１０１の一例はＨＤＭＩなどにおいて採用されているＴＤＭＳに従った差動伝送線路であるが、シリアル通信を行なうさまざまな伝送線路であってもよく、また、波形等化の対象となるデータ・チャネルの他にクロック・チャネルを含む必要は全くない。図示の例では、説明の簡素化と図面の錯綜を回避するために、伝送線路１０１に１本のデータ・チャネルのみを描いているが、２本以上のデータ・チャネルを含み、各データ・チャネルを波形等化の対象とすることができる。本実施形態では、データ・チャネル毎に伝送損失を判別し、波形等化を行なうことができる。

送信機（ＴＸ）側のドライバ１００から送信された差動データ信号が送信され、伝送線路１０１で減衰歪を受けた後に、受信機（ＲＸ）側の入力終端回路１０２にて受信される。

図２には、入力終端回路１０２の内部回路の構成例を示している。入力終端回路１０２は、電源電圧Ｖ_ccに対して、５０Ω（差動１００Ω）のプルアップ終端抵抗回路である。固定抵抗だけで構成しても良いが、固定抵抗の製造バラツキを抑えるよう調整回路と組むことが一般である。図２に示した回路構成例では、固定抵抗と直列にｐＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を繋いで、ｐＭＯＳのオン抵抗を制御することにより、固定抵抗のバラツキを吸収するような回路構成を採用している。

また、図示の入力終端回路１０２には、終端抵抗として差動対それぞれ５０Ωのプルアップ抵抗以外に、入力信号のＤＣ成分を抽出する回路が搭載される。したがって、入力終端回路１０２からの出力パスは、受信したデータ信号のパスの他に、受信したデータ信号から抽出したＤＣ成分の出力パスがある。

入力終端回路１０２の後段に配設された等化回路（ＥＱ）１０３では、差動のデータ信号が伝送線路１０１で被った減衰歪を利得補償により整形する。等化回路１０３の出力振幅は、ピークホールド回路１０６Ａにより電圧値として得られる。

図２に示すように、ＤＣ成分の出力パスは、送信機（ＴＸ）側のドライバ１００から送信された差動信号の振幅に相当する電圧差を電圧値１（Ｖ_cc）と電圧値２（２Ｖ_ave−Ｖ_cc）の差動電圧からなるＤＣ情報として、ローパス・フィルタ（ＬＰＦ）１０４に入力される。但し、Ｖ_ccは電源電圧であり、Ｖ_aveは差動信号の平均電圧である。図３には、送信機（ＴＸ）側のドライバ１００から送信された差動信号の振幅に相当する電圧差を電圧値１（Ｖ_cc）と電圧値２（２Ｖ_ave−Ｖ_cc）の差動電圧として取り出す様子を示している。

ここで、ローパス・フィルタ１０４は、等化回路１０３と同じ低域利得（若しくはＤＣ利得）（Ｎ倍電圧）を有することが必要条件である。したがって、ローパス・フィルタ１０４からは、送信機（ＴＸ）側から送信されたデータ信号の振幅のＮ倍の差動電圧値が基準電圧（ｒｅｆｅｒｅｎｃｅ ｖｏｌｔａｇｅ）として出力される。この基準電圧は、ピークホールド回路１０６Ｂにより電圧値として得られ、比較回路１０５に供給される。

等化回路１０３の出力振幅は、ピークホールド回路１０６Ａにより電圧値として得られている（前述）。比較回路１０５では、等化回路１０３の出力振幅に相当する電圧値を、ピークホールド回路１０６Ｂで得られた（すなわち、ローパス・フィルタ１０４から出力される）基準電圧と比較することによって、等化の度合いを判別し、さらにこの等化の度合いに基づいて、データ信号が伝送線路で受けた減衰歪の度合いを判定することができる。

比較回路１０５における比較けって似よって得られた減衰歪の度合は、差動制御電圧（ｃｔｌ ｖｏｌｔａｇｅ）として等化回路１０３への負帰還として掛けられる。その結果として、減衰歪と同量の利得が等化回路１０３で補償されることになり、当該負帰還ループの出力から整形された波形が出力されることになる。

以上が本実施形態に係る通信システムにおいて、受信機側で波形整形を行なうための基本動作原理である。続いて、受信機を構成する各々の回路部における動作について詳細に説明する。

送信機（ＴＸ）側の送信ドライバ１００は、電流モード・ロジック（ＣＭＬ：Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ）で構成される。Ｇｂｐｓ級の高速シリアル通信系においては、ごく一般的に用いられる構造である。電流モード方式を採用することによって高速過渡応答と優れたループ安定性が得られる。ドライバ１００では差動信号がコレクタ部から出力され、伝送線路１０１を挟んで、送信機（ＴＸ）側と受信機（ＲＸ）側でともに差動対が電源Ｖ_ccに対して５０Ωのプルアップ抵抗で終端（差動対間は１００Ω）されていることが特徴である。

伝送線路１０１は、例えばケーブルのペア線やプリント基板上の差動配線、半導体ウェハ上のメタル配線などで構成される。ＣＭＬを用いた高速伝送系の場合、一般的に、伝送線路は特性インピーダンスが両終端で同じ５０Ω（差動で１００Ω）で整合されている。整合されていなければ、インピーダンスの不整合によって伝送線路１０１上で反射が起きるため、波形の品質が劣れる。また、伝送線路１０１のインピーダンスが整合された場合であっても、さまざまな損失要因（減衰歪）が存在する。一般的には、抵抗損失と誘電損失の２種類の損失要因が最もよく議論されている。ここで、抵抗損失は伝送線路の材質や電流断面積によって殆ど決まる。ある一定の材質と一定の電流断面積の伝送線路において、伝送線路の長さに強く依存して抵抗値が増減する。伝送する高速信号は伝送線路の直列抵抗が大きい程、大きな抵抗損失を受け、小さな信号振幅が伝送線路から出力される。一方、誘電損失は伝送線路の誘電正接に起因とした損失であり、伝送信号の周波数が高いほど受ける損失が大きく、その周波数から構成される振幅成分も劣化が激しくなる。このように、高速データが伝送線路を通過する際に、上述した伝送線路の減衰歪を受け、振幅や波形に変化が与えられてしまう。減衰歪が大きくなるに連れ、次第に出力波形から元の信号を判別することができなくなる。

図４には、伝送損失の周波数特性との相関を示している。図示のように、伝送線路長が長くなるほど、周波数に依存した伝送損失の度合いが激しくなる。図５には、伝送線路長に応じた波形減衰のイメージを示している。また、図６には、伝送レートに応じた波形減衰のイメージを示している。

入力終端回路１０２は、電源電圧Ｖ_ccに対して、５０Ω（差動１００Ω）のプルアップ終端抵抗回路である。固定抵抗だけで構成しても良いが、固定抵抗の製造バラツキを抑えるよう調整回路と組むことが一般である。図２に示した回路構成例では、固定抵抗と直列にｐＭＯＳを繋いで、ｐＭＯＳのオン抵抗を制御することにより、固定抵抗のバラツキを吸収するような回路構成を採用している。

上述した高速伝送系では、送信振幅が送信系によって一様ではないため、受信機（ＲＸ）側から見れば、送信機（ＴＸ）側の信号振幅が不明である。さらに、伝送線路１０１で受ける減衰歪は伝送線路１０１の長さによって変化するので（図４〜５を参照のこと）、同一種類の伝送線路であっても、受信機（ＲＸ）側から見れば、伝送線路の減衰量も不明である。このように、元の信号振幅も途中受けた減衰も不明な状態でデータ信号受信した場合、制御電圧がどのように正しく電圧を供給するかは大きな課題である。本発明はかかる技術的課題を解決することを目的とするが、同課題を解決する具体的な手段並びにその動作の詳細について、以下で説明する。

図１に示した通信システム構成では、送信機（ＴＸ）と受信機（ＲＸ）との間はＤＣ結合により接続されている。このため、受信機（ＲＸ）側では受信した差動信号（データ・チャネル）のＤＣ電圧を利用してその信号振幅を割り出すことが原理的に可能である。送受信機の両端において５０Ωのプルアップ抵抗で終端しており（前述）、例えば送信機（ＴＸ）からＡＣ振幅が５００ｍＶとなる信号を送る際には、送信機（ＴＸ）側で電流モード・ロジック（ＣＭＬ）のドライバ１００に流す電流は２０ｍＡになる。プルアップ抵抗５０Ωに比べると、伝送線路１０１が持つ直列抵抗が無視できるほど小さいので、およそ半分の１０ｍＡが受信終端を流すことになる。つまり、送信機（ＴＸ）の出力終端と受信機（ＲＸ）の入力終端では、同じハイ／ロー・レベルからなるＤＣ電圧降下が現れる。そして、ハイ・レベルの電圧が電源電圧Ｖ_ccであり、ロー・レベルの電圧がＶ_cc−５００ｍＶであるから、これらの平均電圧は（Ｖ_cc＋（Ｖ_cc−５００ｍＶ））／２＝Ｖ_cc−２５０ｍＶになる。言い換えると、送信機（ＴＸ）の出力終端と受信機（ＲＸ）の入力終端において、共通の平均電圧（Ｖ_ave）を中心に±それぞれ半分の信号振幅の信号を発生する。

受信機（ＲＸ）にとっては、送信信号も伝送線路１０１の減衰歪も不明な情報であるが、電源電圧Ｖ_cc及び信号のハイ／ロー・レベルの平均電圧（Ｖ_ave）は受信終端において得られるファクタであることから、これらの取得可能なファクタに基づいて送信信号振幅を求めることができる。これが本発明において伝送損失を判別する動作概念である。

図７には、送信機（Ｔｘ）側から送信される差動信号を示している。上述したように、送信信号振幅は（Ｖ_cc−Ｖ_ave）×２である。また、図８には、減衰歪が不明である伝送線路１０１を介した受信機（ＲＸ）側での受信信号を示してある。受信機（ＲＸ）側では、取得可能な電源電圧Ｖ_cc及び信号のハイ／ロー・レベルの平均電圧（Ｖ_ave）に基づいて得ることができる。

続いて、ハイ／ロー・レベルの平均電圧Ｖ_aveの求め方、及び、電源電圧Ｖ_ccと平均電圧Ｖ_aveを使っての波形自動調整、並びに自動整形の方法について説明する。

図２に示した入力終端回路１０２は、平均電圧Ｖ_aveを抽出できる回路構成例であり、受信した差動信号から分圧抵抗を介して平均電圧Ｖ_aveを簡単に作り出すことができる。電源電圧Ｖ_ccと平均電圧Ｖ_aveとの電圧差は元の送信信号の振幅の半分に相当する。したがって、入力終端回路１０２の後段に配設されたローパス・フィルタ１０４では、Ｖ_ccと２Ｖ_ave−Ｖ_ccの差分電圧すなわち２×（Ｖ_cc−Ｖ_ave）を作り出し、これを振幅の基準電圧として用いる。

一方、ピークホール回路１０６Ａなどによって受信信号から信号振幅を抽出することが可能である。比較回路１０５では、ピークホールド回路１０６Ａにて抽出した等化回路１０３の出力の信号振幅を、上述した基準電圧と比較することによって、この時点におけるある制御電圧での等化度合いが分かる。基準電圧よりも小さい信号振幅電圧が検出されたときは、等化が不十分すなわちｕｎｄｅｒ ｅｑｕａｌｉｚｉｎｇ状態にある。また、基準電圧よりも大きい信号振幅電圧が検出されたときは、等化が過度すなわちｏｖｅｒ ｅｑｕａｌｉｚｉｎｇ状態にある。また、基準電圧と同等の信号振幅電圧が検出されたときは、最適等化すなわちａｄｊｕｓｔｉｎｇ状態にある（ＡＧＣによる等化動作の詳細については、後述並びに図１３を参照されたい）。等化回路１０３は、比較回路１０５における比較結果を基に判明した電圧度合いに基づいて、負帰還による収束結果によって、最適等化状態に落ち着いていく。その際、等化回路１０３の制御電圧（ＶＬ）は、送信機（ＴＸ）からの送信信号が伝送線路１０１で受けた減衰歪の度合いと強い相関を持つことから（図４を参照のこと）、送信信号が伝送線路１０１で受けた減衰歪の量を推定することができる。

また、伝送線路１０１が同一材質からなるときには、その減衰量は伝送線路１０１の長さＬとは強い相関関係があり（前述）、電圧の減少度合いを伝送線路１０１の長さＬに対して正規化して管理することが可能である。制御電圧ＶＬを伝送線路１０１の長さに対して正規化して管理することが可能である。つまり、最も短い伝送線路を入力端に繋いだとき最も過度の等化状態（ｏｖｅｒ ｅｑｕａｌｉｚｉｎｇ）にあって、検出した比較電圧が最大となり、負帰還結果によって最小の制御電圧ＶＬに落ち着く。最も長い伝送線路を入力端に繋いだ場合は、最も不足の等化状態（ｕｎｄｅｒ ｅｑｕａｌｉｚｉｎｇ）にあって、検出した比較電圧が最小となり、負帰還結果によって、最大の制御電圧ＶＬに落ち着いていく。この最小と最大の電圧変化幅を例えば−１００ｍＶと＋１００ｍＶの電圧範囲に正規化しておけば、この制御範囲において、伝送線路長の長さＬに対する適応的に等化動作が得られる。

入力終端回路１０２で抽出された基準電圧と入力終端１０２から出力された信号振幅電圧は、ローパス・フィルタ１０４と等化回路１０３によって利得変形されるため、本来の動作原理によれば比較回路１０５は比較対照となる電圧サンプルをローパス・フィルタ１０４と等化回路１０３の出力部からではなく、入力部から採取した方が伝送線路１０１の減衰量を直接評価することができる。

しかし、伝送線路１０１がある程度長くなると、伝送線路１０１を通過した高速信号から振幅情報を検出することが難しくなるので（図５を参照のこと）、受信した信号をまず等化回路１０３に通し、振幅検出が可能なレベルまで整形することが一般である。これに併せて、比較対照となる基準電圧も同等の低域利得を持つローパス・フィルタ１０４を通すことになる。

等化回路１０３は、伝送線路１０１の減衰歪の減衰曲線（図４を参照のこと）と逆の利得特性を持つ利得補償型フィルタ回路である。補償の仕方は、高域利得補償型（ＨＰＦ）と低域利得減衰型（ＬＰＦ）の２つに大別される。

図９には、等化回路１０３として高域利得可変型フィルタを備えた受信機の構成例を示している。また、図１０には、高周波数帯域が劣化減衰した劣化信号に対して、比較回路１０５から出力される制御電圧ＶＬにより特性制御される高周波利得型フィルタを適用して周波数等化を行なう動作原理を示している。この場合の高域利得可変型フィルタは、制御電圧ＶＬ１〜ＶＬ２に従って高域利得可変できる動作をするように構成されている。図１０からも分かるように、トータル的に周波数特性が平坦となり、周波数に偏らない一定な通過特性が得られる。つまり、伝送線路での減衰歪と相殺し、送信時と同様な品質の波形が得られる。伝送線路１０１の伝送損失と相殺あるいは緩和する適切な制御電圧ＶＬを比較回路１０５から等化回路１０３へ供給することにより、受信した劣化信号の再生整形することができる。この場合、ＶＬ１とＶＬ２は差動制御電圧で、ＶＬ＝ＶＬ１−ＶＬ２である。

一方、低域減衰型フィルタも同じ相殺原理であるが、制御電圧のターケットは、高域利得ではなく低域利得になる。図１１には、等化回路１０３として低域減衰可変型フィルタを備えた受信機の構成例を示している。また、図１２には、高周波数帯域が劣化減衰した劣化信号に対して、比較回路１０５から出力される制御電圧ＶＬにより特性制御される低周波減衰型フィルタを適用して周波数等化を行なう動作原理を示している。この場合の低域減衰可変型フィルタは、制御電圧ＶＬに従って低域利得可変できる動作をするように構成されており、伝送線路１０１の伝送損失と相殺あるいは緩和する適切な制御電圧ＶＬを比較回路１０５から供給することにより、受信した劣化信号の再生整形することができる。

次に、自動調整回路（ＡＧＣ）の動作原理について説明する。

受信信号を等化回路１０３で波形整形した際に低域振幅もフィルタの低域利得によって変えられるので、正しく比較を行なうためには、平均電圧Ｖ_aveから作られた基準電圧２×（Ｖ_cc−Ｖ_ave）も、同じフィルタ若しくは同じ低域利得を持つローパス・フィルタを通す必要がある。このため、ローパス・フィルタ１０４は等化回路１０３と同じ低域利得を持つように構成される。

等化回路１０３を用いて整形した際に、もし伝送線路１０１の減衰歪より大きな補償利得（ｏｖｅｒ ｅｑｕａｌｉｚｉｎｇ）を制御電圧によって与えた場合は、周波数が高域になるほど、抽出した受信振幅が基準電圧より大きくなる。これとは逆に、伝送線路の減衰歪より小さい補償利得（ｕｎｄｅｒ ｅｑｕａｌｉｚｉｎｇ）を制御電圧によって与えた場合は、周波数が高域になるほど、抽出した受信振幅が基準電圧より小さくなることになる。比較回路１０５では、ピークホールド回路１０６Ａにて抽出した受信信号振幅を、ローパス・フィルタ１０４を通じて取得される基準電圧と比較し、基準電圧に対する大小の度合い、すなわち伝送線路１０１における減衰歪に対して、等化の度合いの大小を判別する。

図１３には、ｏｖｅｒ ｅｑｕａｌｉｚｉｎｇ、ｕｎｄｅｒ ｅｑｕａｌｉｚｉｎｇ、及びａｄｊｕｓｔｉｎｇそれぞれの場合における周波数特性イメージを示している。大小の度合いを伝送線路長に対して例えば、−１００ｍＶ〜＋１００ｍＶの範囲で正規化すれば（同上）、この正規化した差動制御電圧を等化回路１０３の制御電圧ＶＬとして負帰還させることによって、最終的に、基準電圧と一致する振幅の抽出電圧を供給するよう等化回路１０３が制御されることになり、ＡＧＣとして動作するようになる。

図１４には、本発明に係る通信システムの変形例を示している。図示の通信システムは、送信機と受信機の対からなり、送信機と受信機間は伝送線路１０１を介して相互接続されている。図示の例では、説明の簡素化と図面の錯綜を回避するために、伝送線路１０１に１本のデータ・チャネルのみを描いているが、２本以上のデータ・チャネルを含み、各データ・チャネルを波形等化の対象とすることができる。

送信機（ＴＸ）側のドライバ１００から送信された差動データ信号が送信され、伝送線路１０１で減衰歪を受けた後に、受信機（ＲＸ）側の入力終端回路１０２にて受信される。入力終端回路１０２の内部構成は図２と同様であるとする。入力終端回路１０２の後段に配設された等化回路１０３では、差動のデータ信号が伝送線路で被った減衰歪を利得補償により整形する。等化回路１０３の出力振幅は、ピークホールド回路１０６Ａにより電圧値として得られる。ローパス・フィルタ１０４は、等化回路１０３と同じ低域利得（若しくはＤＣ利得）（Ｎ倍電圧）を有し、送信機（ＴＸ）側から送信されたデータ信号の振幅のＮ倍の差動電圧値を基準電圧として出力し、ピークホールド回路１０６Ｂにより電圧値として得られる。そして、比較回路１０５では、等化回路１０３の出力振幅に相当する電圧値を、ピークホールド回路１０６Ｂで得られた基準電圧と比較することによって、データ信号が伝送線路で受けた減衰歪に対する等化の度合いを判別する。

図１４に示した通信システムは、受信機（ＲＸ）において等化回路１０３の出力側に出力バッファ・アンプ１０７が配設される点で、図１に示した通信システムとは相違する。

この出力バッファ・アンプ１０７は電流モード・ロジック（ＣＭＬ）で構成されているので、エミッタ電流がそのまま出力振幅に比例する。このエミッタ電流を可変にしておき、その電流制御は比較回路１０５によって行なう。比較回路１０５の電圧出力結果ＶＬは、伝送線路１０１の減衰歪と相関付けしてあり（前述）、この制御電圧出力と別に電流制御端子を設けることができる。

図１５には、比較回路１０５内に装備される電流制御端子の構成例を示している。制御電圧ＶＬが最大若しくは所定値を超えるときには、伝送損失が大きい、すなわち伝送路が長く、これに比例した抵抗損失により受信振幅が低下している。このような場合、制御電流をＩからＩ（１＋α）まで増大することによって（但し、αは正の数）、受信振幅の低下を補償することができる。

電流制御によって、出力バッファ・アンプ１０７の出力振幅がαに比例して制御される。例えば、制御対象となる伝送線路１０１の最大抵抗損失と最小抵抗損失の差が−３ｄＢとすると、出力電圧換算では、約Ｖ_o〜１．４×Ｖ_oになる。そこで、図１５に示した電流制御端子において、α＝０．４と設定して電流を流せば、同図中の右端の点線で囲った可変制御電流回路には、（ＶＬ１−ＶＬ２）に比例したＩ〜１．４×ＩのＤＣ電流が流れる。これによって、出力バッファ・アンプ１０７の出力負荷では、Ｖ_o〜１．４×Ｖ_oの出力振幅が得られることになるので、伝送線路１０１で被る３ｄＢの抵抗損失を伝送損失とともに補償することができる。このようにして、伝送線路１０１での損失が有り無しに関わらず、受信機（ＲＸ）側では常に送信時の信号振幅を再現することができる。

また、出力バッファ・アンプ１０７を送信用ドライバとして用い、さらに伝送線路を接続することにより、受信機を中継器として構成することができる。例えば、多数の中継器を伝送線路でシリアル接続すれば、各中継器では逐次的に抵抗損失並びに伝送損失をともに補償するので、理論的には無限長まで高速データ信号を中継伝送することが可能になる。

図１６には、本発明に係る通信システムについての他の変形例を示している。図１並びに図１４に示した高速伝送の通信システムでは、主にＤＣ結合による構成を前提にしていた。ＤＣ結合であれば、高速伝送信号が持つ本来のＤＣ電圧レベルが保たれるため、上述したように平均（ＤＣ）電圧を抽出して基準電圧として用いることができる。これに対し、図１６に示した通信システムは、ＡＣ結合の場合でも自動制御ができることを示す一例である。

送信機（ＴＸ）側のドライバ１００から送信された差動データ信号が送信され、伝送線路１０１で減衰歪を受けた後に、受信機（ＲＸ）側の入力終端回路１０２にて受信される。入力終端回路１０２の内部構成は図２と同様であるとする。入力終端回路１０２の後段に配設された等化回路１０３では、差動のデータ信号が伝送線路で被った減衰歪を利得補償により整形する。等化回路１０３の出力振幅は、ピークホールド回路１０６Ａにより電圧値として得られる。ローパス・フィルタ１０４は、等化回路１０３と同じ低域利得（若しくはＤＣ利得）（Ｎ倍電圧）を有し、送信機（ＴＸ）側から送信されたデータ信号の振幅のＮ倍の差動電圧値を基準電圧として出力し、ピークホールド回路１０６Ｂにより電圧値として得られる。そして、比較回路１０５では、等化回路１０３の出力振幅に相当する電圧値を、ピークホールド回路１０６Ｂで得られた基準電圧と比較することによって、データ信号が伝送線路で受けた減衰歪に対する等化の度合いを判別する。

図１６に示した通信システムでは、ＡＣ結合回路の場合でも自動制御が可能である（前述）。しかも、ＡＣ結合回路によって生じたＤＣオフセットを、ローパス・フィルタ１０４で得られる基準電圧を用いることによって取り除くことができるのである。高速で且高品質なデータ伝送を期待することができる。

まず自動制御に関して、例えば、入力終端回路１０２の後段に接続される等化回路１０３をＡＣ結合回路として構成した場合について考察してみる。

入力終端回路１０２は受信した差動信号のハイ／ロー・レベルの平均電圧の生成を行なうので、送信機（ＴＸ）から送られてきた伝送信号からＤＣ情報を取り出すことができる（前述）。しかし、抽出した平均電圧をＡＣ結合回路として構成された等化回路１０３に通すと、受信した差動信号に含まれるＤＣ情報が消えてしまう。そこで、図１６に示した通信システムの受信機（ＲＸ）は、平均電圧のＤＣ情報を好適に活用するために、ＡＣ結合の等化回路１０３の代わりに、等化回路１０３と同じ低域利得を持つＤＣ結合のローパス・フィルタ１０４に通すように構成されている（勿論、図１並びに図１４に示した通信システムにおいても、等化回路１０３を通過したときに相当するＤＣ情報を活用するために、ＤＣ情報をＤＣ結合のローパス・フィルタ１０４に通す同様の構成となっている）。

次に、ＤＣオフセットの除去に関して説明する。

本来は無い筈のＤＣオフセットが信号に混入すると、差動クロスポイントのタイミングをずらすことになるので、信号ジッタが増大し、最悪な場合にはビット・エラーを起こすことも有り得る。例えば、デューティ・サイクルが５０％でないＮＲＺ信号をＡＣ結合回路（ここでは等化回路１０３）に通した際、ＤＣオフセット電圧（Ｖ_os）が発生し、アイパターン（Ｅｙｅ ｐａｔｔｅｒｎ）におけるジッタ特性が悪化する。データ信号に含まれるＤＣオフセットを除去して直流再生する方法として、量子化帰還（Ｑｕａｎｔｉｚｅｄ ｆｅｅｄｂａｃｋ：ＱＦＢ）による補償が一般的である。図１６に示した通信システムでは、受信機（ＲＸ）側では、等化回路１０３の後段に量子化帰還回路１０８が配設されている。

図１７には、量子化帰還回路１０８の構成例を示している。図示の量子化帰還回路は、ＤＣオフセット電圧Ｖ_OSを含んだ入力信号と当該量子化帰還部におけるフィードバック電圧Ｖ_FBからなる出力信号を加算する加算器と、前記加算器の出力に基づいてＤＣオフセットを相殺する振幅からなる量子化帰還出力信号を生成する比較器と、該量子化帰還出力信号を積分してＤＣオフセット電圧Ｖ_OSと相殺するフィードバック電圧Ｖ_FBを生成して加算器に入力する積分器を備えている。但し、同図では、説明の便宜上、差動信号ではなくシングルエンドのＡＣ結合で生じるＤＣバイアスと信号の中央値の差をＶ_OSとしているが、差動信号においてはこれが差信号のオフセットになる。

ここでは、図１８Ａに示す波形（１）のようなハイ・レベル値とロー・レベル値の出現比率が１：Ｎ（デューティ比＝１／（Ｎ＋１）×１００％）で、電圧振幅がＶ１となるデータ信号を入力すると仮定する。キャパシタ通過によるＡＣ結合によって、入力波形（１）には図１８Ｂに示す波形（２）のようなＤＣオフセット（Ｖ_OS）が発生してしまう。

ＤＣオフセット電圧（Ｖ_OS）が発生した入力信号は、加算器を介して比較器の正側端子に供給される。この比較器の負側端子は接地されており、比較器では正側端子に供給される信号が１と−１の２値に識別される。そして、その識別結果を基に、図１８Ｃに示すような、ＤＣオフセット（Ｖ_OS）と相殺するための量子化帰還出力振幅Ｖ２の信号（３）が作り出される。

この信号（３）を積分回路によって時間軸上で積分することによって、図１８Ｄに示すような、ＤＣオフセット電圧（Ｖ_OS）と相殺するフィットバック電圧（４）（＝Ｖ_FB）に変換される。そして、加算器では、ＡＣ結合によりＤＣオフセットが発生した入力信号（２）と、このフィードバック信号（４）が加算される際に、Ｖ_OSとＶ_FBが相殺される。これによって、図１８Ｅに示すような、ＤＣオフセットが除去された信号（５）が得られる。

ここで、ＤＣオフセット電圧Ｖ_OS、並びにフィードバック電圧Ｖ_FBはそれぞれ下式のように表される。

Ｖ_OS＝０．５×Ｖ１×（Ｎ−１）／（Ｎ＋１）
Ｖ_FB＝−０．５×Ｖ２×（Ｎ−１）／（Ｎ＋１）

量子化帰還回路１０８においてＤＣオフセットが完全に除去される動作条件は、Ｖ_OS（ＤＣオフセット電圧）＋Ｖ_FB（フィードバック電圧）＝０である。かかる動作条件が成り立つためには、ＤＣオフセットを持った入力信号の信号振幅Ｖ１に量子化帰還回路の出力振幅Ｖ２が一致することが必要である。

本発明では、この動作条件に基づいて、入力信号振幅Ｖ１に追随した量子化帰還出力振幅Ｖ２を正確に作り出すことによって、ＤＣオフセットを除去し、出力信号のジッタ特性を改善するようにしている。

図１９には、バイポーラ型トランジスタを用いて構成される量子化帰還回路１０８の回路構成例を示している。同図中、比較器では、ピークホールド回路１０６Ｂで得られた差動信号の振幅量を、例えばカレント・ミラーなどを用いて量子化帰還回路１０８の出力振幅として再生させる。

ピークホールド回路１０６Ｂにおいて差動信号から振幅情報を抽出すると、この振幅情報に基づいてデータ・チャネルでの入力信号振幅を推定することができる。そして、量子化帰還回路１０８では量子化帰還出力振幅を入力信号振幅に追随させて、量子化帰還回路の動作条件を成立させる。これによって、差動伝送路１０１に含まれる各データ・チャネルにおいて、信号に含まれるＤＣオフセット成分を正確に取り除いて、最適な受信波形に変換することによって、出力のジッタ特性を改善することができる。

図１９に示した回路構成例では、量子化帰還回路１０８内の比較器は、差動信号振幅に応じた電流制御によって量子化帰還の出力振幅Ｖ２を可変している。ここでの電流制御は、ピークホールド回路１０６Ｂにおいて制御電圧出力と別に電流制御端子を設けることで実現される。図２０には、ピークホールド回路１０６Ｂの主に電流制御端子周辺の回路構成例を示している。図示のピークホールド回路１０６Ｂは、振幅情報抽出回路と電圧電流変換回路で構成され、振幅情報抽出回路は差動入力電圧信号ＳＩＮ及びＳＩＰから信号振幅の情報を抽出し、電圧電流変換回路は振幅情報抽出回路から供給される信号振幅の情報を基準電流信号（２×Ｉ₀）に変換する。なお、振幅情報抽出回路の構成や動作については、例えば本出願に既に譲渡されている特開２００７−８１８０８号公報（段落００８２〜００８４、図１０）にも記載されている。

なお、図１４には、図１に示した通信システムの受信機（ＲＸ）側において、等化回路１０３の出力側に出力バッファ・アンプ１０７を配設した変形例について記載し、伝送線路１０１で被る抵抗損失を伝送損失とともに補償できることを説明した。図１９に示した通信システムにおいても同様に、受信機（ＲＸ）側で等化回路１０３の出力側に出力バッファ・アンプ１０７を配設した変形例が考えられる。図２１には、図１６に示した通信システムにおいて受信機（ＲＸ）側で等化回路１０３の出力側に出力バッファ・アンプ１０７を配設した変形例を示している。

出力バッファ・アンプ１０７は電流モード・ロジック（ＣＭＬ）で構成されており、エミッタ電流がそのまま出力振幅に比例する。このエミッタ電流を可変にしておき、その電流制御は比較回路１０５が行なう。比較回路１０５の電圧出力結果ＶＬは、伝送線路１０１の減衰歪と相関付けされており（前述）、この制御電圧出力と別に電流制御端子を設けることができる。比較回路１０５に配設される電流制御端子の構成は図１５と同様であり、制御電流をＩからＩ（１＋α）まで増大することによって（但し、αは正の数）、受信振幅の低下を補償することができる。

比較回路１０５から供給される制御電流によって、出力バッファ・アンプ１０７の出力振幅がαと比例に制御される。例えば、対象となる伝送線路１０１の最大抵抗損失と最小抵抗損失の差が−３ｄＢとすると、出力電圧換算では、約Ｖ_o〜１．４×Ｖ_oになる。そこで、電流制御端子において、α＝０．４と設定して電流を流せば、可変制御電流回路には、（ＶＬ１−ＶＬ２）に比例したＩ〜１．４×ＩのＤＣ電流が流れる。これによって、出力バッファ・アンプ１０７の出力負荷では、Ｖ_o〜１．４×Ｖ_oの出力振幅が得られることになるので、伝送線路１０１で被る３ｄＢの抵抗損失を伝送損失とともに補償することができる。

以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。

本明細書では、ＨＤＭＩインターフェースに適用した実施形態を中心に説明してきたが、本発明の要旨はこれに限定されるものではない。高速のデジタル・データをＴＭＤＳやＬＶＤＳといった差動伝送線路を通して長距離伝送するその他の場合や、シリアル通信のさまざまな受信系においてケーブル等化を行なう際に、同様に本発明を適用することができる。

本発明に係る波形等化技術は、より多くのチャネル数やポート数を搭載した大規模のチップに適用することができ、また、入力振幅可変の伝送系にも対応することができる。

要するに、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、特許請求の範囲を参酌すべきである。

図１は、本発明を適用することが可能な通信システムの構成例を模式的に示した図である。 図２は、入力終端回路１０２の内部回路の構成例を示した図である。 図３は、送信機（ＴＸ）側のドライバ１００から送信された差動信号の振幅に相当する電圧差を電圧値１（Ｖ_cc）と電圧値２（２Ｖ_ave−Ｖ_cc）の差動電圧として取り出す様子を示したタイミング・チャートである。 図４は、伝送損失の周波数特性との相関を示した図である。 図５は、伝送線路長に応じた波形減衰のイメージを示した図である。 図６は、伝送レートに応じた波形減衰のイメージを示した図である。 図７は、送信機（Ｔｘ）側から送信される差動信号を示したタイミング・チャートである。 図８は、減衰歪が不明である伝送線路１０１を介した受信機（ＲＸ）側での受信信号を示したタイミング・チャートである。 図９は、等化回路１０３として高域利得可変型フィルタを備えた受信機の構成例を示した図である。 図１０は、高周波数帯域が劣化減衰した劣化信号に対して、比較回路１０５から出力される制御電圧ＶＬにより特性制御される高周波利得型フィルタを適用して周波数等化を行なう動作原理を示した図である。 図１１は、等化回路１０３として低域減衰可変型フィルタを備えた受信機の構成例を示した図である。 図１２は、高周波数帯域が劣化減衰した劣化信号に対して、比較回路１０５から出力される制御電圧ＶＬにより特性制御される低周波減衰型フィルタを適用して周波数等化を行なう動作原理を示した図である 図１３は、ｏｖｅｒ ｅｑｕａｌｉｚｉｎｇ、ｕｎｄｅｒ ｅｑｕａｌｉｚｉｎｇ及びａｄｊｕｓｔｉｎｇそれぞれの場合における周波数特性イメージを示した図である。 図１４は、図１に示した通信システムの変形例を示した図である。 図１５は、比較回路１０５に配設される電流制御端子の構成例を示した図である。 図１６は、本発明に係る通信システムの他の変形例を示した図である。 図１７は、量子化帰還回路１０８の構成例を示した図である。 図１８Ａは、量子化帰還回路１０８によるＤＣオフセット電圧Ｖ_OSの補償を行なう動作原理を説明するための図である。 図１８Ｂは、量子化帰還回路１０８によるＤＣオフセット電圧Ｖ_OSの補償を行なう動作原理を説明するための図である。 図１８Ｃは、量子化帰還回路１０８によるＤＣオフセット電圧Ｖ_OSの補償を行なう動作原理を説明するための図である。 図１８Ｄは、量子化帰還回路１０８によるＤＣオフセット電圧Ｖ_OSの補償を行なう動作原理を説明するための図である。 図１８Ｅは、量子化帰還回路１０８によるＤＣオフセット電圧Ｖ_OSの補償を行なう動作原理を説明するための図である。 図１９は、バイポーラ型トランジスタを用いて構成される量子化帰還回路１０８の回路構成例を示した図である。 図２０は、ピークホールド回路１０６Ｂの主に電流制御端子周辺の回路構成例を示した図である。 図２１は、図１６に示した通信システムの変形例を示した図である。

符号の説明

１００…送信機側ドライバ
１０１…伝送線路
１０２…入力終端回路
１０３…等化回路
１０４…ローパス・フィルタ
１０５…比較回路
１０６Ａ、１０６Ｂ…ピークホールド回路
１０７…出力バッファ・アンプ
１０８…量子化帰還回路

Claims (9)

1. 送信機側から送出される１チャネル以上の差動信号を差動伝送路経由で受信するデータ受信装置であって、
   前記差動伝送線路から差動信号を受信するとともに、前記送信機側から送信された差動信号の振幅に相当する電圧差からなるＤＣ成分を抽出する入力終端回路と、
   受信した差動信号が前記差動伝送路上で被った減衰歪を利得補償により整形する等化回路と、
   前記等化回路と同じ低域利得を持つローパス・フィルタを通じて前記入力終端回路で抽出された差動信号のＤＣ成分を入力して、前記送信機から送信された差動信号の振幅のＮ倍の差動電圧値からなる基準電圧を出力する基準電圧抽出手段と、
   前記等化回路の出力振幅に相当する電圧値を、前記基準電圧抽出手段から出力される基準電圧と比較することによって前記等化回路における等化の度合いを判別し、該等化の度合いから差動信号が前記差動伝送路で受けた減衰歪の度合いを判定する比較回路と、
   を備え、
   前記比較回路で判別された等化の度合いに基づいて判定された減衰歪の度合いに相当する差動制御電圧を前記等化回路へ負帰還し、前記等化回路は減衰歪と同量の利得を補償して当該負帰還ループの出力から整形された波形が出力する、
   ことを特徴とするデータ受信装置。
2. 前記送信機から前記伝送線路への出力終端及び前記伝送線路から前記受信機への入力終端はともに同じ抵抗値からなるプルアップ抵抗で終端され、前記入力終端回路は電流モード・ロジックで構成され、
   前記入力終端回路は、前記伝送線路を介して受信した差動信号のハイ／ロー・レベルの平均電圧を出力し、
   前記基準電圧抽出手段は、電源電圧及び受信した差動信号のハイ／ロー・レベルの平均電圧に基づいて、前記送信機から送信された差動信号の振幅を求める、
   ことを特徴とする請求項１に記載のデータ受信装置。
3. 前記比較回路において判別された等化の度合いから判定された減衰歪に基づいて、受信信号の伝送損失とともに抵抗損失を補償する補償回路をさらに備える、
   ことを特徴とする請求項１に記載のデータ受信装置。
4. 前記補償回路は、電流モード・ロジックにより構成される出力バッファ・アンプであり、
   前記比較回路は、前記差動制御電圧に応じた電流制御を行なう電流制御端子を備え、前記電流制御端子の出力電流によって前記出力バッファ・アンプの出力振幅を制御する、
   ことを特徴とする請求項３に記載のデータ受信装置。
5. 前記等化回路の後段に配設され、前記基準電圧抽出手段から供給される差動信号の振幅に量子化帰還出力振幅を追従させて、波形整形された後の差動信号からＤＣオフセット成分を除去する量子化帰還回路をさらに備える、
   ことを特徴とする請求項２に記載のデータ受信装置。
6. 前記量子化帰還回路は、ＤＣオフセット電圧Ｖ_OSを含んだ入力信号と当該量子化帰還回路におけるフィードバック電圧Ｖ_FBからなる出力信号を加算する加算器と、前記加算器の出力に基づいてＤＣオフセットを相殺する振幅からなる量子化帰還出力信号を生成する比較器と、該量子化帰還出力信号を積分してＤＣオフセット電圧Ｖ_OSと相殺するフィードバック電圧Ｖ_FBを生成して前記加算器に入力する積分器を備え、前記基準電圧抽出手段から供給される入力信号振幅に量子化帰還出力振幅を追随させながら、該入力信号の信号振幅に前記量子化帰還回路の出力振幅が一致することを動作条件とする量子化帰還の動作原理に基づいて入力信号に含まれるＤＣオフセット成分を除去する、
   ことを特徴とする請求項５に記載のデータ受信装置。
7. 送信機側から送出される１チャネル以上の差動信号を差動伝送路経由で受信するデータ受信装置であって、
   前記差動伝送線路から差動信号を受信するとともに、前記送信機側から送信された差動信号の振幅に相当する電圧差からなるＤＣ成分を抽出する入力終端回路と、
   前記入力終端回路で抽出された差動信号のＤＣ成分を入力して、前記送信機から送信された差動信号の振幅のＮ倍の差動電圧値からなる振幅情報を抽出する振幅情報抽出手段と、
   前記振幅情報抽出手段から供給される差動信号の振幅に量子化帰還出力振幅を追従させて、波形整形された後の差動信号からＤＣオフセット成分を除去する量子化帰還回路と、
   を具備することを特徴とするデータ受信装置。
8. 前記送信機から前記伝送線路への出力終端及び前記伝送線路から前記受信機への入力終端はともに同じ抵抗値からなるプルアップ抵抗で終端され、前記入力終端回路は電流モード・ロジックで構成され、
   前記入力終端回路は、前記伝送線路を介して受信した差動信号のハイ／ロー・レベルの平均電圧を出力し、
   前記振幅情報抽出手段は、電源電圧及び受信した差動信号のハイ／ロー・レベルの平均電圧に基づいて、前記送信機から送信された差動信号の振幅を求める、
   ことを特徴とする請求項７に記載のデータ受信装置。
9. 前記量子化帰還回路は、ＤＣオフセット電圧Ｖ_OSを含んだ入力信号と当該量子化帰還回路におけるフィードバック電圧Ｖ_FBからなる出力信号を加算する加算器と、前記加算器の出力に基づいてＤＣオフセットを相殺する振幅からなる量子化帰還出力信号を生成する比較器と、該量子化帰還出力信号を積分してＤＣオフセット電圧Ｖ_OSと相殺するフィードバック電圧Ｖ_FBを生成して前記加算器に入力する積分器を備え、前記振幅情報抽出手段から供給される入力信号振幅に量子化帰還出力振幅を追随させながら、該入力信号の信号振幅に前記量子化帰還回路の出力振幅が一致することを動作条件とする量子化帰還の動作原理に基づいて入力信号に含まれるＤＣオフセット成分を除去する、
   ことを特徴とする請求項７に記載のデータ受信装置。