JP6427700B1 - 信号伝送アシスト装置 - Google Patents

Abstract

【課題】 高価な格別の伝送路を要することなく、複雑な装置構成を要することなく、伝送路の静電容量のデジタル伝送信号への影響を軽減する。【解決手段】 開示される装置は、ゼロ電圧と所定電圧とにより二値を表現するデジタル信号６を伝送する伝送路５にのみ接続して使用することが可能な信号伝送アシスト装置４であって、キャパシタ１８と、充電回路と、放電回路と、を備えている。充電回路は、伝送路５に伝送される所定電圧により、キャパシタ１８を充電する。放電回路は、伝送路５に伝送される電圧が、所定電圧からゼロ電圧へ遷移するときに、遷移を早める向きにキャパシタ１８を伝送路５に接続することにより、充電された電荷を伝送路５へ放電させる。【選択図】 図２

Description

本発明は、一対の電線を媒体としてデジタルクロックを利用して信号伝送する場合に、長距離伝送を阻害する要因となる、電線間に生じる静電容量の影響を軽減する信号伝送アシスト装置に関する。

デジタルクロックを用いて長距離の信号伝送を行う場合には、伝送路を構成するメタル電線の特性が問題となる。問題となる特性は、伝送路の往路と復路との間の静電容量Ｃと、伝送路の抵抗Ｒとによって規定される。図１は、この問題を説明するための波形図である。送信装置が出力し伝送路を伝わるクロック信号は、伝送路が短く、静電容量Ｃと抵抗Ｒが無視できる場合には、図１（ａ）に例示するように、矩形の波形となる。伝送路が長く、それに伴って静電容量Ｃと抵抗Ｒが大きい場合には、送信装置が出力し伝送路を伝わるクロック信号は、図１（ｂ）あるいは図１（ｃ）に例示する波形となる。図１（ｃ）は、図１（ｂ）の場合よりも、伝送路が長く、静電容量Ｃと抵抗Ｒが大きい場合に相当する。

図１（ｂ）及び図１（ｃ）に例示するように、伝送路の静電容量Ｃと抵抗Ｒが大きい場合には、クロック信号は、あたかもローパスフィルタを通過した後のように、レベル間の遷移が緩やかとなる。すなわちクロック信号は、ハイレベルからローレベルへ遷移するときには、最初は急峻であるが、次第に変化速度を緩めながらローレベルへ収束する。また、クロック信号は、ローレベルからハイレベルへ遷移するときには、同様に最初は急峻であるが、次第に変化速度を緩めながらハイレベルへ収束する。このように伝送路上のクロック信号の波形には、遷移先のレベルの前端に、なまり（すなわち、丸み）が現れる。図１（ｂ）及び図１（ｃ）に例示するように、伝送路が長く、それにより静電容量Ｃと抵抗Ｒが大きいほど、なまりは顕著となる。

図１（ｂ）、（ｃ）において、黒色で塗られた領域は、ハイレベルからローレベルへの遷移を例として、図１（ａ）の波形からの差分を表している。この差分は、伝送されるクロック信号がハイレベルであるときに充電された静電容量Ｃの電荷が、レベルの遷移に伴って放電されることより、もたらされるものである。伝送路の抵抗Ｒが無視できるほどに小さい場合であっても、送信装置の出力抵抗が十分に低いものでなければ、同様に静電容量Ｃの影響がクロック波形に現れる。

図１（ｂ）及び図１（ｃ）に例示するクロック波形では、レベルの遷移を正しく検出することが困難となる、という問題が発生する。特に、特許文献１に例示するように、ローレベルの時間幅がハイレベルの時間幅よりも狭い場合、あるいは、伝送情報の内容によりハイレベルの状態が連続した場合には、本来０Ｖであるローレベルの電位が、ハイレベルの充電電荷によりハイレベルの電位に近づく。その結果、伝送情報が正しく受け取られず、信号伝送の目的が果たされない、という問題が生じる。

クロック波形のなまりを除去する手段として、伝送路の抵抗Ｒを小さくする、すなわち、伝送路に用いられるメタル電線を太くすることが想定される。しかし、メタル電線の代表である銅ケーブルは、断面積に比例して高価になり、かつ重量が大きくなるのに伴って、工事費用の増大をもたらすので、太い銅ケーブルは有用ではない。また、銅ケーブルを太くすることにより、抵抗Ｒを小さくすることはできても、静電容量Ｃを引き下げることはできないので、送信装置の出力抵抗の影響は残ることとなる。ケーブルが長くなれば、抵抗Ｒと共に静電容量Ｃも長さに比例して増加することから、出力抵抗の低い送信装置を用いた場合であっても、より一層長い伝送路では、やはりなまりの問題が現れる。

一般的に、メタル電線により長距離の信号伝送を実現する技術として、特許文献２に開示されるレピータを用いる技術や、特許文献３に開示される周波数変換を用いた技術、あるいは、非特許文献１に開示される、静電容量Ｃが小さい特殊ケーブルを用いた伝送技術が知られる。しかし、レピータを用いる特許文献２の技術では、伝送路を構成する伝送ケーブルのほかに、複雑で伝送ケーブルよりも高価な機器を要するという問題点があった。特許文献３の技術においても、原理的にはともかく実用的な装置となると、長距離伝送のために相当に複雑な機器が必要となる、という問題点があった。また当然ながら、非特許文献１に開示される誘電率の低い被覆を有する特殊ケーブルは高価である。

特許第５１２０５７９号公報 特開２００３−２２９７９３号公報 特開平０９−１４７２８３号公報

アイ・ビー・エス・ジャパン株式会社の製品紹介ウェブページhttp://www.ibsjapan.com/RS232Cable.htm

本発明は上記の問題点に鑑みてなされたもので、高価な格別の伝送路を要することなく、かつ複雑な装置構成を要することなく、伝送路の静電容量のデジタル伝送信号への影響を軽減する信号伝送アシスト装置を提供することを目的とする。

上記課題を解決し上記目的を達成するために、本発明のうち第１の態様によるものは、ゼロ電圧と所定電圧とにより二値を表現するデジタル信号を伝送する伝送路に接続するのみで、使用することが可能な信号伝送アシスト装置であって、キャパシタと、充電回路と、放電回路と、を備えている。充電回路は、前記伝送路に伝送される前記所定電圧により、前記キャパシタを充電する。放電回路は、前記伝送路に伝送される電圧が、前記所定電圧から前記ゼロ電圧へ遷移するときに、当該遷移を早める向きに前記キャパシタを前記伝送路に接続することにより、充電された電荷を当該伝送路へ放電させる。

この構成によれば、キャパシタが、（１）伝送路に伝送される所定電圧により充電され、（２）伝送路に伝送される電圧が所定電圧からゼロ電圧へ遷移するときに、遷移を早める向きに伝送路に接続されることにより、充電された電荷が伝送路へ放電するので、所定電圧からゼロ電圧への遷移が早められる。すなわち、伝送路の静電容量に蓄積される充電電荷を相殺するように、極性の異なるキャパシタの充電電荷が伝送路に放電され、それにより、伝送路の静電容量に起因するデジタル信号波形への影響が軽減される。キャパシタの充電回路及び放電回路は、簡素に構成可能である。また、この構成による信号伝送アシスト装置は、伝送路に接続するのみで使用することが可能であることから、伝送路以外の電源への接続を要しない。このように本構成によれば、高価な格別の伝送路を要することなく、かつ複雑な装置構成を要することなく、伝送路の静電容量のデジタル伝送信号への影響が軽減される。

本発明のうち第２の態様によるものは、第１の態様による信号伝送アシスト装置であって、前記放電回路は、前記キャパシタを放電する放電電流の経路に、可変抵抗素子を有する。

この構成によれば、可変抵抗素子の抵抗値を変えることにより、使用対象とする伝送路の静電容量に応じて、キャパシタの放電の速さを調整することができる。

本発明のうち第３の態様によるものは、第１又は第２の態様による信号伝送アシスト装置であって、前記充電回路は、前記キャパシタを充電する充電電流の経路を開閉する第１スイッチを有し、前記放電回路は、前記キャパシタを放電する放電電流の経路を開閉する第２スイッチを有している。そして、前記信号伝送アシスト装置は、検知回路と、メモリと、ＣＰＵと、をさらに備えている。検知回路は、前記伝送路に伝送される前記デジタル信号のレベル遷移を検知する。メモリは、前記デジタル信号のレベル遷移の時期を基準とした第１及び第２スイッチの開閉の時期を記録する。ＣＰＵは、前記メモリに記録された前記時期と、前記検知回路の検知信号とに基づき、前記第１及び第２スイッチを開閉する。

この構成によれば、プログラムにより動作するＣＰＵにより、第１及び第２スイッチが開閉するので、キャパシタの充電及び放電が、メモリに記録した通りに、正確に行われる。すなわち、キャパシタの正確な充放電が、容易に実現する。

以上のように本発明によれば、高価な格別の伝送路を要することなく、かつ複雑な装置構成を要することなく、伝送路の静電容量のデジタル伝送信号への影響を軽減する信号伝送アシスト装置が実現する。

長距離伝送路の特性上の問題を説明する波形図である。 本発明の一実施の形態による信号伝送アシスト装置の構成を示す回路図である。 図２の装置の動作の概略を例示する波形図である。 図２の装置の動作を詳細に例示する波形図である。 図２の装置の動作の流れを例示するフローチャートである。 本発明の別の実施の形態による信号伝送アシスト装置の構成を示す回路図である。

図２は、本発明の一実施の形態による信号伝送アシスト装置の構成を示す回路図である。この信号伝送アシスト装置４は、伝送路５に接続することにより使用に供される。伝送路５を構成する一対の電線には、負側電線（図中に符号「―」を付している）に対する正側電線（図中に符号「＋」を付している）の電圧が、ゼロ又は所定の正電圧となるデジタル信号が、伝送路５に接続される送信装置（図視略）からクロック信号６として送出される。すなわち、クロック信号６は、０Ｖ基準のクロックである。ゼロ電圧と所定の正電圧は、クロック信号６のローレベルとハイレベルとに、それぞれ対応する。クロック信号６は、伝送路５に接続される受信装置（図視略）によって受信される。

信号伝送アシスト装置４は、ラインインターフェース７、情報設定用メモリ８、ＣＰＵ（中央演算ユニット）９、制御回路１０、スイッチ１１、ダイオード１２、キャパシタ１３、負電圧生成回路１４、スイッチ１５、可変抵抗器１６，１７、及びキャパシタ１８を有している。伝送路５上のクロック信号６がハイレベルにあるときに、伝送路５から逆電流阻止用のダイオード１２を通じて、キャパシタ１３に充電電流が流れ、それによりキャパシタ１３が充電される。負電圧生成回路１４は、キャパシタ１３の充電電圧を電源として、負電圧を生成する。負電圧生成回路１４それ自体は、従来周知の回路であるので、その構成についての説明は略する。

負電圧生成回路１４が出力する負電圧により、キャパシタ１８が充電される。スイッチ１５をオンすることにより、負電圧生成回路１４からキャパシタ１８へ充電電流が流れる。可変抵抗器１６は、充電電流を調整する働きをなす。

伝送路５上のクロック信号６がローレベルに遷移したときに、スイッチ１１がオンすることにより、キャパシタ１８に充電された負極性の電荷が、伝送路５の正側電線に供給される。すなわち、正側電線の電位を引き下げるように、キャパシタ１８の放電電流が流れる。可変抵抗器１７は、放電電流を調整する働きをなす。

可変抵抗器１６、１７は、例えば半固定可変抵抗器である。スイッチ１１，１５は、例えば半導体スイッチング素子であり、一例としてトランジスタである。スイッチ１１，１５は、ＣＰＵ９の指示に基づいて、制御回路１０によりオン・オフするように駆動される。制御回路１０は、例えばＣＰＵ１０のデジタル出力信号に基づいて、スイッチ１１，１５を駆動する制御信号、例えば、ゲート電圧あるいはベース電流を生成する。

ラインインターフェース７は、伝送路５上のクロック信号６のレベル遷移を検知し、ＣＰＵ９に通知する。伝送路５の静電容量Ｃ及び抵抗Ｒにより、クロック信号６のレベル遷移の波形に、なまりが生じていても、レベル遷移は開始直後において急峻であるため、ラインインターフェース７は、レベル遷移の開始を検知することが可能である。情報設定用メモリ８は、クロック信号６のレベル遷移の開始時刻を基準として、スイッチ１１，１５をオン・オフする時期を、あらかじめ設定するためのメモリである。ＣＰＵ９は、ラインインターフェース７が検知するクロック信号６のレベル遷移開始時刻と、情報設定用メモリ８に記録される、レベル遷移開始時刻に相対的なオン・オフ時期とに基づいて、制御回路１０を通じてスイッチ１１，１５をオン・オフさせる。

図３は、信号伝送アシスト装置４の概略動作を例示する波形図である。図３（ａ）は、信号伝送アシスト装置４が無い場合に、伝送路５を伝わるクロック信号６の波形を例示している。図示のとおり、クロック信号６の波形には、静電容量Ｃ及び抵抗Ｒの影響により、なまりが現れている。図３（ａ）の波形において、黒色で塗られた領域は、静電容量Ｃ及び抵抗Ｒの影響が無い場合の波形との差分を表している。この差分は、クロック信号６がハイレベルであるときに、伝送路５の静電容量Ｃに充電され、クロック信号６がローレベルに遷移したときに、伝送路５から吸収される電荷量に相当する。伝送路５の静電容量Ｃに充電された充電電荷が、クロック信号６がローレベルへ移行することにより吸収されるのに時間を要するために、図３（ａ）の波形のように、なまりが現れるのである。

一般にクロック信号６を利用したデジタル信号伝送システムにおいては、伝送路５に複数の送受信装置（図視略）が接続される。一般的にクロック信号を用いた情報の伝送は、同期信号基準のハイレベルとローレベルのビット列の伝送、あるいは８ビットに変換した文字列を用いたコマンド形式によるハイレベル、ローレベルのクロック列の送信により、情報伝送が行なわれるが、いずれの場合であっても、ハイレベルが送信される時の電荷が、伝送路５の静電容量Ｃに充電される。伝送路５が長くなるほど、静電容量Ｃの充電電荷が増大し、本来ローレベルであるはずの情報が正確に伝わらなくなる。一般的には、クロック信号６がローレベルにある期間に、伝送路５の充電電荷を吸収するには、伝送路５を駆動する送信装置（図視略）の出力抵抗を低くすることが一つの解決手段となる。しかし実際上、伝送のための基本的な性能確保及びデバイスの消費電力等のために、送信装置（図視略）の出力抵抗の低減には限界がある。

０Ｖ基準のハイレベルのクロック信号６により、受信装置（図視略）の電源を供給するデジタル信号伝送システムにおいては、ハイレベルのクロック信号６を出力するときの出力インピーダンスは、ローレベルのクロック信号６を出力するときよりも、低く設定される。図３は、そのような送信装置（図視略）が伝送路５に接続された場合を例示しており、そのために、クロック信号６のなまりは、ローレベルからハイレベルへ遷移するときには、相対的に軽いものとなっている。

信号伝送アシスト装置４は、伝送路５上のクロック信号６によって、キャパシタ１８に電荷を充電し、図３（ｂ）に例示するように、クロック信号６がローレベルに転じたときに、充電電荷を放電する。放電は、伝送路５の正側電線の電位を引き下げる向きに行われる。このため、信号伝送アシスト装置４を接続した伝送路５のクロック信号６の波形は、図３（ｃ）に例示するように、なまりが軽減ないし解消されたものとなる。伝送路５の静電容量Ｃの充電電荷と、キャパシタ１８の放電電荷とが一致するように、スイッチ１１，１５のオン・オフの時期、及び可変抵抗器１６，１７の抵抗値を設定することが、望ましい。この場合には、なまりは解消される。このように、信号伝送アシスト装置４は、伝送路５の静電容量Ｃの充電電荷を相殺するように、極性の異なるキャパシタ１８の充電電荷を伝送路５に放電し、それによって、伝送路５上のクロック信号６のなまりを軽減ないし解消する。

図４は、信号伝送アシスト装置４の動作を詳細に例示する波形図である。この例では、伝送路５の静電容量は無視できない大きさであり、図４（ａ）に示すように、伝送路５上のクロック信号６には、なまりが現れている。図４（ｂ）に示すように、スイッチ１５は、クロック信号６の立上り（すなわち、ローレベルからハイレベルへの遷移）から所定時間ｔ１後にオンする。それにより、図４（ｃ）に示すように、キャパシタ１８が充電される。スイッチ１５は、クロック信号の立下り（すなわち、ハイレベルからローレベルへの遷移）から所定時間ｔ２後にオフする。それにより、キャパシタ１８の充電は停止する。所定時間ｔ１，ｔ２は、情報設定用メモリ８に予め記憶される。

一方、スイッチ１１は、図４（ｄ）に示すように、クロック信号６の立上りとともにオフし、立下りとともにオンする。それにより、図４（ｅ）に示すように、クロック信号６がローレベルである期間に、キャパシタ１８の充電電荷が、伝送路５に放電される。放電電荷は、伝送路５の静電容量Ｃに蓄積された充電電荷とは、逆極性である。従って、クロック信号６がローレベルである期間に、キャパシタ１８は、伝送路５の静電容量Ｃに蓄積された充電電荷を吸収する機能を果たす。その結果、図４（ｆ）に示すように、伝送路５上のクロック信号６は、立下りにおいて、まるみが軽減ないし解消された波形となる。

所定時間ｔ１は、クロック信号６のハイレベルの時間幅より短く設定され、ゼロの値も採り得る。また、所定時間ｔ２は、クロック信号６のローレベルの時間幅より短く設定され、ゼロの値も採り得る。図４に例示した例では、所定時間ｔ２は正の値であり、クロック信号６がローレベルである期間においても、所定時間ｔ２を経過するまでは、スイッチ１５はオン状態にある。従って、クロック信号６が立下がってから所定時間ｔ２を経過するまでの期間では、キャパシタ１８は、負電圧生成回路１４から電荷の供給を受けつつ、伝送路５に電荷を放電する。

所定時間ｔ１，ｔ２は、キャパシタ１８の充電時間を定める。可変抵抗器１６の抵抗値は、キャパシタ１８の充電の早さ、すなわち充電の時定数を定める。可変抵抗器１７の抵抗値は、キャパシタ１８の放電の早さ、すなわち放電の時定数を定める。これらの所定時間ｔ１，ｔ２、及び可変抵抗器１６，１７の抵抗値は、伝送路５の静電容量Ｃに蓄積される充電電荷と、キャパシタ１８が放電する逆極性の電荷とが、完全に相殺するように調節されるのが望ましい。それにより、クロック信号６がローレベルである期間の全体にわたって、伝送路５の電圧をゼロにすることができる。

図５は、信号伝送アシスト装置４の動作の流れを例示するフローチャートである。信号伝送アシスト装置４が起動されると（図５の「スタート」）、ＣＰＵ９が初期化される（Ｓ１）。クロック６の立上り（すなわち、ローレベルからハイレベルへの遷移）がラインインターフェース７から通知されると（Ｓ２）、ＣＰＵ９は制御回路１０を通じて、スイッチ１１をオフする（Ｓ３）。その後、ＣＰＵ９は、情報設定用メモリ８に記憶される時間ｔ１が経過した後に（Ｓ４）、スイッチ１５をオンすることにより、キャパシタ１８の充電を開始する（Ｓ５）。クロック６の立下り（すなわち、ハイレベルからローレベルへの遷移）がラインインターフェース７から通知されると（Ｓ６）、ＣＰＵ９は、制御回路１０を通じて、スイッチ１１をオンする（Ｓ７）。その後、ＣＰＵ９は、情報設定用メモリ８に記憶される時間ｔ２が経過した後に（Ｓ８）、スイッチ１５をオフすることにより、キャパシタ１８の充電を終了する（Ｓ９）。停止ボタン（図視略）が押されるなどにより、信号伝送アシスト装置４の動作を終了すべき場合には（Ｓ１０）、ＣＰＵ９は動作を終了する（図５の「終了」）。信号伝送アシスト装置４の動作を継続すべき場合には（Ｓ１０）、ＣＰＵ９は処理をステップＳ２に戻し（Ｓ２）、上記の手順を繰り返す。以上の手順により、図４に例示した動作が実現する。

信号伝送アシスト装置４は、プログラムにより動作するＣＰＵ９を有している。それにより、キャパシタ１８の正確な充放電が、容易に実現するという利点が得られる。これに対して、本発明の信号伝送アシスト装置は、プログラムを要しないハードウェアのみで構成することも可能である。図６に回路構成を例示する信号伝送アシスト装置５０は、その一例である。

伝送路５２に伝送されるクロック信号６が立ち上がると、正側電線５１から、キャパシタ５５、可変抵抗器５７及びダイオード５９を通じて、負側電線５３へ電流が流れ、キャパシタ５５が充電される。可変抵抗器５７は、キャパシタ５５を充電する電流を制限する働きをなす。ダイオード５９は、クロック信号６がローレベルに転じたときに、キャパシタ５５の充電電荷が、可変抵抗器５７を通じて伝送路５２に放出されることを阻止する逆電流防止ダイオードとして機能する。

クロック信号６が立ち上がると、キャパシタ５５を充電する電流が流れるだけでなく、正側電線５１から、ダイオード７１、可変抵抗器６９、キャパシタ７２、及びダイオード７５を通じて、負側電線５３へ電流が流れ、それによりキャパシタ７２も充電される。可変抵抗器６９は、キャパシタ７２を充電する電流を制限する働きをなす。ダイオード７１、７５は、クロック信号６がローレベルに転じたときに、キャパシタ７２の充電電荷が、伝送路５２に放出されることを阻止する逆電流防止ダイオードとして機能する。

クロック信号６が立ち下がると、負側電線５３から、可変抵抗器６３、発光ダイオード６１、及びキャパシタ５５を通じて、正側電線５１へ電流が流れ、キャパシタ５５に蓄積されている充電電荷が、伝送路５２に放電される。可変抵抗器６３は、放電電流を制限する機能を果たす。発光ダイオード６１が発光すると、発光ダイオード６１とフォトカプラを構成するフォトトランジスタ６５，７３がオンする。その結果、正側電線５１から、フォトトランジスタ７３、キャパシタ７２、可変抵抗器６７、及びフォトトランジスタ６５を通じて、負側電線５３へ電流が流れ、キャパシタ７２に蓄積されている充電電荷が、伝送路５２に放電される。この放電電荷は、伝送路５２の静電容量Ｃに蓄積された充電電荷とは逆極性であり、正側電線５１の電位を引き下げる。これに対して、キャパシタ５５の放電電荷は、正側電線５１の電位の下降を緩める方向に作用する。キャパシタ７２がキャパシタ５５よりも放電電流が大きくなるように、キャパシタ５５，７２の静電容量、可変抵抗器６３、６７の抵抗値を調整することにより、クロック信号６の遷移を早めることができる。それにより、クロック信号６の立下りにおけるなまりが、軽減ないし解消される。

正側電線５１の電位が引き下げられることにより、キャパシタ５５の伝送路５２への放電も維持されることとなる。このように、キャパシタ５５の放電と、キャパシタ７２の放電との間には、一種の正帰還作用が働き、放電が持続する。キャパシタ５５の放電が終了すると、フォトトランジスタ６５，７３はオフし、キャパシタ７２の放電も終了する。クロック信号６が再び立ち上がると、キャパシタ５５、７２は、再び充電を開始する。以下、上記の動作が繰り返される。

可変抵抗器５７の抵抗値を変えることにより、キャパシタ５５の充電電荷量を調整することができる。また、可変抵抗器６３の抵抗値を変えることにより、キャパシタ５５の放電の早さを調整することができる。同様に、可変抵抗器６９の抵抗値を変えることにより、キャパシタ７２の充電電荷量を調整することができ、可変抵抗器６７の抵抗値を変えることにより、キャパシタ７２の放電の早さを調整することができる。伝送路５２の静電容量Ｃの充電電荷と、キャパシタ５５、７２による正味の逆極性の放電電荷とが一致するように、可変抵抗器５７，６３，６７，６９の抵抗値を設定することが望ましい。

なお、図６には、１個の発光ダイオード６１に、２個のフォトトランジスタ６５，７３が光結合する例を示したが、発光ダイオード６１に並列に別の発光ダイオードが接続され、これら２個の発光ダイオードが個別に、２個のフォトトランジスタ６５，７３のいずれか一方と光結合するフォトカプラを構成してもよい。また、フォトトランジスタ６５，７３は、フォトダイオードに置き換えても良い。

４ 信号伝送アシスト装置、 ５ 伝送路、 ６ クロック信号、 ７ ラインインターフェース（検知回路）、 ８ 情報設定用メモリ（メモリ）、 ９ ＣＰＵ（中央演算ユニット）、 １０ 制御回路、 １１ スイッチ（第２スイッチ）、 １２ ダイオード、 １３ キャパシタ、 １４ 負電圧生成回路、 １５ スイッチ（第１スイッチ）、 １６，１７ 可変抵抗器、 １８ キャパシタ、 ｔ１，ｔ２ 所定時間、 ５０ 信号伝送アシスト装置、 ５１ 正側電線、 ５２ 伝送路、 ５３ 負側電線、 ５５ キャパシタ、 ５７ 可変抵抗器、 ５９ ダイオード、 ６１ 発光ダイオード、 ６３ 可変抵抗器、 ６５ フォトトランジスタ、 ６７ 可変抵抗器、 ６９ 可変抵抗器、 ７１ ダイオード、 ７２ キャパシタ、 ７３ フォトトランジスタ、 ７５ ダイオード。

Claims (4)

1. ゼロ電圧と所定電圧とにより二値を表現するデジタル信号を伝送する伝送路に接続するのみで、使用することが可能な信号伝送アシスト装置であって、
   キャパシタと、
   前記伝送路に伝送される前記デジタル信号の前記所定電圧により、前記キャパシタを充電する充電回路と、
   前記伝送路に伝送される電圧が、前記所定電圧から前記ゼロ電圧へ遷移するときに、当該遷移を早める向きに前記キャパシタを前記伝送路に接続することにより、充電された電荷を当該伝送路へ放電させる放電回路と、を備える信号伝送アシスト装置。
2. 前記放電回路は、前記キャパシタを放電する放電電流の経路に、可変抵抗素子を有する、請求項１に記載の信号伝送アシスト装置。
3. 前記充電回路は、前記キャパシタを充電する充電電流の経路を開閉する第１スイッチを有し、
   前記放電回路は、前記キャパシタを放電する放電電流の経路を開閉する第２スイッチを有し、
   前記信号伝送アシスト装置は、
   前記伝送路に伝送される前記デジタル信号のレベル遷移を検知する検知回路と、
   前記デジタル信号のレベル遷移の時期を基準とした第１及び第２スイッチの開閉の時期を記録したメモリと、
   前記メモリに記録された前記時期と、前記検知回路の検知信号とに基づき、前記第１及び第２スイッチを開閉するＣＰＵと、をさらに備える、請求項１又は２に記載の信号伝送アシスト装置。
4. 前記充電回路は、前記デジタル信号の前記所定電圧の反転電圧を生成する反転電圧生成回路を有しており、当該反転電圧生成回路が生成する反転電圧により、前記キャパシタを充電する、請求項１から３のいずれかに記載の信号伝送アシスト装置。