JP4679278B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4679278B2 JP4679278B2 JP2005205349A JP2005205349A JP4679278B2 JP 4679278 B2 JP4679278 B2 JP 4679278B2 JP 2005205349 A JP2005205349 A JP 2005205349A JP 2005205349 A JP2005205349 A JP 2005205349A JP 4679278 B2 JP4679278 B2 JP 4679278B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- potential
- signals
- node
- potential difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Description
図1は、本発明の半導体装置の構成例を示す図である。図1を参照して、半導体装置100は、たとえば通信分野や電算機等において使用され、高速(たとえばギガビット/秒級以上の速度)でデータ伝送を行なうインターフェース装置の受信部に内蔵される。このように高速でデータ伝送を行なうインターフェースの規格としては、たとえばPCI−Expressが挙げられる。
図5は、図2の変換回路21の回路例を示す図である。図5を参照して、変換回路21は、電源ノードとノードN1との間に接続される電流源CS1と、電源ノードとノードN2との間に接続される電流源CS2と、ノードN1とノードN2との間に接続される抵抗31とを含む。電流源CS1,CS2からはともに電流I1が流れる。
IN1∝K(V1−V2)+I1 …(2)
IP1+IN1=2I1 …(3)
また、NチャネルMOSトランジスタ33,35のしきい値電位をVthとすると、IP1,IN1は以下の式(4),(5)で一般的に表わされる。ここでβは、MOSトランジスタのゲート幅(チャネル幅)Wとゲート長(チャネル長)Lの比W/Lに比例する定数である。
IN1=β(V12−Vth)2 …(5)
式(4),(5)より電位V11,V12はそれぞれ以下の式(6),(7)の関係を満たす。
V12={β-1×IN1+Vth}1/2 …(7)
式(1),(6)より、信号S11の電位V11は電位差(V1−V2)に応じた電位となる。式(2),(7)より、信号S12の電位V12は電位差(V1−V2)に応じた電位となる。なお、電位V11と電位V12とは電位差(V1−V2)に対して互いに逆方向に変化する。
IR2∝K(VR1−VR2)+I1 …(9)
また、図2に示す電位VR11,VR12は式(6),(7)から、以下の式(10),(11)のように示される。
VR12={β-1×IR2+Vth}1/2 …(11)
電流IP1,IR1は本発明における「第1の電流」に相当し、電流IP1,IR2は本発明における「第2の電流」に相当する。
V4=VDD−R1(IA+IB)=VDD−R1(IN1+IR1) …(13)
すなわち変換回路23は電流IP1と電流IR2とを加算する。同様に変換回路24は電流IN1と電流IR1とを加算する。
V4∝(V2−V1)+VR …(15)
式(14),(15)に示されるように電位V3,V4は電位差(V1−V2)の値と電位差VRの値との和に比例する。
図12は、実施の形態2の半導体装置の全体構成を示す図である。図12を参照して半導体装置100Aは入力検出回路4に代えて入力検出回路4Bを備える点で図1の半導体装置100の構成と異なるが他の部分の構成は同様であるので、以後の説明は繰り返さない。
Claims (7)
- 相補な第1および第2の信号の振幅が規定値より大きいか否かを検出する微小信号検出回路を備え、
前記微小信号検出回路は、
前記第1および第2の信号を受け、互いに逆方向に変化する第3の信号および第4の信号を出力する信号変換部を含み、
前記信号変換部は、
前記第3の信号の中心電位を前記第1および第2の信号の中心電位よりも前記規定値だけシフトさせ、前記第4の信号の振幅の中心電位を前記第1および第2の信号の中心電位よりも前記規定値だけ前記第3の信号と逆方向にシフトさせ、
前記第3および第4の信号に応じ、前記第3および第4の信号の周期ごとに、前記振幅が前記規定値よりも大きい状態が生じているか否かを検出する検出部をさらに含む、半導体装置。 - 前記検出部から出力される検出信号を受け、前記振幅が前記規定値より大きいことを前記検出信号が示す場合に、第1および第2の信号によって与えられるデータを処理する処理部をさらに備える、請求項1に記載の半導体装置。
- 前記信号変換部には、第1の定電位と、前記第1の定電位に対して前記規定値だけ電位が異なる第2の定電位がさらに印加され、
前記第2の信号および前記第2の定電位の一方と前記第1の信号との第1の電位差に応じ、互いに逆方向に変化する第1および第2の中間信号を出力する第1の変換部と、
前記第2の信号および前記第2の定電位の他方と前記第1の定電位との第2の電位差に応じ、互いに逆方向に変化する第3および第4の中間信号を出力する第2の変換部と、
前記第1および第3の中間信号に応じ、出力する前記第3の信号の電位と前記第1および第2の信号の中心電位との電位差の値を、前記第1の電位差の値と前記第2の電位差の値との和に設定する第3の変換部と、
前記第2および第4の中間信号に応じ、出力する第4の信号の電位と前記第1および第2の信号の中心電位との電位差の値を、前記第1の電位差の値と前記第2の電位差の値との和に設定する第4の変換部とを有する、請求項1に記載の半導体装置。 - 前記第1および第2の変換部の各々は、
電源ノードから第1のノードに向けて、第1の定電流が流れる第1の電流源と、
電源ノードから第2のノードに向けて、第2の定電流が流れる第2の電流源と、
前記第1のノードと第2のノードとの間に接続される第1の抵抗と、
対応する2つの入力のうちの一方がゲートに入力され、前記第1のノードにソースが接続され、第3のノードにドレインが接続され、前記対応する2つの入力の電位差に応じて変化する第1の電流が流れる第1のPチャネルMOSトランジスタと、
前記第3のノードにドレインおよびゲートが接続され、ソースが接地ノードに接続されて前記第1の電流が流れる第1のNチャネルMOSトランジスタと、
前記対応する2つの入力のうちの他方がゲートに入力され、前記第2のノードにソースが接続され、第4のノードにドレインが接続され、前記対応する2つの入力の電位差に応じて前記第1の電流と逆方向に変化する第2の電流が流れる第2のPチャネルMOSトランジスタと、
前記第4のノードにドレインおよびゲートが接続され、ソースが接地ノードに接続され、前記第2の電流が流れる第2のNチャネルMOSトランジスタとを有し、
前記第3および第4のノードからは、前記第1および第2の電流に応じた2つの中間信号がそれぞれ出力され、
前記第3および第4の変換部の各々は、
信号を出力する第5のノードと電源ノードとの間に接続される第2の抵抗と、
前記第5のノードにドレインが接続され、ソースが接地ノードに接続され、ゲートに入力される中間信号に応じて前記第1または第2の電流と等しい電流が流れる第3のNチャネルMOSトランジスタと、
前記第5のノードにドレインが接続され、ソースが接地ノードに接続され、ゲートに入力される中間信号に応じて前記第1または第2の電流と等しい電流が流れる第4のNチャネルMOSトランジスタとを有する、請求項3に記載の半導体装置。 - 前記検出部は、
前記第3の信号と前記第4の信号との電位差を増幅する差動増幅回路と、
前記差動増幅回路の出力に応じ、前記第3および第4の信号の周期ごとに、電位レベルが第1の電位レベルか第2の電位レベルかのいずれかである検出信号を出力する検出信号出力回路とを有し、
前記検出信号出力回路は、前記第3および第4の信号の電位差の最大値が前記規定値より大きいことを前記差動増幅回路の出力が示す場合には、前記検出信号の電位レベルを前記第1の電位レベルに設定し、前記第3および第4の信号の振幅の最大値が前記規定値以下であることを示す場合には、前記検出信号の電位レベルを前記第2の電位レベルに設定する、請求項3に記載の半導体装置。 - 前記第1の変換部には、前記第1および第2の信号が入力され、
前記微小信号検出回路は、
前記第1および第2の中間信号に応じてデータ信号を出力するデータ信号出力回路をさらに含み、
前記半導体装置は、
前記検出部から出力される検出信号を受け、前記振幅が前記規定値より大きいことを前記検出信号が示す場合に、前記データ信号に応じて処理を行なう処理部をさらに備える、請求項3に記載の半導体装置。 - 前記微小信号検出回路は、
前記第1および第2の信号に応じてデータ信号を出力するデータ信号出力回路をさらに含み、
前記半導体装置は、
前記検出部から出力される検出信号を受け、前記振幅が前記規定値より大きいことを前記検出信号が示す場合に、前記データ信号に応じて処理を行なう処理部をさらに備える、請求項3に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005205349A JP4679278B2 (ja) | 2005-07-14 | 2005-07-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005205349A JP4679278B2 (ja) | 2005-07-14 | 2005-07-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007028038A JP2007028038A (ja) | 2007-02-01 |
JP4679278B2 true JP4679278B2 (ja) | 2011-04-27 |
Family
ID=37788230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005205349A Expired - Fee Related JP4679278B2 (ja) | 2005-07-14 | 2005-07-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4679278B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57133734A (en) * | 1981-02-12 | 1982-08-18 | Fujitsu Ltd | Detection circuit for signal interruption |
JPS58159040A (ja) * | 1982-03-17 | 1983-09-21 | Fujitsu Ltd | 信号異常検出回路 |
JPS6370646A (ja) * | 1986-09-12 | 1988-03-30 | Mitsubishi Electric Corp | 信号断検出回路 |
-
2005
- 2005-07-14 JP JP2005205349A patent/JP4679278B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57133734A (en) * | 1981-02-12 | 1982-08-18 | Fujitsu Ltd | Detection circuit for signal interruption |
JPS58159040A (ja) * | 1982-03-17 | 1983-09-21 | Fujitsu Ltd | 信号異常検出回路 |
JPS6370646A (ja) * | 1986-09-12 | 1988-03-30 | Mitsubishi Electric Corp | 信号断検出回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2007028038A (ja) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7042254B2 (en) | Differential signal receiving device and differential signal transmission system | |
US8451032B2 (en) | Capacitive isolator with schmitt trigger | |
JP4979344B2 (ja) | 信号検知回路 | |
JP4924715B2 (ja) | データ伝送システムと方法並びに該データ伝送システムを備えた電子機器 | |
KR100967481B1 (ko) | 데이터 전송 시스템 | |
US20120049897A1 (en) | Output buffer circuit and semiconductor device | |
US20060176085A1 (en) | Comparator circuit with reduced switching noise | |
US7038502B2 (en) | LVDS driver circuit and driver circuit | |
JP2011048378A (ja) | 平板ディスプレイ装置 | |
JP2018019323A (ja) | リンギング抑制回路 | |
US7550999B2 (en) | Receiver capable of increasing operation speed with suppressing increase of power consumption | |
US20150155875A1 (en) | Lvds driver | |
KR20110075202A (ko) | 스퀄치 감지 회로 | |
US10560084B2 (en) | Level shift circuit | |
WO2018055666A9 (ja) | インターフェース回路 | |
JP2008187642A (ja) | 差動信号比較器 | |
US7772853B2 (en) | Semiconductor device | |
JP7051694B2 (ja) | ドライバ回路およびその制御方法、並びに、送受信システム | |
JP4679278B2 (ja) | 半導体装置 | |
KR101017853B1 (ko) | 상수 지연 제로 대기 차동 논리 수신기 및 방법 | |
US6943591B1 (en) | Apparatus and method for detecting a fault condition in a common-mode signal | |
JP5296620B2 (ja) | 信号中継回路 | |
KR101639953B1 (ko) | 이중 채널 차동 모드 신호 전송 인터페이스를 가지는 전자 회로 장치 | |
KR101563460B1 (ko) | 이중 채널 차동 모드 신호 전송 인터페이스를 가지는 전자 회로 장치 | |
JP2013113607A (ja) | 半導体装置及びそのテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080520 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |