DE19900337B4

DE19900337B4 - Differenzsignalübertragungsschaltung

Info

Publication number: DE19900337B4
Application number: DE19900337A
Authority: DE
Inventors: Masakatsu Kitamoto Suda
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1998-01-09
Filing date: 1999-01-07
Publication date: 2006-08-10
Anticipated expiration: 2019-01-08
Also published as: US6208161B1; KR19990066886A; KR100291118B1; TW419920B; JP3828652B2; JPH11205118A; DE19900337A1

Abstract

Differenzsignalübertragungsschaltung zum Übertragen eines schnellen Signals über eine Differenzübertragungsleitung mit:
einem CMOS- (komplementären Metall-Oxid-Halbleiter-) Differenztreiber zum Empfangen eines von einer LSI-Schaltung zu übertragenden schnellen Signals und Führen des Signals zu einem Differenzübertragungskabel; und
einer Impedanzanpassungsschaltung, die zwischen einem Ausgang des CMOS-Differenztreibers und Masse vorgesehen ist, um eine Ausgangsimpedanz des CMOS-Differenztreibers zu senken; wobei die Impedanzanpassungsschaltung eine Reihenabschlußschaltung, die zwischen dem Ausgang des CMOS-Differenztreibers und dem Differenzübertragungskabel vorgesehen ist, und ein Paar Parallelwiderstände, die zwischen dem Ausgang des CMOS-Differenztreibers und Masse vorgesehen sind, aufweist, wobei die Summe des Widerstandes der Reihenabschlußschaltung und einer Gesamtimpedanz am Ausgang des CMOS-Differenztreibers an eine Kennimpedanz des Differenzübertragungskabels angepasst ist, und wobei die Gesamtimpedanz am Ausgang des CMOS-Differenztreibers von den Parallelwiderständen eingestellt wird.

Description

Die Erfindung betrifft eine Differenzsignalübertragungsschaltung zum Übertragen eines schnellen Impulssignals über eine Differenzübertragungsleitung und insbesondere eine Differenzsignalübertragungsschaltung zur Verwendung in einem Halbleiterprüfsystem, in dem eine CMOS-Schaltung vom Differenztyp eine Differenzübertragungsleitung direkt ansteuert, die aus einem Paar Koaxialkabeln oder verdrillten Doppelleitungen gebildet ist.

EP 0 347 048 A2 betrifft einen CMOS-Differenztreiber. Die Schaltung gemäß dieser Veröffentlichung weist Streuwiderstände auf. Diese Streuwiderstände stellen jedoch keine Impedanzanpassungsschaltung dar. In Spalte 2, Zeilen 16–23 dieser Veröffentlichung wird erläutert, dass die Impedanzwerte dieser Steuerwiderstände wählbar sind, um die Antwortgeschwindigkeit des Ausgangssignals zu beeinflussen. Somit sind die in dieser Schaltung verwendeten Steuerwiderstände nicht zum Zweck der Impedanzanpassung an Differenzübertragungskabel vorgesehen, sondern um Spannungsschwankungen zu steuern. Diese Steuerwiderstände sind lediglich dazu da, am Ausgang des CMOS-Treibers eine Signalspannung zu erzeugen.

JP 07321828 A offenbart eine Elektronikschaltung, bei der Überschwingungen („ringings"), die an mehreren Stichleitungen auftreten, durch einen Satz Widerstände und Kapazitäten, die in Reihe mit einzelnen Stichleitungen verbunden sind, unterdrückt werden. Vorgesehene Speichermodule sind nicht an die Stichleitungenimpedanz angepasst, so dass die übertragenen Signale an den Verbindungspunkten mit einem Bus reflektiert werden, was die Überschwingungen erzeugt. Da die Widerstände mit den entsprechenden Leitungen zwischen den Speichermodulen und dem Bus in Reihe verbunden sind, werden solche Überschwingungen durch Spannungsabfälle entlang der Widerstände reduziert. Die in dieser Veröffentlichung vorgeschlagene Reihenabschlußschaltung dient jedoch nicht zur Anpassung der Impedanz. Vielmehr reduziert diese Reihenabschlußschaltung die Spannung der Überschwingung, die bereits durch den Spannungsabfall an den Reihenwiderständen erzeugt wurde. Somit verhindert diese Reihenabschlußschaltung nicht das Entstehen von Überschwingungen, sondern reduziert diese lediglich, nachdem sie aufgrund einer nicht vorhandenen Impedanzanpassung erzeugt wurden.

Bei der Prüfung schneller elektrischer Bauelemente, z. B. LSI- und VLSI-Schaltungen, muß ein Halbleiterprüfsystem schnelle Signalübertragungsschaltungen zum Senden schneller Prüfsignale von einem Zentralprozessor zu einem Prüfkopf oder Empfangen von Antwortsignalen eines Prüflings (DUT) haben, die vom Prüfkopf zum Zentralprozessor gesendet werden. In vielen Situationen erfolgt eine solche Signalübertragung in einem Differenzmodus, bei dem zwei Signale, die jeweils zwischen einem Eingangsanschluß und einer gemeinsamen Masse angelegt, d. h. miteinander abgeglichen sind, verstärkt und übertragen werden.

Ein Beispiel für die Schaltungsanordnung in einer Differenzsignalübertragungsschaltung ist in 5, 6 und 7 zum Übertragen schneller Impulssignale gezeigt. Ein Beispiel von

6 hat n Kanäle von Übertragungsschaltungen. In diesem Beispiel ist die Differenzsignalübertragungsschaltung mit Ausgangspuffern 11₁ bis 11_n , ECL- (emittergekoppelten Logik-) Differenztreibern 12₁ bis 12_n , Senderwiderständen 13₁ bis 13_n , Übertragungskabeln 14₁ bis 14_n , Empfängerwiderständen 15₁ bis 15_n und Differenzempfängern 16₁ bis 16_n konfiguriert.

Impulsbreiten der schnellen Impulssignale in einer solchen Anwendung wie einem schnellen Halbleiterprüfsystem sind nur mehrere hundert Picosekunden schmal. Die am Ausgang des Differenzempfängers 16 wiedergegebene Impulswellenform muß die hohe Taktauflösung im ursprünglichen Impulssignal im Hinblick auf die Vorderflanke und Rückflanke (ansteigende und abfallende Flanke) der Impulswellenform beibehalten. Zudem darf die wiedergegebene Impulswellenform keine Schwankungen in ihrer ansteigenden Flanke und abfallenden Flanke haben.

Der Ausgangspuffer 11 ist ein CMOS-Puffer, der in der Ausgangsstufe einer LSI-Schaltung zur Kopplung mit einem ECL-Pegel des ECL-Differenztreibers 12 vorgesehen ist. Mehrere Ausgangspuffer 11₁ bis 11_n können am Ausgang der LSI-Schaltung vorgesehen sein, um schnelle Impulssignale von der LSI-Schaltung zu empfangen und die Logikpegel der Impulssignale in einen durch die ECL-Differenztreiber 12₁ bis 12_n zu empfangenen ECL-Pegel umzuwandeln. Beispiele für die Ausgangspuffer sind Bauelemente mit PECL (positiver emittergekoppelter Logik), PCML (Pseudostromschaltlogik) und LVDS (Niederspannungsdifferenzsignal), die sämtlich CMOS-Treiber sind, aber ECL-Spannungshübe aufweisen.

Die Übertragungskabel 14₁ bis 14_n sind beispielsweise Differenzkoaxialkabel zum Durchleiten hochfrequenter Signale. Eine typische Kennimpedanz des Koaxialkabels beträgt 110 Ohm. In der Anwendung eines Halbleiterprüfsystems verbinden die Übertragungskabel 14₁ bis 14_n den Zentralprozessor und die Prüfstationen des Halbleiterprüfsystems. Bei einer solchen Anwendung beträgt die Länge der Übertragungskabel 5 Meter oder mehr.

Die ECL-Treiber 12₁ bis 12_n sind Treiber vom Differenztyp, die die schnellen Impulssignale von den Ausgangspuffern 11₁ bis 11_n empfangen, um die Übertragungskabel 14₁ bis 14_n anzusteuern. Die Ausgangsimpedanz Z_out der ECL-Treiber 12 beträgt mehrere Ohm, was wesentlich kleiner als die Kennimpedanz der Übertragungskabel 14 ist. Jeder der Senderwiderstände 13₁ bis 13_n weist Pull-down-Widerstände von mehreren hundert Ohm auf, die mit einer Spannungsquelle V_EE gemäß 6 verbunden sind. Ferner weist der Senderwiderstand 13 eine Reihenabschlußschaltung 13_st auf, die jeweils ein Paar Reihenwiderstände R₁ und eine Spitzenschaltung hat. Jede der Spitzenschaltungen ist mit einem Widerstand RP₂ und einem Kondensator CP₂ gemäß 7 gebildet.

Der Reihenwiderstand R₁ in der Reihenabschlußschaltung 13_1st hat eine Impedanz von rund 50 Ohm, so daß die Summe der Impedanz R₁ und des Z_out-Werts des ECL-Differenztreibers 12 gleich der Hälfte der Kennimpedanz (110 Ohm) des Übertragungskabels 14 ist. Diese Impedanzanordnung kann einen wirksamen Abschluß bilden und damit ein reflektiertes Signal vom Differenzempfänger 16 durch die Summe der Reihenwiderstände R₁ und der Ausgangsimpedanz Z_out des ECL-Differenzpuffers 14 absorbieren.

Wie technisch bekannt ist, kommt die Spitzenschaltung in einer schnellen Impulsübertragungsschaltung zum Einsatz, um Hochfrequenzkomponenten im Impulssignal zu kompensieren oder zu verstärken und die Schärfe der ansteigenden und abfallenden Flanken des Impulssignals beizubehalten. Das Beispiel von 7A ist eine Spitzenschaltung erster Ordnung, bei der der Spitzenwiderstand RP₂ und der Spitzenkondensator CP₂ in Reihe verbunden sind. 7B zeigt ein weiteres Beispiel für eine Spitzenschaltung, die aus einer Spitzenschaltung erster Ordnung mit einem Spitzenwiderstand RP₂ und einem Spitzenkondensator CP₂ in Reihenschaltung sowie einer Spitzenschaltung zweiter Ordnung gebildet ist, in der ein Spitzenwiderstand RP₃ und ein Spitzenkondensator CP₃ parallel verbunden sind.

Jeder der Empfängerwiderstände 15₁ bis 15_n ist ein Paar Parallelwiderstände zum Abschließen des Übertragungskabels 14 am Eingang des Differenzempfängers 16. Beispielsweise beträgt die Impedanz jedes der Parallelwiderstände etwa 55 Ohm. Die Parallelwiderstände sind mit Masse über einen Kondensator gemäß 6 verbunden. Beim Empfangen der Differenzimpulssignale geben die Differenzempfänger 16₁ bis 16_n die übertragenen Impulssignale an ihren Ausgängen wieder.

In der beschriebenen herkömmlichen Differenzsignalübertragungsschaltung steuern die ECL-Differenztreiber 12 die Übertragungskabel 14 zum Senden der Impulssignale an. Der Grund dafür, weshalb die ECL-Differenztreiber 12 diese Anordnung haben müssen, besteht darin, daß die Ausgangspuffer 11 in der LSI-Schaltung keine genügend kleine Ausgangsimpedanz haben, um an die Kennimpedanz der Übertragungskabel 14 angepaßt zu sein.

Normalerweise hat ein Halbleiterprüfsystem hunderte oder mehr Übertragungskanäle für schnelle Impulssignale. Somit muß in einer solchen Anwendung des Halbleiterprüfsystems eine große Anzahl von ECL-Differenztreibern auf einer Leiterplatte am Ausgang der LSI-Schaltung gemäß 5 angeordnet sein. Da die herkömmliche Technologie eine große Anzahl von ECL-Treibern benötigt, ist sie nachteilig, da sie den Stromverbrauch erhöht, den Platzbedarf auf der Leiterplatte vergrößert und die Rosten steigert.

Daher besteht eine Aufgabe der Erfindung darin, eine Differenzsignalübertragungsschaltung bereitzustellen, bei der CMOS- (komplementäre Metall-Oxid-Halbleiter-) Treiberschaltungen mit relativ hoher Ausgangsimpedanz, die am Ausgang der LSI-Schaltung vorgesehen sind, die Übertragungskabel direkt ansteuern.

Eine weitere Aufgabe der Erfindung besteht darin, eine Differenzsignalübertragungsschaltung bereitzustellen, bei der die Übertragungskabel direkt ansteuernde CMOS-Treiberschaltungen in eine LSI-Schaltung integriert sind.

Eine weitere Aufgabe der Erfindung besteht darin, eine Differenzsignalübertragungsschaltung bereitzustellen, durch die sich der Einsatz von ECL-Differenztreibern beim Ansteuern der Übertragungskabel zum Übertragen schneller Impulssignale erübrigen kann.

Noch eine weitere Aufgabe der Erfindung besteht darin, eine Differenzsignalübertragungsschaltung bereitzustellen, die den Stromverbrauch, den Platzbedarf auf der Leiterplatte und die Herstellungskosten senken kann.

Bei der Differenzsignalübertragungsschaltung der Erfindung steuern CMOS- (komplementäre Metall-Oxid-Halbleiter-) Treiber direkt Differenzübertragungskabel zum Übertragen schneller Signale über sie an. Die Differenzsignalübertragungsschaltung verfügt über einen CMOS-Differenztreiber zum Empfangen eines von einer LSI-Schaltung zu übertragenden schnellen Signals und Führen des Signals zu einem Differenzübertragungskabel, eine Impedanzanpassungsschaltung, die an einem Ausgang des CMOS-Differenztreibers vorgesehen ist, um eine Ausgangsimpedanz des Treibers zu senken, und eine Reihenabschlußschaltung, die zwischen dem Ausgang des CMOS-Differenztreibers und dem Differenzübertragungskabel vorgesehen ist, um eine Gesamtimpedanz am Ausgang des Treibers an eine Kennimpedanz des Differenzübertragungskabels anzupassen.

Durch die Differenzsignalübertragungsschaltung der Erfindung erübrigt sich die Verwendung der ECL-Treiber in der herkömmlichen Technologie. Die Differenzsignalübertragungsschaltung weist mehrere Übertragungskanäle zum Übertragen schneller Impulssignale auf, die durch die LSI-Schaltung erzeugt werden. Der CMOS-Treiber in jedem Übertragungskanal ist in die LSI-Schaltung integriert, bei der es sich um eine integrierte CMOS-Schaltung handelt.

Ferner verfügt diese Differenzsignalübertragungsschaltung über einen an einem Ende des Differenzübertragungskabels vorgesehenen Differenzempfänger zum Empfangen und Wiedergeben des schnellen Signals über das Übertragungskabel und einen mit einem Eingang des Differenzempfängers verbundenen Empfängerwiderstand, um eine Eingangsimpedanz des Differenzempfängers an die Kennimpedanz des Übertragungskabels anzupassen.

Erfindungsgemäß weist die Differenzsignalübertragungsschaltung CMOS-Differenztreiber auf, die eine relativ hohe Ausgangsimpedanz am Ausgang der LSI-Schaltung haben und die Übertragungskabel direkt ansteuern. Die CMOS-Treiberschaltungen in der Übertragungsschaltung können in eine LSI-Schaltung in deren Ausgangsstufe integriert sein. Die Differenzsignalübertragungsschaltung der Erfindung erfordert keine herkömm lichen ECL-Differenztreiber zum Ansteuern der Übertragungskabel. Damit kann die Differenzsignalübertragungsschaltung der Erfindung den Stromverbrauch, den Platzbedarf auf der Leiterplatte und die Herstellungskosten senken.

Die Erfindung wird nachstehend anhand der Zeichnungen näher erläutert.
1 ist ein Blockschaltbild eines Beispiels für die Struktur in der Differenzsignalübertragungsschaltung der Erfindung.
2 ist eine schematische Darstellung einer Impedanzbeziehung in der Differenzsignalübertragungsschaltung der Erfindung.
3 ist eine schematische Darstellung einer körperlichen Anordnung in der Differenzsignalübertragungsschaltung der Erfindung.
4 ist ein Schaltbild eines Beispiels für die Schaltungsstruktur im Differentialtreiber eines LVDS-Typs zur Verwendung in der Differenzsignalübertragungsschaltung der Erfindung.
5 ist eine schematische Darstellung einer körperlichen Anordnung in der Differenzsignalübertragungsschaltung der herkömmlichen Technologie von 6.
6 ist ein Blockschaltbild eines Beispiels für die Struktur in der Differenzsignalübertragungsschaltung der herkömmlichen Technologie.
7A und 7B sind Schaltbilder von Beispielen für die Schaltungsstruktur in der Reihenabschlußschaltungen in der Differenzsignalübertragungsschaltung der Erfindung.
1 zeigt ein Beispiel für die Schaltungsstruktur der Differenzsignalübertragungsschaltung der Erfindung. In der Erfindung ist die Differenzsignalübertragungsschaltung mit CMOS- (komplementären Metall-Oxid-Halbleiter-) Differenztreibern 1₁ bis 1_n , Impedanzanpassungsschaltungen 3₁ bis 3_n , Übertragungskabeln 14₁ bis 14_n , Empfängerwiderständen 15₁ bis 15_n und Differenzempfängern 16₁ bis 16_n konfiguriert. Jede der Impedanzanpassungsschaltungen 3 ist aus einem Paar Parallelwiderständen 3_m und einer Reihenabschlußschaltung ist gebildet.
Die CMOS-Differenztreiber 1₁ bis 1_n führen Impulssignale direkt zu den Übertragungskabeln 14. Die Parallelwiderstände 3_1m bis 3_nm in der Impedanzanpassungsschaltung 3, die am Ausgang der CMOS-Differenztreiber 1 vorgesehen ist, sollen die Ausgangsimpedanz der CMOS-Differenztreiber 1 senken. Die Reihenabschlußschaltungen 3_1st bis 3_nst sind in der Impedanzanpassungsschaltung 3 vorgesehen, um die Gesamtimpedanz am Ausgang der CMOS-Differenztreiber 1 an die Kennimpedanz der Übertragungskabel 14 anzupassen.
Die Differenztreiber 1₁ bis 1_n sind CMOS-Schaltungen, die in der Ausgangsstufe der LSI-Schaltung vorgesehen sind. Vorzugsweise sind die CMOS-Treiber 1₁ bis 1_n in die LSI-Schaltung integriert. Ein Beispiel für einen solchen CMOS-Differenztreiber ist ein LVDS- (Niederspannungsdifferenzsignal-) Treiber, von dem ein Schaltplan in 4 gezeigt ist. Da der LVDS-Treiber in 4 eine CMOS-Schaltung ist, ist seine Ausgangsimpedanz relativ hoch, z. B. 150 Ohm, was nicht an die Abschlußwiderstände R₁ oder die Kennimpedanz des Übertragungskabels 14 angepaßt ist.
Zum Übertragen des schnellen Impulssignals ohne Einbuße seiner Signalqualität, z. B. Anstiegs- und Abfallzeiten an den Flanken, erfolgt die Impedanzanpassung durch die Impedanzanpassungsschaltungen 3₁ bis 3_n . Wie erwähnt wurde, ist jede der Impedanzanpassungsschaltungen 3 aus einem Paar Parallelwiderständen 3_m und einer Reihenabschlußschaltung 3_st gebildet. Die Reihenabschlußschaltungen 3_1st bis 3_nst können die gleiche Schaltungsstruktur wie in 7A und 7B haben und sind mit einem Reihenabschlußwiderstand sowie einer oder mehreren Spitzenschaltungen konfiguriert. Wie anhand von 6 beschrieben wurde, stellen die Reihenabschlußschaltungen 3_1st bis 3_nst die Impedanzanpassung an die Übertragungskabel 14 her und kompensieren das gesamte Hochfrequenzverhalten der Differenzsignalübertragungsschaltung.
Der Zweck der Parallelwiderstände 3_1m bis 3_nm in den Impedanzanpassungsschaltungen 3 besteht darin, die Ausgangsimpedanz der CMOS-Differenztreiber 1 einzustellen. Im Hochfrequenzbereich schließen zwei Parallelwiderstände 3_1m bis 3_nm den Ausgang der CMOS-Differenztreiber 1 gegen Masse ab. Dadurch wird die Äquivalenzimpedanz am Ausgang des CMOS-Differenztreibers auf einen Wert gesenkt, der vom Betrag des Impedanzwerts der Parallelwiderstände 3_1m bis 3_nm abhängig ist. Der Zweck des zwischen den Parallelwiderständen und Masse eingefügten Kondensators besteht in der Beseitigung von Gleichtaktrauschen, und er ist für die Übertragung der schnellen Impulssignale nicht wesentlich.
2 ist eine schematische Darstellung einer Impedanzbeziehung in einem einzelnen (ersten) Kanal der Differenzsignalübertragungsschaltung von 1. Da die Kennimpedanz des Übertragungskabels 14₁ 110 Ohm beträgt, muß die Impedanz Z₃ in 2 die Hälfte der Kennimpedanz betragen, d. h. 55 Ohm. Die Impedanz des Reihenwiderstands R₁ in der Reihenabschlußschaltung 3_1st darf nicht zu klein sein, da sich ansonsten der Effekt der Spitzenschaltung im Hochfrequenzbereich verringert. Somit beträgt die Impedanz des Reihenwiderstands R₁ z. B. 33 Ohm. Folglich beträgt die Impedanz Z₁ in 2 22 Ohm, was die Differenz zwischen Z₃ (55 Ohm) und dem Widerstand R₁ (33 Ohm) ist.
Die Ausgangsimpedanz des CMOS-Differenztreibers 1₁ und der Impedanzanpassungsschaltung 3_1m sind parallel zueinander verbunden. Damit muß sich die Gesamtimpedanz der Parallelverbindung an die Impedanz Z₁ anpassen, die in diesem Beispiel 22 Ohm beträgt. Da die Ausgangsimpedanz des CMOS-Differenztreibers 1₁ 150 Ohm beträgt, berechnet sich die Impedanz des Parallelwiderstands R_s1 in der Impedanzanpassungsschaltung 3_1m auf etwa 25,8 Ohm. Zulässige Abweichungen des Impedanzbetrags des Parallelwiderstands R_s1 hängen von der gewünschten Taktauflösung und Schwankungstoleranz im wiedergegebenen Impulssignal am Ausgang des Differenzempfängers 16 ab. Im praktischen Gebrauch ist eine Impedanzabweichung von ± 10 der Kennimpedanz des Übertragungskabels 14 für den Parallelwiderstand R_s1 akzeptabel.
Im vorstehenden Beispiel wird aufgrund der Parallelwiderstände R_s1 in der Impedanzanpassungsschaltung eine Amplitude des Impulssignals am Ausgang des CMOS-Differenztreibers 1₁ vor Zuführung zum Übertragungskabel 14 gedämpft. Eine solche Amplitudenverringerung verursacht keine Probleme in der praktischen Anwendung, da der Empfänger 16 aufgrund der Differenzstruktur eine hohe Eingangsempfindlichkeit hat.
Durch diese Schaltungsanordnung wird die Impedanzanpassung zwischen der Kennimpedanz des Übertragungskabels 14 und einer Gesamtabschlußimpedanz erreicht, die durch die Reihenabschlußschaltung 3_1st , die Impedanzanpassungsschaltung 3_1m und den CMOS-Differenztreiber 1₁ zustande kommt. Außerdem wird die Hochfrequenzkompensation durch die Spitzenschaltung ähnlich wie im herkömmlichen Beispiel erreicht. Daher kann das schnelle Impulssignal wirksam über die Differenzsignalübertragungsschaltung übertragen werden, ohne die herkömmlichen ECL-Treiber von 5 und 6 zu verwenden.
In der Erfindung können die CMOS-Differenztreiber 1 das Impulssignal direkt zu den Übertragungskabeln führen, ohne die ECL-Differenztreiber zu verwenden. Die CMOS-Differenztreiber lassen sich in die CMOS-LSI-Schaltung in deren letzter Stufe integrieren. Dadurch vereinfacht sich eine körperliche Anordnung un der Differenzsignalübertragungsschaltung der Erfindung gemäß 3 stark. Somit ist die Übertragungsschaltung der Erfindung vorteilhaft gegenüber dem Stand der Technik in ihrer höheren Schaltungsdichte, ihrem geringeren Stromverbrauch und ihren niedrigeren Herstellungskosten.
Die CMOS-Differenztreiber im vorstehenden Beispiel sind LVDS-Treiber. Möglich sind auch andere Arten von Differenztreibern in der Erfindung, z. B. Pseudo-ECL-Bauelemente, u. a. mit PECL (positiver emittergekoppelter Logik) und PCML (Pseudostromschaltlogik). Ferner können die CMOS-Differenztreiber getrennt von der LSI-Schaltung angeordnet sein. Auch andere Schaltungen mit relativ hoher Ausgangsimpedanz, z. B. ein mit einer TTL-IC ausgebildeter Differenztreiber, sind in der Erfindung mit zugeordneten Impedanzanpassungsschaltungen möglich.
Obwohl im vorstehenden Beispiel die Übertragungskabel 14 Koaxialkabel sind, können in der Erfindung andere Arten von Übertragungskabeln zum Einsatz kommen. Verwendet werden können z. B. verdrillte Doppelleitungen, Bandleitungen auf einer Leiterplatte und Koaxialkabel mit anderer Impedanz. Ferner wird im vorstehenden Beispiel ein Paar Übertragungskabel in einem Übertragungsschaltungskanal genutzt. Allerdings ist in der Erfindung auch eine einzelnes Übertragungskabel möglich.
Erfindungsgemäß weist die Differenzsignalübertragungsschaltung CMOS-Differenztreiber auf, die eine relativ hohe Ausgangsimpedanz am Ausgang der LSI-Schaltung haben und die Übertragungskabel direkt ansteuern. Die CMOS-Treiberschaltungen in der Übertragungsschaltung können in eine LSI-Schaltung in deren Ausgangsstufe integriert sein. Die Differenzsignalübertragungsschaltung der Erfindung erfordert keine herkömmlichen ECL-Differenztreiber zum Ansteuern der Übertragungskabel. Dadurch kann die Differenzsignalübertragungsschaltung der Erfindung Stromverbrauch, Platzbedarf auf der Leiterplatte und Herstellungskosten senken.
Obwohl hierin nur eine bevorzugte Ausführungsform der Erfindung speziell dargestellt und beschrieben ist, wird deutlich, daß zahlreiche Abwandlungen und Änderungen der Erfindung im Rahmen der vorstehenden Lehren und der beigefügten Ansprüche möglich sind, ohne vom Grundgedanken und Schutzumfang der Erfindung abzuweichen.

Claims

Differenzsignalübertragungsschaltung zum Übertragen eines schnellen Signals über eine Differenzübertragungsleitung mit: einem CMOS- (komplementären Metall-Oxid-Halbleiter-) Differenztreiber zum Empfangen eines von einer LSI-Schaltung zu übertragenden schnellen Signals und Führen des Signals zu einem Differenzübertragungskabel; und einer Impedanzanpassungsschaltung, die zwischen einem Ausgang des CMOS-Differenztreibers und Masse vorgesehen ist, um eine Ausgangsimpedanz des CMOS-Differenztreibers zu senken; wobei die Impedanzanpassungsschaltung eine Reihenabschlußschaltung, die zwischen dem Ausgang des CMOS-Differenztreibers und dem Differenzübertragungskabel vorgesehen ist, und ein Paar Parallelwiderstände, die zwischen dem Ausgang des CMOS-Differenztreibers und Masse vorgesehen sind, aufweist, wobei die Summe des Widerstandes der Reihenabschlußschaltung und einer Gesamtimpedanz am Ausgang des CMOS-Differenztreibers an eine Kennimpedanz des Differenzübertragungskabels angepasst ist, und wobei die Gesamtimpedanz am Ausgang des CMOS-Differenztreibers von den Parallelwiderständen eingestellt wird.
Differenzsignalübertragungsschaltung nach Anspruch 1, wobei der CMOS-Differenztreiber in die LSI-Schaltung in einer Ausgangsstufe der LSI-Schaltung integriert ist, die eine integrierte CMOS-Schaltung ist.
Differenzsignalübertragungsschaltung nach Anspruch 1 oder 2, ferner mit einem an einem Ende des Differenzübertragungskabels gegenüber des CMOS-Differenztreibers vorgesehenen Differenzempfänger zum Empfangen und Wiedergeben des schnellen Signals über das Differenzübertragungskabel und einem an einem Eingang des Differenzempfängers angeschlossenen Empfängerwiderstand, um eine Eingangsimpedanz des Differenzempfängers an die Kennimpedanz des Übertragungskabels anzupassen.
Differenzsignalübertragungsschaltung nach einem der Ansprüche 1 bis 3, wobei die Reihenabschlußschaltung aufweist: einen Abschlußwiderstand in Reihe mit dem Differenzübertragungskabel, und eine Spitzenschaltung zum Kompensieren einer Hochfrequenz-Signalübertragungskennlinie der Differenzsignalübertragungsschaltung.
Differenzsignalübertragungsschaltung nach Anspruch 4, wobei der Reihenwiderstand und die Spitzenschaltung parallel zueinander verbunden sind und die Spitzenschaltung aus einem Widerstand und einem Kondensator gebildet ist, die in Reihe miteinander verbunden sind.
Differenzsignalübertragungsschaltung nach Anspruch 4 oder 5, wobei das schnelle Signal ein Impulssignal ist, dessen Übergangszeiten von Vorder- und Rückflanken durch die Spitzenschaltung kompensiert werden.
Differenzsignalübertragungsschaltung zum Übertragen eines schnellen Signals über eine Differenzübertragungsleitung mit: mehreren Übertragungskanälen zum Übertragen schneller Impulssignale, die durch eine LSI-Schaltung erzeugt werden, wobei jeder der Übertragungskanäle aufweist: einen CMOS- (komplementären Metall-Oxid-Halbleiter-) Differenztreiber zum Empfangen eines von der LSI-Schaltung zu übertragenden schnellen Signals und Führen des Signals zu einem Differenzübertragungskabel; eine Impedanzanpassungsschaltung, die zwischen einem Ausgang des CMOS-Differenztreibers und Masse vorgesehen ist, um eine Ausgangsimpedanz des CMOS-Differenztreibers zu senken; eine Reihenabschlußschaltung, die zwischen dem Ausgang des CMOS-Differenztreibers und dem Differenzübertragungskabel vorgesehen ist, um die Summe des Widerstandes der Reihenabschlußschaltung und einer Gesamtimpedanz am Ausgang des Treibers an eine Kennimpedanz des Differenzübertragungskabels anzupassen; und einen Differenzempfänger, der an einem Ende des Differenzübertragungskabels vorgesehen ist, zum Empfangen und Wiedergeben des schnellen Signals über das Differenzübertragungskabel; wobei der CMOS-Differenztreiber in jedem Übertragungskanal in die LSI-Schaltung integriert und wobei die LSI-Schaltung eine integrierte CMOS-Schaltung ist.
Differenzsignalübertragungsschaltung nach Anspruch 7, wobei jeder der Übertragungskanäle ferner einen Empfängerwiderstand aufweist, der an einem Eingang des Differenzempfängers angeschlossen ist, um eine Eingangsimpedanz des Differenzempfängers an die Kennimpedanz des Differenzübertragungskabels anzupassen.
Differenzsignalübertragungsschaltung nach Anspruch 7 oder 8, wobei die Reihenabschlußschaltung in jedem der Übertragungskanäle aufweist: einen Abschlußwiderstand in Reihe mit dem Differenzübertragungskabel, und eine Spitzenschaltung zum Kompensieren einer Hochfrequenz-Signalübertragungskennlinie der Differenzsignalübertragungsschaltung.
Differenzsignalübertragungsschaltung nach Anspruch 9, wobei der Reihenwiderstand und die Spitzenschaltung parallel zueinander verbunden sind und die Spitzenschaltung aus einem Widerstand und einem Kondensator gebildet ist, die in Reihe miteinander verbunden sind.
Differenzsignalübertragungsschaltung nach Anspruch 9 oder 10, wobei Überganszeiten von Vorder- und Rückflanken des schnellen Impulssignals durch die Spitzenschaltung kompensiert werden.