DE4100278C2 - Integrierte Schaltung mit einem Paar von Signalübertragungsleitungen - Google Patents

Integrierte Schaltung mit einem Paar von Signalübertragungsleitungen

Info

Publication number
DE4100278C2
DE4100278C2 DE4100278A DE4100278A DE4100278C2 DE 4100278 C2 DE4100278 C2 DE 4100278C2 DE 4100278 A DE4100278 A DE 4100278A DE 4100278 A DE4100278 A DE 4100278A DE 4100278 C2 DE4100278 C2 DE 4100278C2
Authority
DE
Germany
Prior art keywords
pair
circuit
transmission lines
signal transmission
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4100278A
Other languages
English (en)
Other versions
DE4100278A1 (de
Inventor
Keiichirou Nakanishi
Masaru Osanai
Minoru Yamada
Masakazu Yamamoto
Akira Masaki
Mitsuo Usami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE4100278A1 publication Critical patent/DE4100278A1/de
Application granted granted Critical
Publication of DE4100278C2 publication Critical patent/DE4100278C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01825—Coupling arrangements, impedance matching circuits
    • H03K19/01831—Coupling arrangements, impedance matching circuits with at least one differential stage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Amplifiers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

Die Erfindung betrifft eine integrierte Schaltung mit einer Vielzahl von Schaltungsblöcken sowie die Signalübertragung zu einzelnen Schaltungsblöcken.
Aufgrund der seit einiger Zeit erzielten großen Längen von Übertragungsleitungen infolge erhöhter Integrationsdichte und vergrößerter Substratfläche von IC-Halbleiterschaltungen ist es zu erhöhten Verzögerungszeiten bei der Signalausbreitung gekommen, was problematisch ist. Die Schwierigkeiten rühren davon her, daß Signalübertragung mit einem sogenannten Abschluß am nahen Ende zwischen den Schaltungselementen eines IC-Blocks zu einer Verzögerungszeit der Signalaus­ breitung führt, die proportional zum Quadrat der Leitungs­ länge ist. Das Prinzip des Abschlusses am nahen Ende besteht darin, Signalleitungen über Abschlußwiderstände zu treiben, die mit dem Sendeende der Leitungen verbunden sind. Gegen­ wärtig wird diese Technologie in breitem Umfang für die Sig­ nalübertragung zwischen Schaltungselementen in IC-Halblei­ terbauteilen verwendet, um den Vorteil zu nutzen, daß die Signale keinen Spannungsabfall aufweisen, selbst wenn sie über Leitungen hohen Widerstands geschickt werden.
Erheblich schnellere Signalübertragung als mit dem Prinzip des Abschlusses am nahen Ende ist mit einem sog. Abschluß am fernen Ende möglich, bei dem Ab­ schlußwiderstände an das Empfangsende der Signalleitungen angeschlossen werden. Das Prinzip des Abschlusses am fernen Ende, bei dem die Verzögerungszeit der Signalübertragung proportional zur Leitungslänge ist, ist ein wirkungsvolles Übertragungsprinzip, jedoch führt ein Konstantstrom, der in jeder Leitung fließt, zu einem Absenken des Signalpegels aufgrund eines Spannungsabfalls, was fehlerfreien Logikoperatio­ nen entgegenwirkt, wenn Leitungen hohen Widerstandes im IC- Bauteil verwendet werden.
Grundschaltungen für den Leitungsabschluß am fernen oder am nahen Ende sind im Tietze, Schenk: Halbleiterschaltungstechnik, 3. Auflage, Springer-Verlag Berlin, Heidelberg, New York, 1976, Abschnitt 17.3.9 angegeben.
Als Technik zum Beleben des Prinzips des Abschlusses am fer­ nen Ende trotz des erniedrigten Signalpegels unter den oben genannten Umständen wird ein Signalübertragungsprinzip mit Differenzsignalen auf einem Paar von Übertragungsleitungen in US-A-4,626,889 beschrieben. Dieses Prinzip der Differenz­ übertragung arbeitet so, daß Komplementärsignale, also ein Ausgangssignal und dessen invertierter Wert, von einem Lo­ gikglied über ein Leitungspaar übertragen werden und die Signale mit einer Differenzschaltung mit Abschluß am fernen Ende empfangen werden, so daß die Signalamplitude verdoppelt wird, wodurch der Verringerung der Signalamplitude entgegen­ gewirkt wird, wie sie beim Prinzip des Abschlusses am Ende auftritt.
Eine andere Technik, die darauf hinzielt, das Auftreten von Signalreflexion aufgrund nichtangepaßter Impedanzen am Sen­ deende und am Empfangsende zu verhindern, besteht darin, Ab­ schlußwiderstände sowohl am Sende- wie auch am Empfangsende eines Leitungspaars anzuordnen, wobei Widerstände in Reihe zwischen Abschlußwiderstände und die Leitungsenden gefügt werden, wie in JP-U-63-52322 (1986) beschrieben.
Beim Vorschlag gemäß der US 4,626,889 wird das Be­ stimmen des Abschlußwiderstandes für den Abschluß am fernen Ende nicht erwähnt, jedoch wird generell ein angepaßter Ab­ schluß verwendet, dessen Abschlußwiderstand der charakteri­ stischen Impedanz der Leitung gleichgesetzt wird, mit dem Ziel, das Auftreten von Reflexionssignalen aufgrund nichtan­ gepaßter Impedanz am Empfangsende zu verhindern.
Signalleitungen in einem IC-Bauteil weisen charakteristische Impedanzen üblicherweise zwischen 20-30 Ohm auf. Selbst wenn der Leitungswiderstand doppelt oder dreimal so hoch ist wie die charakteristische Impedanz, ist der durch ein logi­ sches Gatter zu liefernde Strom mehrfach höher als im Fall des Abschlusses am nahen Ende. Demgemäß muß ein logisches Glied, das ein Leitungspaar mit Abschluß am fernen Ende treibt, ein großes Stromlieferungsvermögen aufweisen, ver­ gleichbar dem eines Transistors. Beim Herstellen eines Halb­ leiterbauteils mit einer bestimmten Integrationsdichte ist demgemäß das Prinzip der Differenzübertragung mit Abschluß am fernen Ende von Vorteil gegenüber dem Prinzip des Ab­ schlusses am nahen Ende, was die Signalübertragungsgeschwin­ digkeit betrifft, wohingegen das erstere Prinzip gegenüber dem letzteren nachteilig ist, was die Chipgröße und die Lei­ stungsaufnahme betrifft.
Um das Problem nichtangepaßter Impedanzen zu überwinden, wurde vorgeschlagen, einen Widerstand in Reihe in ein Lei­ tungspaar einzufügen, wie in JP-U-63-52322 (1988) beschrieben. Je­ doch kann der Widerstandswert der in Reihe geschalteten Widerstände an beiden Leitungsenden zusätzlich zum Wider­ stand des Leitungspaars dazu führen, daß die Signalspannung am Empfangsende noch ernsthafter abfällt als bei der in der US 4,626,689 beschriebenen Technik.
Allgemein gilt, daß beim Weiterleiten eines logischen Sig­ nals in einem IC-Bauteil das von einem empfangenden logi­ schen Glied empfangene Signal wieder bis auf die Nominal­ signalamplitude verstärkt werden muß, bevor es zur nächsten Stufe weitergeleitet wird. JP-U-63-52322 (1988) beschäftigt sich jedoch nicht mit dem Problem, wie der Erniedrigung der Sig­ nalamplitude während der Übertragung innerhalb des IC-Bau­ teils entgegengewirkt werden kann.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltung mit Schaltungsblöcken zu schaffen, bei der die Laufzeit der Signale zwischen den Blöcken auch bei großer Entfernung kurz ist. Die Lösung dieser Aufgabe gelingt mit der in Anspruch 1 angegebenen Schaltung.
Bestimmte Ausführungsbeispiele der Erfindung sind dazu in der Lage, den Signalpegel am Empfangsende wiederzuge­ winnen, ohne daß die Größe von Logikgliedern erhöht werden muß oder die Leistungsaufnahme zu erhöhen ist.
Bei der Erfindung wird prinzipiell bei Übertragung eines Differenzsignals ein Paar von Signalleitungen, d. h. ein Leitungspaar am Sendeende abgeschlossen und am Empfangsende über einen Widerstand gekoppelt. Dabei kann als Logikglied zum Treiben des Leitungspaars eine ECL-Schaltung mit einer Emitterfolgerschaltung verwendet werden, die an ein Paar von Leitungen angeschlossen ist, die am Sendeende mit Anschlußwiderständen versehen ist, oder es wird eine Push-Pull-Schaltung an ein Paar von Leitungen angeschlossen, die am Sendeende mit Ab­ schlußwiderständen versehen sind. Als Schaltung zum Empfan­ gen von Signalen auf dem Leitungspaar kann eine hochverstär­ kende Schaltung verwendet werden, die eine oder mehrere Stu­ fen einer spannungsverstärkenden Schaltung aufweist, die zwischen einen Differenzverstärker und eine Stromverstär­ kungsschaltung geschaltet ist.
Weiterhin kann ein Paar von Leitungen mit einer Länge von mindestens 20 mm in mindestens zwei Segmente unterteilt sein, wobei eine Zwischenver­ stärkerschaltung mit invertierten Eingängen und Ausgängen zwischen jeden Knoten der Leitungssegmente geschaltet ist.
Oder es ist dafür gesorgt, daß dann, wenn mehrere elektrische Verbindungslei­ tungen mit zwischenliegenden Isolierschichten über einem Halbleitersubstrat übereinandergeschichtet sind, über und unter einem Paar von Leitungen in einer elektrischen Verbin­ dungsschicht n keine anderen Leitungen parallel oder über Kreuz zum Leitungspaar in der elektrischen Verbindungs­ schicht n laufen dürfen, also keine Leitungen in den elek­ trischen Verbindungsschichten n+1 und n-1.
Weiterhin kann dafür Sorge getragen werden, daß dann, wenn mehrere elektrische Verbin­ dungsschichten mit zwischenliegenden Isolierschichten über einem Halbleitersubstrat ausgebildet sind, die Isolier­ schicht für ein Paar von Leitungen in der signalleitenden Schicht n zu Leitungspaaren in den leitenden Schichten n+1 und n-1 dicker ausgebildet wird als diejenige für elektri­ sche Verbindungsschichten, die nicht dem Prinzip der Diffe­ renzsignalübertragung unterworfen sind.
Dabei weist z. B. ein Widerstand, der ein Paar von Leitungen am Empfangsende mit­ einander verbindet, einen Widerstandswert auf, der geringer ist oder gleich groß ist wie der Widerstand des Leitungs­ paars.
Die Erfindung beruht auf Kenntnissen, wie sie durch Untersu­ chungen an bekannten Schaltungen gewonnen wurden, was im fol­ genden beschrieben wird.
Zunächst werden das herkömmliche Prinzip des Abschlusses am nahen Ende, das herkömmliche Prinzip der Differenzsignal­ übertragung mit angepaßtem Abschluß am fernen Ende und das Differenzsignalübertragungsprinzip gemäß der vorliegenden Erfindung in bezug auf die Stromstärke miteinander vergli­ chen, die durch ein Logikglied zu liefern ist.
Bei der Signalübertragung mit dem Prinzip des Abschlusses am nahen Ende fließt wenig Strom in der Übertragungsleitung, und die Stromstärke I₁, die durch das sendende Logikglied zu liefern ist, ist durch den Widerstandswert R₁ des Abschluß­ widerstands bestimmt, der am Sendeende angeschlossen ist.
Im Fall der Kombination einer Differenzübertragungsschaltung und eines angepaßten Anschlusses am fernen Ende fließen alle Ströme in den Abschlußwiderständen am Empfangsende durch das Leitungspaar, wodurch die Stromstärke I2, wie sie durch ein sendendes Logikglied zu liefern ist, von der Summe der Wi­ derstände R₂ der Abschlußwiderstände am Empfangsende ab­ hängt.
Im Fall einer Differenzübertragungsschaltung gemäß der Er­ findung fließen prinzipiell Ströme in beiden Abschlußwiderständen, die an das Sendeende des Leitungspaars angeschlossen sind, und die von einem Logikglied zu liefernde Stromstärke I₃ hängt vom Parallelwiderstandswert R₃ der Abschlußwiderstände und des Leitungspaars ab.
Die Widerstandswerte R₁, R₂ und R₃ stehen in der Beziehung R₁<R₃<R₂, weswegen die jeweiligen Stromstärken, wie sie von einem Logikglied zum Erzielen eines gewissen Ausgangsspan­ nungspegels zu liefern sind, in der Beziehung I₂<I₃<I₁ ste­ hen. Dementsprechend ist das Differenzübertragungsprinzip von Vorteil gegenüber dem herkömmlichen kombinierten Prinzip der Differenzübertra­ gungsschaltung und des angepaßten Anschlusses am fernen En­ de, was den vom logischen Glied zu liefernden Strom be­ trifft, d. h. in bezug auf die Leistungsaufnahme des Glie­ des.
Der nächste Gesichtspunkt betrifft die Ausbreitungsverzöge­ rungszeit in den Signalübertragungsleitungen für die ver­ schiedenen Abschlußprinzipien. Wenn eine gewisse Spannung am Sendeende einer Übertragungsleitung mit hohem Widerstand verwendet wird und das Spannungssignal am offenen Empfangs­ ende und das Stromsignal am kurzgeschlossenen Empfangsende untersucht werden, zeigt es sich, daß die Anstiegszeit des Stroms um 1/3 bis 1/10 kürzer ist als die Anstiegszeit der Spannung, was allgemein bekannt ist.
Das herkömmliche Prinzip des Abschlusses am nahen Ende ent­ spricht dem oben genannten offenen Empfangsende, was den un­ günstigsten Fall in bezug auf die Anstiegszeit des empfan­ genen Spannungssignals darstellt. Im Gegensatz hierzu lie­ fern das herkömmliche kombinierte Prinzip der Differenzüber­ tragung und des angepaßten Abschlusses am fernen Ende wie auch das Differenzübertragungsprinzip gemäß der Erfindung Spannungsanstiegszeiten, die zwischen den oben genannten Zeiten für das offene Empfangsende und das kurzgeschlossene Empfangsende liegen. Der bestimmende Faktor für die Span­ nungsanstiegszeit ist der Widerstandswert des Abschlußwider­ stands beim herkömmlichen Prinzip der Differenzübertragung und des Abschlusses am fernen Ende oder der Widerstandswert des Widerstandes, der das Leitungspaar und das Empfangsende miteinander verbindet. Je kleiner der Widerstand, desto kür­ zer ist die Anstiegszeit.
Aus der Betrachtung oder Leistungsaufnahme der Schaltung und des Verkürzens der Anstiegszeit folgt, daß das erfindungsge­ mäße Differenzübertragungsprinzip zu einer Anstiegszeit füh­ ren kann, die genauso kurz ist wie beim herkömmlichen kombi­ nierten Prinzip der Differenzübertragung und des angepaßten Anschlusses am fernen Ende, jedoch bei geringerer Leistungs­ aufnahme.
Der letzte Gesichtspunkt schließlich ist das Wiederherstel­ len der Signalamplitude am Empfangsende. Wenn die Signalanstiegszeit durch die Verringerung des Widerstandswertes am Empfangsende des Leitungspaars verkürzt wird, fällt die Sig­ nalamplitude am Empfangsende infolge der Spannungsteilung durch den Widerstandswert des Leitungspaars und den Wider­ standswert des Widerstands am empfangenden Ende beträcht­ lich ab. Bei einem Ausführungsbeispiel mit ECL-Schaltungen als logische Glieder am Sende- und Empfangsende, mit üblichen ECL-Schaltungen mit einem Verstärkungsfaktor von 4 oder 5, wurde eine Verringerung der Signalamplitude am Empfangsende auf 20% oder weniger der Originalsignalamplitude am Sende­ ende festgestellt, wodurch es nicht mehr möglich ist, die Signalamplitude mit dem logischen Glied am Empfangsende wie­ derherzustellen. Wird jedoch eine Spannungsverstärkungs­ schaltung zwischen den Stromschalter und den Emitterfolger in der ECL-Schaltung geschaltet, die als logisches Glied am Empfangsende verwendet wird, wird es möglich, den Verstär­ kungsfaktor auf etwa 20 zu erhöhen. Eine solche ECL-Schal­ tung ist dazu in der Lage, die Signalamplitude auch im Fall einer Schwächung auf etwa 5% am Empfangsende wiederherzu­ stellen.
Die Erfindung wird anhand von durch Figuren veranschaulich­ ten Ausführungsbeispielen erläutert.
Fig. 1: schematische Draufsicht auf einen integrierten Schaltkreis gemäß einem Ausführungsbeispiel der Erfindung.
Fig. 2A bis 2C: Schaltbilder zum Vergleichen eines erfin­ dungsgemäßen IC-Halbleiterbauteils mit herkömmlichen Bau­ teilen.
Fig. 3A und 3B: Diagramme, die zeigen, wie die Signalaus­ breitungs-Verzögerungszeit durch die Erfindung verkürzt wer­ den kann.
Fig. 4 und 5: Querschnitte, die als Beispiele die Struktur eines Transistors, elektrischer Verbindungsschichten und eines diffundierten Widerstandes zeigen, wie sie bei einem Ausführungsbeispiel der Erfindung verwendet werden können.
Fig. 6: Schaltbild einer Schaltung an einem Sendeende, ge­ mäß einem Ausführungsbeispiel der Erfindung.
Fig. 7A und 7B: Diagramme zum Erläutern der Funktion der Schaltung von Fig. 6.
Fig. 8: Schaltbild einer Schaltung an einem Empfangsende gemäß einem Ausführungsbeispiel der Erfindung.
Fig. 9: schematische Draufsicht auf eine integrierte Schaltung mit einem Zwischenverstärker, gemäß einem Ausführungs­ beispiel der Erfindung.
Fig. 10: Diagramm zum Veranschaulichen der Wirkung des Zwi­ schenverstärkers gemäß Fig. 9.
Fig. 11: schematische Draufsicht auf eine integrierte Schaltung mit mehreren Schaltungsblöcken, gemäß einem Ausfüh­ rungsbeispiel der Erfindung.
Fig. 12A und 12B: perspektivische Explosionsdarstellung bzw. Querschnitt durch eine integrierte Schaltung mit mehreren übereinandergeschichteten elektrischen Verbindungsschichten, gemäß einem weiteren Ausführungsbeispiel der Erfindung.
Fig. 13: Diagramm, das die Beziehung zwischen der charakte­ ristischen Impedanz und dem Abstand zwischen einer Leitung und einem Masseträger veranschaulicht.
Fig. 14A und 14B: eine perspektivische, Explosionsdarstel­ lung bzw. ein Querschnitt durch eine integrierte Schaltung mit mehreren übereinandergeschichteten elektrischen Verbindungs­ schichten, gemäß einem weiteren Ausführungsbeispiel der Er­ findung.
Fig. 1 ist eine Draufsicht auf eine integrierte Halbleiter­ schaltung gemäß einem ersten Ausführungsbeispiel der Erfin­ dung. Die integrierte Schaltung (Chip) weist einen aktiven Bereich 14 auf, der in eine Vielzahl von Schaltungszellbe­ reichen 13 unterteilt ist, mit jeweils zahlreichen logischen Gliedern in jedem Schaltungszellbereich. Schaltungszellbe­ reiche sind miteinander verbunden. Zum Beispiel sind logi­ sche Glieder 6 und 7 durch ein Paar Übertragungsleitungen 3a und 3b aus Aluminium verbunden, die über einem Halbleitersub­ strat ausgebildet sind und gegenüber diesem isoliert sind. Bei diesem Ausführungsbeispiel sind die logischen Glieder 6 und 7 ECL-Schaltungen, die komplementäre Ausgangssignale liefern, z. B. ein NOR- und ein ODER-Signal. Die Komplemen­ tärausgänge der ECL-Schaltung 6 am sendenden Ende schließen am sendenden Ende über Widerstände 5a und 5b ab. Die Ausgän­ ge sind mit einem Paar Leitungen 3a und 3b miteinander ver­ bunden, die über einen Steuerwiderstand 4 in der ECL-Schal­ tung am empfangenden Ende miteinander gekoppelt sind und die darüber hinaus mit den Komplementäreingängen der ECL-Schal­ tung am empfangenden Ende verbunden sind. Die ECL-Schaltun­ gen 6 und 7, das Leitungspaar 3a und 3b und der Widerstand 4 stellen einen von vielen Komponenten integrierter Schaltungen im IC-Halbleiterbauteil 14 dar. Sie dienen zur Verbindung zwi­ schen Schaltungszellen. Es sind auch integrierte Schaltungen auf Grundlage des herkömmlichen Abschlusses am nahen Ende im IC-Halbleiterbauteil 14 vorhanden, die für Verbindungen in den Zellen verwendet werden.
Die ECL-Schaltungen 6 und 7 bestehen jeweils aus Transisto­ ren und Widerständen, die durch Diffusion oder durch einen anderen Prozeß in einem Schaltungszellenbereich hergestellt sind und mit Aluminiumleitungen untereinander verbunden sind, die z. B. durch Bedampfen abgeschieden worden sind. Der Wi­ derstand 4 ist z. B. durch Diffusion in einem Schaltungszel­ lenbereich hergestellt. Es ist auch möglich, die Widerstände in der ECL-Schaltung und den Widerstand 4 mit Polysilizium herzustellen. Das Leitungspaar 3a und 3b ist z. B. durch Be­ dampfen mit Aluminium hergestellt.
Fig. 4 zeigt ein Beispiel der Struktur von Transistoren und Aluminiumleitungen, wie sie beim Ausführungsbeispiel verwen­ det werden; Fig. 5 zeigt die Struktur von Widerständen. Die­ se Schaltungselemente können leicht mit bekannter IC-Techno­ logie hergestellt werden. Während die Schaltung 6 am Sende­ ende, die Schaltung 7 am Empfangsende und der Steuerwider­ stand 4 im Halbleitersubstrat ausgebildet sind, ist es für den Widerstand 4 auch möglich, daß er auf dem Substrat aus­ gebildet ist.
Die Fig. 3A und 3B zeigen Meßergebnisse der Signalausbrei­ tungs-Verzögerungszeit für vier Leitungspaare mit unter­ schiedlichen Längen und charakteristischen Impedanzen (zwei unterschiedliche Formen und zwei unterschiedliche Längen), die im vorgenannten IC hergestellt wurden. Die Signalaus­ breitungs-Verzögerungszeit wurde dadurch gemessen, daß der Widerstandswert des Steuerwiderstands 4 am Signalempfangs­ ende des Leitungspaars von Fig. 1 verändert wurde. Die vier Proben wiesen folgende Eigenschaften auf.
Proben A₁ und A₂:
Charakteristische Impedanzen:
Leitung gegen Masse (Bezugspotentialleitung):
Zoc = 68 Ohm
von Leitung zu Leitung: Zod = 37 Ohm
Leitungswiderstand pro Einheitslänge: R = 12 Ohm/mm
Leitungslänge: lA1 = 15 mm (für die Probe A₁), lA2 = 30 mm (für die Probe A₂)
Proben B₁ und B₂:
Charakteristische Impedanzen:
Leitung gegen Masse (Bezugspotentialleitung):
Zoc = 30 Ohm
von Leitung zu Leitung: Zod = 25 Ohm
Leitungswiderstand pro Einheitslänge: R = 12 Ohm/mm
Leitungslänge: lB1 = 15 mm (für die Probe B₁), lB2 = 30 mm (für die Probe B₂)
Die charakteristische Impedanz für die Leitung gegen Masse gilt für eine Aluminiumleitung gegenüber der Oberfläche des Elements oder einem Level, auf dem Transistoren und Wider­ stände ausgebildet sind. Die charakteristische Impedanz für eine Leitung zu einer anderen bezieht sich auf benachbarte Leitungen, die ein Leitungspaar bilden.
Das Diagramm von Fig. 3A weist verschiedene Abszissen (a) bis (c) auf. (a) repräsentiert das Verhältnis der Spannungs­ amplitude V₀ am Empfangsende zur Spannungsamplitude Vi am Sendeende des Leitungspaars. (b) repräsentiert das Verhält­ nis zwischen dem Gleichspannungs-Leitungswiderstand, der das Produkt R × l des Leitungswiderstands pro Einheitslänge (R) und der Leitungslänge l ist, und dem Widerstand RT des Steuerwiderstands, der das Leitungspaar am Empfangsende ver­ bindet. (c) repräsentiert die Verstärkung der Schaltung am Empfangsende, die erforderlich ist, um die Spannungsamplitu­ de V₀ am Empfangsende der Leitung mit der Amplitude Vi am Sendeende in Übereinstimmung zu bringen. Die Ordinate des Diagramms repräsentiert die Verzögerungszeit der Signalaus­ breitung zwischen dem Sendeende und dem Empfangsende des Leitungspaars in Nanosekunden.
Das Diagramm von Fig. 3A macht deutlich, daß dann, wenn der Wert V₀/Vi mindestens zu 0,3 gewählt wird oder wenn der Wert R × l/RT mindestens auf den Wert 1 oder auf einen wesentlich größeren Wert gesetzt wird, die Ausbreitungsverzögerungszeit auf etwa 50% oder noch weniger verringert werden kann, als sie im Fall des Prinzips mit Abschluß am nahen Ende erreich­ bar ist. Für R × l/RT = 0 (RT = ∞) werden unter allen Proben die längsten Verzögerungszeiten gemessen, selbst für Probe B₂ (mit einer Leitungslänge von 30 mm). In diesem Fall muß das logische Glied am Signalempfangsende einen Verstärkungs­ faktor von mindestens 3 aufweisen. Mit abnehmendem Wert von V₀/Vi nähert sich die Signalausbreitungs-Verzögerungszeit einem minimalen konstanten Wert, da die höchste Ausbrei­ tungsgeschwindigkeit einer elektromagnetischen Welle in einem Medium mit einer Dielektrizitätskonstanten ε und einer magnetischen Permeabilität µ auf 1/√ begrenzt ist. Wenn der Verstärkungsfaktor des logischen Gliedes am Empfangsende auf den Wert 20 oder noch höher gesetzt wird, ist es mög­ lich, Hochgeschwindigkeits-Signalübertragung zu realisieren, die nur durch die Ausbreitungsverzögerungszeit begrenzt ist, die durch √ festgelegt ist.
Bei Anwendung des herkömmlichen Prinzips der Signalübertra­ gung mit Abschluß am nahen Ende werden Aluminiumleitungen in einem LSI-Bauteil (d. h. Large-Scale-Integration) mit Pulldown-Widerständen am Sendeende ab­ geschlossen, und es sind keine Abschlußwiderstände am Em­ pfangsende vorhanden. Dementsprechend fließen durch diese Leitungen nur Basisströme zu den ECL-Schaltungen am Em­ pfangsende, und ein Signal kann sich selbst auf einer Lei­ tung hohen Widerstandes (z. B. R × l << 0,1 Z₀) zur Schal­ tung am Empfangsende mit einer Amplitude ausbreiten, die durch den Pulldown-Widerstand am Sendeende vorgegeben ist, ohne daß wesentliche Schwächung auftritt. Dieser Zustand ist dem Spezialfall des Ausführungsbeispiels äquivalent, bei dem RT = ∞ gilt, wie durch einen Punkt auf der Abszisse für V₀/Vi = 1 oder für R × l/RT = 0 im Diagramm von Fig. 3A re­ präsentiert. Im allgemeinen weisen Übertragungsleitungen in einem IC-Bauteil hohen Widerstand auf, und die Signalaus­ breitungsverzögerungszeit beim Prinzip mit Abschluß am nahen Ende ist proportional zur Zeitkonstanten CRl², die das Pro­ dukt aus dem Leitungswiderstand R × l und der Leitungskapa­ zität C × l ist. Der Leitungswiderstand R × l und die Lei­ tungskapazität C × l sind demgemäß beide proportional zur Leitungslänge i, weswegen die Verzögerungszeit proportional zum Quadrat der Leitungslänge L ist. Demgemäß wächst die Verzögerungszeit mit zunehmender Leitungslänge beträchtlich an.
Wenn andererseits der Wert von V₀/Vi abnimmt oder der Wert von R × l/RT zunimmt, wird die Signalausbreitungs-Verzöge­ rungszeit wegen der Begrenzung der Signalausbreitungsge­ schwindigkeit auf √, wie oben angegeben, proportional zur Leitungslänge l. Für einen mittleren Wert von V₀/Vi ist die Zeitkonstante proportional zu einer Potenz der Leitungslänge mit einem Exponenten zwischen dem Wert 1 und 2. Fig. 3B stellt diese Beziehung graphisch dar, wobei R × l/RT auf der Abszisse aufgetragen ist, während die Ordinate den Exponen­ ten n angibt, mit dem die Verzögerungszeit als Potenz der Leitungslänge anwächst. Die zwei Kurven im Diagramm gelten für die Proben A₁ und A₂ bzw. die Proben B₁ und B₂, wie in Fig. 3A. Obwohl beide Sätze von Proben den Wert n = 2 im Punkt R × l/RT = 0 aufweisen sollten, ist der Wert von n selbst für R × l/RT = 0,1 auf der Abszisse des Diagramms schon kleiner als 2. Der Wert n nimmt mit zunehmendem Wert R × l/RT oder mit abnehmendem RT ab. Für die Proben A₁ und A₂ ist der Wert n etwa 1, wenn R × l/RT etwa 5 ist. Für die Proben B₁ und B₂ muß der Wert von R × l/RT beträchtlich er­ höht werden, um den Exponenten n = 1 zu erhalten.
Um erhöhte Verstärkung durch die logischen Glieder zu erhal­ ten, kann eine Verstärkungsschaltung mit einem zweistufigen Emitterfolger verwendet werden, der an einen Differenzver­ stärker angeschlossen ist, wie in Fig. 8 dargestellt.
Es wird nun das Ergebnis einer Messung des Stroms zur ECL- Schaltung am Sendeende im Vergleich zum Fall der Anwendung des herkömmlichen Abschlußprinzips erläutert.
Die Fig. 2A bis 2C veranschaulichen das Prinzip des Ab­ schlusses am nahen Ende, das Differenzübertragungsprinzip gemäß einem Ausführungsbeispiel der Erfindung bzw. das Prin­ zip einer Differenzübertragung mit Abschlußanpassung am ent­ fernten Ende, jeweils für den Fall des Treibens einer Lei­ tung 3 bzw. von Leitungen 3 mit einer charakteristischen Im­ pedanz von Leitung gegen Masse von 30,2 Ohm, einer charakte­ ristischen Impedanz von Leitung gegen Leitung von 25,4 Ohm, einem Leitungswiderstand pro Einheitslänge von 12 Ohm/mm und einer Leitungslänge von 30 mm für die Proben. Das Treiben erfolgt mit der ECL-Schaltung 5.
Im Fall der Signalübertragung auf Grundlage des Prinzips des Abschlusses am nahen Ende, wie in Fig. 2A dargestellt, waren die Signalamplituden am Sendeende und am Empfangsende je­ weils etwa 490 mV und die Ströme, die durch den Emitterfol­ ger in der ECL-Schaltung 5 am Sendeende flossen, betrugen 1,39 mA für den hohen Pegel und 0,68 mA für den niederen Pe­ gel.
Im Fall der Signalübertragung mit dem Prinzip der Differenz­ übertragung gemäß der Erfindung, wie durch Fig. 2B veran­ schaulicht, flossen Ströme von 1,86 mA für den hohen Pegel und 0,21 mA für den niederen Pegel durch den Emitterfolger in der ECL-Schaltung 6 am Sendeende, wenn die Signalamplitu­ de am Sendeende auf 490 mV gesetzt wurde, entsprechend wie beim vorigen Fall. Der Strom für den hohen Pegel beträgt also etwa das 1,3-fache gegenüber dem Fall beim Prinzip mit dem Abschluß am nahen Ende. Eine beabsichtigte logische Ope­ ration konnte ausgeführt werden, ohne daß die Stromkapazität des Transistors geändert werden mußte. Die Signalamplitude am Empfangsende betrugt 150 mV, und die logische Schaltung 7 am Empfangsende führte die übliche logische Operation aus.
Wenn die Differenzübertragungsschaltung und der angepaßte Anschluß am fernen Ende kombiniert wurden, wie in Fig. 2C dargestellt, floß ein Strom von 2,47 mA für den hohen Pegel und ein solcher von 1,20 mA für den niederen Pegel durch den Emitterfolger, wenn die Signalamplitude am Sendeende auf 490 mV gesetzt wurde, was mit dem Wert für die vorigen Fälle übereinstimmt. Diese Stromstärken sind etwa doppelt so groß wie im Fall des Prinzips des Abschlusses am nahen Ende, und sie erfordern erhöhte Stromkapazität der Transistoren. Die Signalamplitude am Empfangsende war etwa 32 mV. Die Dämpfung war im Vergleich zur erfindungsgemäßen Anordnung gemäß Fig. 2B zu groß, als daß die ECL-Schaltung 5′ in gleicher Konfi­ guration als Treiberglied hätte verwendet werden können, weswegen es erforderlich war, eine spezielle Verstärker­ schaltung mit hoher Verstärkung zu verwenden.
Fig. 6 ist ein schematisches Schaltbild des Hauptteils einer Schaltungsanordnung gemäß einem zweiten Ausführungsbeispiel der Erfindung. Dieses Ausführungsbeispiel bezieht sich auf die ECL-Schaltung 6 am Sendeende, wie sie in Fig. 1 darge­ stellt ist, wobei die Emitterfolgerstufe durch eine Push- Pull-Schaltung ersetzt ist. Fig. 6 stellt nur den Push-Pull- Abschnitt der ECL-Schaltung dar, der wie folgt arbeitet.
Die Push-Pull-ECL-Schaltung von Fig. 6 weist zwei Ausgangs­ anschlüsse Vout1 und Vout2 auf, von denen der erste das Aus­ gangssignal von einem ODER-Glied und der zweite das Aus­ gangssignal von einem NOR-Glied für die Eingangsspannung Vin liefert, d. h. sie liefert komplementäre Ausgangssignale. Im folgenden wird erläutert, wie die Schaltung das ODER-Glied- Ausgangssignal Vout1 auf das Eingangssignal Vin hin liefert. Wenn der Eingangswert Vin einen Übergang von Tief nach Hoch aufweist, gibt ein Stromschalter, der aus Transistoren Q₁ und Q₂ und Widerständen R₁ und R₂ gebildet ist, eine hohe Spannung an einem Knoten A und eine niedere Spannung an einem Knoten B ab. Einem Transistor Q₃ wird ein Basisstrom zugeführt, wodurch er leitend wird und einen Strom von sei­ nem Kollektor zu seinem Emitter und einem Widerstand R₃ fließen läßt, was zum ODER-Glied-Ausgangssignal am Ausgangs­ anschluß Vout1 auf das Eingangssignal Vin hinführt. Bis zu diesem Punkt ist der Ablauf identisch mit dem bei einer her­ kömmlichen ECL-Schaltung, bei der der sich in einem Zustand geringen Widerstands befindliche Transistor Q₃ dazu führt, daß eine Last CL, der das Ausgangssignal Vout1 zugeführt wird, schnell aufgeladen wird, wodurch Hochgeschwindigkeits­ betrieb möglich ist. In diesem Zustand weist der Knoten 3 eine niederigere Spannung auf als ein Knoten D, was dazu führt, daß ein Kondensator C geladen wird.
Wenn das Eingangssignal Vin von hohem auf niederen Pegel übergegangen ist, fällt die Spannung am Ausgangsknoten A des Stromschalters auf einen niederen Wert, wodurch der Transi­ stor Q₃ gesperrt wird. In einer üblichen ECL-Schaltung, bei der Q₄, Q₅, Q₆ , R₄ und C fehlen, weist das Ausgangssignal Vout eine Abfallszeit auf, die durch die Zeitkonstante des Widerstandes R₃ und der Lastkapazität CL bestimmt ist. Hoch­ geschwindigkeitsfunktion ist demgemäß nicht zu erwarten. Demgegenüber geht beim Ausführungsbeispiel der Knoten 3 auf höhere Spannung als der Knoten D, was dazu führt, daß sich der Kondensator C über den Transistor Q₄ entlädt. Der Tran­ sistor Q₄ wird dadurch leitend und entlädt den Lastkondensa­ tor in kurzer Zeit. Dementsprechend ist ein steiler Verlauf der fallenden Flanke des Signals erzielbar. Der Transistor Q₅ erzeugt eine Vorspannung für den Transistor Q₄, und der Transistor Q₆ dient zum Klemmen des niederen Pegels des Aus­ gangssignals Vout1, so daß der Transistor Q₄ nicht bei zu geringem Pegel gesättigt wird.
Der Ablauf für das NOR-Glied-Ausgangssignal Vout2 ist im we­ sentlichen derselbe wie der für das Ausgangssignal Vout1 mit dem einzigen Unterschied, daß durch den Stromschalter ein invertiertes Ausgangssignal geliefert wird.
Fig. 7B zeigt den Signalverlauf, wie er am Empfangsende des Treibergliedes beim Signalübertragungs­ prinzip gemäß Fig. 2B erhalten wird, wenn die Push-Pull- Schaltung gemäß Fig. 6 verwendet wird. Fig. 7A zeigt zum Vergleich den Signalverlauf im Fall des Verwendens einer herkömmlichen ECL-Schaltung. Für gewöhnlich weist eine ECL- Schaltung für ein Signal eine längere Abfallzeit als An­ stiegszeit auf. Wenn dann Komplementär-Ausgangssignale für Differenzsignale verwendet werden, ist der Überkreuzungs­ punkt der Signale nach oben verschoben, anstatt daß er bei einem Pegel von 50% der Amplitude beider Signale liegt. Dementsprechend weist der Überkreuzungspunkt eine Verzöge­ rungszeitspanne gegen den 50% Punkt des ansteigenden Sig­ nals auf. Demgegenüber erzeugt die Push-Pull-Schaltung gemäß Fig. 6 im wesentlichen dieselben Schaltzeiten für steigende und fallende Signale, was das Auftreten der Verzögerungs­ zeitspanne gemäß Fig. 7A verhindert, wodurch die Signal­ ausbreitungszeit verkürzt werden kann.
Eine Untersuchung zeigte, daß das Verwenden der Push-Pull- ECL-Schaltung gemäß Fig. 6 statt der in Fig. 1 dargestellten ECL-Schaltung 6 am Sendeende die Signalausbreitungs-Verzöge­ rungszeit um 60 bis 100 ps bei einer Leitungslänge von 15 mm oder um 200 bis 250 ps bei einer Leitungslänge von 30 mm im Vergleich zum Fall des Verwendens der ECL-Schaltung 6 ver­ kürzte.
Fig. 8 ist eine schematisches Schaltbild für einen maßgebli­ chen Abschnitt einer Schaltungsanordnung gemäß einem dritten Ausführungsbeispiel der Erfindung. Bei diesem Ausführungs­ beispiel ist die ECL-Schaltung 7 gemäß Fig. 1 am Empfangs­ ende durch eine Verstärkungsschaltung mit hoher Verstärkung ersetzt, die aus einer Spannungsverstärkungsschaltung be­ steht, die in Reihe zwischen einen Differenzverstärker und einen Emitterfolger geschaltet ist. In Fig. 8 ist nur der Abschnitt der Verstärkungsschaltung mit hoher Verstärkung dargestellt, der wie folgt arbeitet.
Die hochverstärkende Schaltung weist einen Transistor Q₃ auf, der Spannungsverstärkung des Ausgangssignals von einem Schalter bewirkt, der aus Transistoren Q₁ und Q₂ sowie Wi­ derständen R₁ und R₂ besteht, und sie weist einen Transistor Q₄ mit Emitterfolger-Konfiguration auf, der Stromverstärkung des Ausgangssignals vom Transistor Q₃ bewirkt. Die Schaltung weist einen hohen Verstärkungsfaktor von etwa 25 auf, im Vergleich mit 4 bis 5 bei einer herkömmlichen ECL-Schaltung.
Wenn die hochverstärkende Schaltung an das Empfangsende des Leitungspaars angeschlossen wird, wird eine Ausbreitungs- Verzögerungszeit erhalten, wie sie für die Abszisse (c) in Fig. 3A für einen Verstärkungsfaktor der Schaltung am Em­ pfangsende von etwa 25 gilt. Dadurch wird es möglich, für die vier Beispiele von Leitungen gemäß Fig. 3A Übertragungs­ geschwindigkeiten zu erhalten, die im wesentlichen zur Aus­ breitungs-Verzögerungszeit √ führen.
Die vorstehend genannten drei Ausführungsbeispiele gelten für den Fall des Verwendens einer ECL-Schaltung (Fig. 1), einer Push-Pull-ECL-Schaltung (Fig. 6) und einer hochver­ stärkenden Schaltung (Fig. 8) für logische Glieder, die Sig­ nalübertragung zwischen Schaltungselementen in einem IC-Bau­ teil vornehmen. Diese Schaltungen für die logischen Glieder müssen nicht jeweils für sich eingesetzt werden, sondern sie werden vorzugsweise in beliebigen Kombinationen in IC-Bau­ teilen gemeinsam verwendet, abhängig von der erforderlichen Verarbeitungsgeschwindigkeit und der Signalamplitude.
Fig. 9 ist eine Draufsicht auf eine Schaltung gemäß einem vierten Ausführungsbeispiel der Erfindung. Abweichend von der Anordnung gemäß Fig. 1, bei der ein Signal auf dem Lei­ tungspaar 3a und 3b mit einer Leitungslänge l auf Grundlage eines Schaltungsprinzips für Differenzübertragung mit einem Steuerwiderstand für die Ausbreitungs-Verzögerungszeit über­ tragen wird, weist die Anordnung von Fig. 9 ein Leitungspaar auf, das in zwei einzelne Leitungspaare 3c und 3d bzw. 3e und 3f unterteilt ist, deren Längen jeweils gleich sind, mit einem zwischengeschalteten Verstärker 8 zwischen den beiden Leitungspaaren. Dieser zwischengeschaltete Verstärker 8 kann im Substrat zusammen mit dem Herstellen der ECL-Schaltungen 6 und 7 am Sende- bzw. Empfangsende hergestellt werden.
Im folgenden wird beschrieben, wie die Ausbreitungszeit durch Unterteilen des Leitungspaars in Segmente und das Vor­ sehen von Pufferschaltungen zwischen aufeinanderfolgenden Segmenten verkürzt werden kann. Fig. 10 ist ein Digramm, das das Verhältnis τ′/τ₀ darstellt. Dabei ist τ′ die Ausbrei­ tungsverzögerungszeit für den Fall, daß ein zwischengeschal­ teter Verstärker in einem unterteilten Leitungspaar vorhan­ den ist. τ₀ ist demgegenüber die Ausbreitungsverzögerungs­ zeit ohne Leitungsunterteilung. Die Zeiten sind über der Leitungslänge l als Abszisse aufgetragen. Die Ausbreitungs­ verzögerungszeit beinhaltet Verzögerungszeiten von den logi­ schen Gliedern des Sendeendes und des Zwischenverstärkers, zusätzlich zur Verzögerungszeit durch das Leitungspaar. Da die Verzögerungszeit durch das Leitungspaar proportional zu der Potenz der Leitungslänge ist, mit einem Exponenten zwischen 1 und 2, wie oben in Zusammenhang mit den Fig. 3A und 3B erläutert, ist die Summe der Verzögerungszeiten zwei­ er Leitungspaarsegmente kürzer als die einer nichtunterteil­ ten Leitung. Damit durch das Unterteilen und das Einsetzen des Zwischenverstärkers insgesamt eine verkürzte Verzöge­ rungszeit erhalten wird, muß wegen der Verzögerung im Zwi­ schenverstärker die Verringerung der Verzögerungszeit durch Unterteilung des Leitungspaars größer sein als die Erhöhung der Verzögerungszeit durch den Zwischenverstärker. Der Mini­ malwert der Leitungslänge, für den diese Bedingung gilt, d. h. bei dem die Leitungslänge einen Wert von mindestens 1,0 auf der Ordinate in Fig. 10 liefert, ist 20 mm. Das Dia­ gramm von Fig. 10 macht deutlich, daß es im Hinblick auf verringerte Ausbreitungsverzögerungszeit von Vorteil ist, ein Leitungspaar mit einer Länge über 20 mm zweizuteilen und mit einer Pufferschaltung (einem Zwischenverstärker) zu treiben. Beim Ausführungsbeispiel sind der Zwischenpuffer 8, die ECL-Schaltung 6 am Sendeende und die ECL-Schaltung 7 am Empfangsende alles ECL-Schaltungen mit demselben Aufbau.
Fig. 11 ist eine Draufsicht auf eine Schaltung gemäß einem fünften Ausführungsbeispiel der Erfindung. Bei diesem Aus­ führungsbeispiel besteht ein IC-Bauteil 14 aus rechteckigen Schaltungsblöcken 21, und jeder Schaltungsblock 21 besteht wiederum aus Schaltungszellen 13. Jede Schaltungszelle 13 enthält ein logisches Glied 23.
Bei diesem Ausführungsbeispiel werden Signale zwischen logi­ schen Gliedern innerhalb einem Schaltungsblock 21 mit Ab­ schluß am nahen Ende übertragen, wie in Fig. 2A dargestellt, während Signale zwischen Schaltungsblöcken 21 mit dem Prin­ zip der Leitungspaar-Differenzübertragung gemäß den Ausfüh­ rungsbeispielen der Fig. 1, 6, 8 und 2B übertragen werden. Innerhalb eines Schaltungsblocks 21, wo die Leitungslänge kurz ist und demgemäß die Verzögerungszeit auf der Leitung kurz ist, wird also das Prinzip des Abschlusses am nahen Ende gemäß Fig. 2A verwendet. Für die längeren Signalüber­ tragungswege zwischen Schaltungsblöcken wird dagegen das Prinzip der Hochgeschwindigkeits-Leitungspaar-Differenzüber­ tragung gemäß Fig. 23 verwendet.
Das Prinzip mit Abschluß am nahen Ende kann auch für die Verbindung zwischen benachbarten Schaltungsblöcken verwendet werden, bei denen die Leitungslänge kurz ist. Als Faustregel zum Wählen des Signalübertragungsprinzips abhängig von der Leitungslänge ist zu sagen, daß das Prinzip des Abschlusses am nahen Ende gemäß Fig. 2A für Leitungen verwendet wird, deren Länge kürzer ist als die Gesamtlänge von zwei Seiten des Schaltungsblocks 21, während das Prinzip der Leitungs­ paar-Differenzübertragung gemäß Fig. 2B für längere Leitun­ gen verwendet wird.
Die Fig. 12A und 12B sind eine perspektivische Explosions­ darstellung bzw. eine Schnittdarstellung durch eine IC- Struktur gemäß einem sechsten Ausführungsbeispiel der Erfin­ dung. Diese Figuren zeigen eine mehrschichtige Struktur für elektrische Verbindungen, die über einem Halbleitersubstrat S isoliert von diesem innerhalb eines IC-Chips 14 ausgebil­ det sind. Signalleitungen 9 zum Übertragen von Signalen mit relativ hoher Geschwindigkeit und Signalleitungen 10 zum Übertragen von Signalen relativ niedriger Geschwindigkeit bestehen z. B. aus Aluminium, und sie sind gegeneinander durch Zwischenschicht-Isolierfilme 11 und 12 aus z. B. SiO₂ isoliert.
Bei diesem Ausführungsbeispiel ist zum Zweck hoher Signal­ übertragungsgeschwindigkeit für das Gesamtsystem die Entfer­ nung zwischen den Hochgeschwindigkeits-Signalleitungen 9 und den Niedergeschwindigkeits-Signalleitungen 10, d. h. die Dicke des Isolierfilms 11 für die Hochgeschwindigkeits-Sig­ nalleitung größer gewählt als die Entfernung zwischen Nie­ dergeschwindigkeits-Signalleitungen, d. h. größer als die Dicke des Isolierfilms 12 für die Niedersignal-Signalleitun­ gen, um dadurch die charakteristische Impedanz der Hochge­ schwindigkeits-Signalleitungen 9 zu erhöhen.
Eine erhöhte Entfernung zwischen der Leitung und Masse (Be­ zugsspannungspegel) wirkt dahingehend, daß eine höhere cha­ rakteristische Impedanz erzielt wird. Fig. 13 stellt gra­ phisch die charakteristische Impedanz über der Entfernung zwischen einer Leitung und Masse für ein Leitungspaar mit einer Leitungsbreite von 3 µm, einer Leitungsdicke von 1 µm und einem Leitungsabstand von 2 µm dar. Das Diagramm zeigt, daß zumindest für den Bereich der Entfernung zwischen einer Leitung und Masse zwischen 1 und 5 µm die charakteristische Impedanz im wesentlichen proportional zur Entfernung zu­ nimmt. Für jeweils gleiche Leitungslänge und gleichen Wider­ stand RT wird gemäß Fig. 3A eine kürzere Ausbreitungsverzö­ gerungszeit mit wachsender charakteristischer Impedanz Zoc erhalten.
Bei diesem Ausführungsbeispiel weisen die beiden Signallei­ tungen 9 und 10 denselben Querschnitt mit 3 µm Breite und 1 µm Dicke auf. Die Entfernung der parallellaufenden Leitun­ gen ist 2 µm und die Dicke der Isolierschicht zwischen Nie­ dergeschwindigkeits-Signalleitungen 10 ist 1,5 µm, während die Dicke der Isolierschicht zwischen einer Hochgeschwindig­ keits-Signalleitung 9 und einer Niedergeschwindigkeits-Sig­ nalleitung 10 4 µm ist.
Durch Verwenden der Hochgeschwindigkeits-Signalleitungen 9 gemäß den Fig. 12A und 12B für die Interblock-Leitungspaare 3a und 3b in Fig. 11 und durch Verwenden der Niedergeschwin­ digkeits-Signalleitungen 10 als Intrablock-Leitungspaare 22 kann die Verzögerungszeit auf dem Leitungspaar 3a und 3b, das Blöcke 21 miteinander verbindet, weiter erniedrigt wer­ den, um die Eigenschaften des IC-Bauteils weiter zu verbes­ sern.
Dieselbe Wirkung wie mit der Leitungsstruktur gemäß den Fig. 12A und 12B kann auch erzielt werden, wenn für alle Leiter­ schichten 16-20 dieselbe Dicke der Isolierschichten 12 ge­ wählt wird, aber über und unter einer Signalleitung, auf der ein Hochgeschwindigkeitssignal übertragen werden soll, keine andere Leitung laufen darf, wie dies in den Fig. 14A und 14B dargestellt ist. In diesen Figuren weisen alle Isolier­ schichten 12 dieselbe Dicke auf und (gestrichtelt darge­ stellte) Leitungen fehlen auf Schichten über und unter Hoch­ geschwindigkeits-Signalleitungen 9. Diese Anordnung von Sig­ nalleitungen erlaubt es, daß eine Hochgeschwindigkeits-Sig­ nalleitung 9 dickere Isolierschichten über und unter sich hat als eine Niedergeschwindigkeits-Signalleitung 10, wo­ durch sich die Geschwindigkeitserhöhung für die Signalaus­ breitung mit demselben Prinzip erhöhen läßt, wie es anhand der Fig. 12A und 12B erläutert wurde. Darüber hinaus ermög­ licht es diese Struktur, sowohl für die Hochgeschwindig­ keits- wie auch für die Niedergeschwindigkeits-Signalleitun­ gen eine gemischte Anordnung auf einer willkürlich gewählten Leiterschicht vorzusehen, was zu erhöhter Freiheit im Anord­ nungsdesign führt.

Claims (12)

1. Integrierte Schaltung mit
einem Halbleitersubstrat,
einer Vielzahl von Schaltungsblöcken (13, 21),
einem Paar Signalübertragungsleitungen (3a, 3b), die auf dem Halbleitersubstrat isoliert gegenüber diesem ausgebildet sind und einzelne Schaltungsblöcke (13, 21) miteinander ver­ binden,
einer ersten Schaltung (6), die in dem Halbleiter­ substrat ausgebildet ist und zur Ausgabe eines elektrischen Signals mit einem ersten Ende des Paars Signalübertragungs­ leitungen (3a, 3b) verbunden ist,
einer Abschluß-Widerstandseinrichtung (5a, 5b), die zum Abschluß des Paars der Signalübertragungsleitungen (3a, 3b) in der ersten Schaltung (6) vorgesehen ist, und
einer weiteren Widerstandseinrichtung (4,), die die Über­ tragungsleitungen (3a, 3b) des genannten Paars an dem dem er­ sten Ende gegenüberliegenden zweiten Ende des Paars miteinan­ der verbindet, wobei das Verhältnis zwischen dem elektrischen Widerstand (RT) der weiteren Widerstandseinrichtung (4) und dem elektrischen Widerstand (R·l) der Signalübertragungslei­ tungen die Laufzeit des von der ersten Schaltung (6) über das Paar der Signalübertragungsleitungen (3a, 3b) ausgesandten Signals festlegt.
2. Integrierte Schaltung nach Anspruch 1, gekennzeichnet durch eine zweite Schaltung (7) im Halbleitersubstrat, die elektrisch mit dem zweiten Ende des Paars von Signalübertra­ gungsleitungen verbunden ist, um ein Signal zu empfangen, das sich entlang dieser ausbreitet.
3. Integrierte Schaltung nach Anspruch 2, dadurch gekenn­ zeichnet, daß sowohl die erste wie auch die zweite Schaltung (6, 7) die Struktur einer ECL-Schaltung aufweisen.
4. Integrierte Schaltung nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die zweite Schaltung (7) eine Differenzverstärkerschaltung, eine Stromverstärkerschaltung und eine Spannungsverstärkerschaltung zwischen der Differenz­ verstärkerschaltung und der Stromverstärkerschaltung aufweist (Fig. 8).
5. Integrierte Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Verhältnis zwischen dem Wi­ derstandswert (RT) der weiteren Widerstandseinrichtung (4) und einem widerstandswert (R·l) jeder der Signalübertragungsleitun­ gen zu einer Verzögerungszeit für das Signal führt, die sich abhängig von einer Potenz der Länge (l) des Paars von Si­ gnalübertragungsleitungen ändert, wobei der Exponent n für die Potenz eine positive Zahl kleiner 2 ist.
6. Integrierte Schaltung nach Anspruch 5, dadurch gekenn­ zeichnet, daß der Widerstandswert (RT) der weiteren Widerstandseinrichtung (4) erheblich kleiner ist als derjenige jeder der Signalübertragungsleitungen (3a, 3b).
7. Integrierte Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die erste Schaltung (6) die Struktur einer Push-Pull-ECL-Schaltung aufweist (Fig. 6).
8. Integrierte Schaltung nach Anspruch 1, gekennzeichnet durch:
mehrere elektrische Verbindungsschichten (16-20), die jeweils mit einer elektrisch isolierenden Zwischenschicht (11, 12) übereinander und über dem Halbleitersubstrat ange­ ordnet sind und die mindestens ein Paar von Hochgeschwindig­ keitssignal-Übertragungsleitungen zum Leiten eines Signals mit relativ hoher Geschwindigkeit und mindestens ein Paar von Niedergeschwindigkeitssignal-Übertragungsleitungen zum Leiten eines Signals mit relativ niedriger Geschwindigkeit enthal­ ten, wobei die Dicke der elektrisch isolierenden Zwischen­ schichten (11, 12) über und unter einer der elektrischen Ver­ bindungsschichten (18) mit Signalübertragungsleitungen (9) für Signale relativ hoher Geschwindigkeit größer ist als zwi­ schen zwei benachbarten elektrischen Verbindungsschichten (11-17, 19-20) mit Niedergeschwindigkeitssignal-Übertragungs­ leitungen (10); und dadurch, daß die erste Schaltung (6) elektrisch mit dem ersten Ende des Paars von Hochgeschwindig­ keitssignal-Übertragungsleitungen verbunden ist, um ein elek­ trisches Signal zu senden; und daß die weitere Widerstands­ einrichtung (4) an dem zweiten Ende zwischen die Hochge­ schwindigkeitssignal-Übertragungsleitungen dieses Paares ge­ schaltet ist, um die Verzögerungszeit des Signals einzustel­ len, das sich über dieses Paar von Hochgeschwindigkeitssignal-Übertragungsleitungen ausbreitet (Fig. 12A, 12B).
9. Integrierte Schaltung nach Anspruch 1, dadurch gekenn­ zeichnet,
daß die Schaltungsblöcke (21) eine im wesentlichen rechteckige vorm aufweisen und über Logikelemente (13, 23) verfügen, wobei die elektrische Verbindung zwischen den Lo­ gikelementen (13, 23) innerhalb eines jeweiligen Schaltungs­ blocks (21) mit einer einzelnen Übertragungsleitung (22) be­ werkstelligt wird; und
daß eine elektrische Verbindungsschicht über dem Halb­ leitersubstrat isoliert von diesem angeordnet, ist und minde­ stens ein Paar Signalübertragungsleitungen (3a, 3b) mit je­ weils einem ersten und einem zweiten Ende aufweist, wobei die genannte erste Schaltungseinrichtung (6) die elektrisch mit dem ersten Ende des Paars von Signalübertragungsleitungen verbunden ist, um ein elektrisches Signal auszusenden, in einem der Schaltungsblöcke (21) vorgesehen ist, und wobei ein anderer der Schaltungsblöcke (21) eine zweite Schaltungseinrichtung (7) aufweist, die elektrisch mit dem zweiten Ende des Paars von Signalübertragungsleitungen verbunden ist, um das elektrische Signal zu empfangen (Fig. 11).
10. Integrierte Schaltung nach Anspruch 9, dadurch gekenn­ zeichnet, daß die Länge des Paars von Signalübertragungslei­ tungen größer ist als die Summe der Längen zweier benachbar­ ter Seiten des rechteckigen Schaltungsblocks.
11. Integrierte Schaltung nach Anspruch 1, gekennzeichnet durch:
ein weiteres Paar von mit dem genannten Paar (3c, 3d) in Reihe geschalteter Signalübertragungsleitungen (3e, 3f), wo­ bei jedes Paar über dem Halbleitersubstrat isoliert von die­ sem ausgebildet ist und ein erstes und ein zweites Ende auf­ weist;
eine weitere Widerstandseinrichtung (4) zwischen den Si­ gnalübertragungsleitungen am zweiten Ende des weiteren Paars, um die Verzögerungszeit eines Signals einzustellen, das sich über das weitere Paar zwischen dem ersten und zweiten Ende ausbreitet; und
einen zwischengeschalteten Verstärker (8), der im Halb­ leitersubstrat zwischen die in Reihe geschalteten Paare von Signalübertragungsleitungen geschaltet ist (Fig. 9).
12. Integrierte Schaltung nach Anspruch 11, dadurch gekenn­ zeichnet, daß mindestens eines der Paare von Signalübertra­ gungsleitungen eine Übertragungslänge von mindestens 20 mm aufweist.
DE4100278A 1990-01-12 1991-01-07 Integrierte Schaltung mit einem Paar von Signalübertragungsleitungen Expired - Fee Related DE4100278C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003581A JP2892732B2 (ja) 1990-01-12 1990-01-12 集積回路装置

Publications (2)

Publication Number Publication Date
DE4100278A1 DE4100278A1 (de) 1991-07-18
DE4100278C2 true DE4100278C2 (de) 1997-04-30

Family

ID=11561422

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4100278A Expired - Fee Related DE4100278C2 (de) 1990-01-12 1991-01-07 Integrierte Schaltung mit einem Paar von Signalübertragungsleitungen

Country Status (4)

Country Link
US (1) US5214318A (de)
JP (1) JP2892732B2 (de)
KR (1) KR930006724B1 (de)
DE (1) DE4100278C2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352627A (en) * 1993-05-10 1994-10-04 Cooper Gregory A Monolithic high voltage nonlinear transmission line fabrication process
DE4321483C2 (de) * 1993-06-28 1995-04-20 Siemens Ag Leitungstreiberschaltstufe in Stromschaltertechnik
DE4321482C1 (de) * 1993-06-28 1994-12-08 Siemens Ag Digitale Schaltstufe mit Stromschalter
KR100328368B1 (ko) * 1993-08-06 2002-08-24 가부시끼가이샤 히다치 세이사꾸쇼 다른배선길이를갖는차동신호전송회로를구비한집적회로장치
JP2606093B2 (ja) * 1993-08-30 1997-04-30 日本電気株式会社 信号配線回路
JP3123629B2 (ja) * 1993-09-16 2001-01-15 富士電機株式会社 信号伝送用ｌｓｉ
US5633709A (en) * 1995-08-11 1997-05-27 Ando Electric Co., Ltd. Propagation delay time measuring device
US5939922A (en) * 1995-09-13 1999-08-17 Kabushiki Kaisha Toshiba Input circuit device with low power consumption
US5884053A (en) * 1997-06-11 1999-03-16 International Business Machines Corporation Connector for higher performance PCI with differential signaling
JP3803204B2 (ja) * 1998-12-08 2006-08-02 寛治 大塚 電子装置
US6833984B1 (en) * 2000-05-03 2004-12-21 Rambus, Inc. Semiconductor module with serial bus connection to multiple dies
JP2002270773A (ja) * 2001-03-12 2002-09-20 Nec Corp 半導体集積回路およびその製造方法
DE10256119B4 (de) * 2001-12-03 2016-08-04 Kanji Otsuka Elektronische Vorrichtung
JP5131274B2 (ja) * 2007-08-07 2013-01-30 富士通株式会社 バッファ装置
US9306541B2 (en) * 2011-04-11 2016-04-05 Nec Corporation Semiconductor integrated circuit
JP5159940B2 (ja) * 2011-10-21 2013-03-13 キヤノン株式会社 固体撮像装置及び撮像システム
WO2014015913A1 (en) * 2012-07-27 2014-01-30 Telefonaktiebolaget Lm Ericsson (Publ) An improved quadrature hybrid
US9270002B2 (en) * 2013-07-22 2016-02-23 Raytheon Company Differential-to-single-ended transmission line interface
US9521058B2 (en) 2014-06-25 2016-12-13 Qualcomm Incorporated Multi-wire signaling with matched propagation delay among wire pairs
US9319218B2 (en) * 2014-06-25 2016-04-19 Qualcomm Incorporated Multi-wire signaling with matched propagation delay among wire pairs

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1157089B (it) * 1982-11-24 1987-02-11 Cselt Centro Studi Lab Telecom Circuito a bassa dissipazione per il pilotaggio di linee di trasmissione di segnali numerici ad alta velocita
JPS60134440A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体集積回路装置
JPH0738253B2 (ja) * 1986-08-20 1995-04-26 ソニー株式会社 磁気記録媒体
US5027013A (en) * 1987-11-17 1991-06-25 Applied Micro Circuits Corporation Method and apparatus for coupling an ECL output signal using a clamped capacitive bootstrap circuit
US4980580A (en) * 1989-03-27 1990-12-25 Microelectronics And Computer Technology Corporation CMOS interconnection circuit

Also Published As

Publication number Publication date
JPH03209829A (ja) 1991-09-12
DE4100278A1 (de) 1991-07-18
KR910015044A (ko) 1991-08-31
KR930006724B1 (ko) 1993-07-23
US5214318A (en) 1993-05-25
JP2892732B2 (ja) 1999-05-17

Similar Documents

Publication Publication Date Title
DE4100278C2 (de) Integrierte Schaltung mit einem Paar von Signalübertragungsleitungen
DE102005060042B4 (de) Treiber für Niederspannungsdifferenzsignale, der Zweige mit Serienwiderständen enthält
DE2555297C2 (de) Digitalschaltung mit Feldeffekttransistoren
DE19900337B4 (de) Differenzsignalübertragungsschaltung
DE10101066B4 (de) Treiberschaltung, Empfangsschaltung und Signalübertragungs-Bussystem
DE10201890B4 (de) Schaltung und Verfahren zur Kompensation eines Hochfrequenzsignalverlustes auf einer Übertragungsleitung
DE3423211C2 (de) Halbleiterbauteil
DE102007022815B4 (de) Analog/Digital-Wandler mit Impulsverzögerungsschaltkreis
DE2047001B2 (de) Anordnungen für die Übertragung von Daten innerhalb einer Datenverarbeitungsanlage
DE69837520T2 (de) Gedruckte Leiterplatte
DE69533625T2 (de) Anschlussvorrichtung in einer abschlussschaltung
DE19601386C2 (de) Ausgangspufferschaltkreis
DE10133443A1 (de) Halbleiterschaltungsanordnung mit Energiezufuhr- und Masseleitungen, angepasst für Hochfrequenzbetrieb
DE2514012C2 (de) Monolithisch integrierte halbleiterschaltungsanordnung, insbesondere fuer koppelbausteine von vermittlungssystemen
DE2932587C2 (de) Breitbandkoppelanordnung mit einer Matrix von Koppelpunktschaltkreisen in ECL-Technik
DE3345045C2 (de) Verstärker
DE2723404C2 (de) Veränderbarer Entzerrer
DE10100497B4 (de) Ein einen niedrigen Verdrahtungszeitversatz aufweisendes Taktnetzwerk mit Strommoduspuffer
DE2704839A1 (de) Uebertragungsnetzwerk fuer schaltungen mit josephson-elementen
DE3511688C2 (de)
DE19880406C2 (de) Integrierte CMOS-Schaltung
EP0451312B1 (de) Breitbandsignal-Koppeleinrichtung
DE10256119A1 (de) Elektronische Vorrichtung
DE2737544A1 (de) Ausgangsverstaerker mit cmos-transistoren
DE102009013383A1 (de) Schaltanordnung für einen Treiber für eine Hochgeschwindigkeitsübertragung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee