DE10256119B4

DE10256119B4 - Elektronische Vorrichtung

Info

Publication number: DE10256119B4
Application number: DE10256119.2A
Authority: DE
Inventors: Kanji Otsuka; Tamotsu Usami
Original assignee: Renesas Electronics Corp
Current assignee: OTSUKA, KANJI, HIGASHIYAMATO, JP; USAMI, TAMOTSU, KOKUBUNJI, JP; Renesas Electronics Corp
Priority date: 2001-12-03
Filing date: 2002-11-29
Publication date: 2016-08-04
Anticipated expiration: 2022-11-30
Also published as: KR100980358B1; TW200301039A; JP3721124B2; TW595101B; JP2003168968A; DE10256119A1; US20030132821A1; KR20030045645A; CN1265456C; US6812742B2; CN1424759A

Abstract

Elektronische Vorrichtung mit einem Treiber (16) des Stromschaltertyps, der eine Differenzschaltung enthält, die einen Strom einem Übertragungskanal (14) gemäß einem Signal zuführt, bei der ein Signaldraht, der das Signal zu der Differenzschaltung überträgt, eine Übertragungskanalstruktur hat, mit ersten und zweiten Signaldrähten (70, 71), die sich über ein Halbleitersubstrat (24) mit einem vorbestimmten gegenseitigen Abstand parallel zueinander erstrecken, wobei die Differenzschaltung einen ersten Transistor (19) umfasst, der auf dem Halbleitersubstrat (24) auf einer ersten Seite des ersten Signaldrahtes (71) vorgesehen ist, und einen zweiten Transistor (20), der auf dem Halbleitersubstrat (24) auf einer zweiten Seite des zweiten Signaldrahtes (70) vorgesehen ist, welcher erste Transistor (19) ein erstes Gate (54) als Teil des ersten Signaldrahtes (71) umfasst, so dass sich das erste Gate (54) seitwärts über das Halbleitersubstrat (24) von dem ersten Signaldraht (71) hin zu der ersten Seite erstreckt, und Source- und Drain-Diffusionsbereiche (40, 41), die in dem Halbleitersubstrat (24) auf beiden lateralen Seiten des ersten Gates (54) auf der ersten Seite des ersten Signaldrahtes (71) gebildet sind, welcher zweite Transistor (20) ein zweites Gate (45) als Teil des zweiten Signaldrahtes (70) umfasst, so dass sich das zweite Gate (45) seitwärts über das Halbleitersubstrat (24) von dem zweiten Signaldraht (70) hin zu der zweiten Seite erstreckt, und Source- und Drain-Diffusionsbereiche (40, 41), die in dem Halbleitersubstrat (24) auf beiden lateralen Seiten des zweiten Gates (45) auf der zweiten Seite des zweiten Signaldrahtes (70) gebildet sind, wobei eine Ausgabe der Differenzschaltung auf einen Übertragungskanal (14) geliefert wird, der auf dem Halbleitersubstrat (24) vorgesehen ist, welcher Übertragungskanal (14) einen dritten Signaldraht und einen vierten Signaldraht umfasst, die sich über das Halbleitersubstrat (24) mit einem vorbestimmten gegenseitigen Abstand parallel zueinander erstrecken, welcher dritte Signaldraht an einem Ende mit dem Drain-Bereich des ersten Transistors (19) verbunden ist, welcher vierte Signaldraht sich von dem Drain-Bereich des zweiten Transistors (20) nach außen erstreckt, ...

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft eine elektronische Vorrichtung mit einer Übertragungsschaltung, die ein digitales Signal, das durch einen Treiber ausgegeben wird, zu einem Übertragungskanal überträgt, und im besonderen eine Technik zum Ausführen einer Hochgeschwindigkeitsübertragung in den Bändern im GHz-Bereich und darüber.
2. Beschreibung der verwandten Technik
In letzter Zeit erreicht eine Taktfrequenz zum Betreiben eines IC-Chips, der gemäß der LSI-Technik hergestellt wird, 2 GHz. Andererseits beträgt die Frequenz eines Übertragungskanals (eines Busses) zum Senden/Empfangen eines Signals zu/von dem IC-Chip maximal nicht mehr als etwa 500 MHz. Somit ist die Bandbreite zum Senden/Empfangen des Signals im Vergleich zu der Betriebsfrequenz des IC-Chips extrem niedrig. Daher ist der gegenwärtige Status so, daß die E/A-Bandbreite zum Senden/Empfangen des Signals zu/von dem IC-Chip fehlt. Aus diesem Grund ist ein Cachespeicher für den IC-Chip vorgesehen, wie etwa ein Logikchip oder ein Speicherchip, um eine Hochgeschwindigkeitssignalverarbeitung im Inneren des IC-Chips zu gewährleisten und gleichzeitig das Fehlen der Bandbreite des Übertragungskanals zu kompensieren.
Wenn der Cachespeicher auf den IC-Chip montiert wird, ist jedoch nicht nur ein großer Chipbereich erforderlich, sondern auch eine zusätzliche Adressenberechnung des Cachespeichers. Daher wird die Architektur komplex. Falls eine E/A-Bandbreite gewährleistet werden kann, die dem Operationstakt des IC-Chips entspricht, kann ein System mit einer einfachen Architektur erreicht werden, da der Cachespeicher nicht erforderlich ist. Eine Basiskonfiguration eines digitalen Systems ist so, dass die E/A-Anzahl des IC-Chips im Wesentlichen dieselbe wie die Anzahl von Verarbeitungsbits im Inneren des Chips sein sollte. Damit die Bandbreite der Operationstaktfrequenz entspricht, müssen somit der Operationstakt des IC-Chips und der Takt (Bustakt) des Übertragungskanals, der mit E/A verbunden ist, dieselbe Frequenz haben. Künftig muss für den Betrieb im GHz-Band die Signalübertragung, die zwischen den Chips verbindet, dringend verbessert werden. Die Signalübertragung im GHz-Band kann nicht nur durch Vorsehen eines Übertragungskanals realisiert werden, der im GHz-Band arbeiten kann, sondern auch durch eine Konfiguration, in der ein gesamtes System, das solche Komponenten wie einen Treiber und Empfänger enthält, die mit dem Übertragungskanal verbunden sind, ein Hochgeschwindigkeitssignal übertragen kann.
Zum technologischen Hintergrund der Erfindung werden die folgenden Druckschriften genannt:

1.) MADHAVAN, B.; LEVI, A. F. J.: A NOVEL HIGH SPEED LOW SKEW CLOCK DISTRIBUTION SCHEME IN 0,8 MICRON CMOS. In: IEEE International Symposium on Circuits and Systems, Vol. 4, 12–15 May 1996, Seiten 149–152;
2.) DE 199 14 305 A1 ;
3) US 2001/0 013 075 A1 und
4.) US 5 969 929 A

ZUSAMMENFASSUNG DER ERFINDUNG
Daher ist es eine allgemeine Aufgabe der vorliegenden Erfindung, eine verbesserte und nützliche elektronische Vorrichtung vorzusehen, in der die obenerwähnten Probleme eliminiert sind.
Ein anderes und spezifischeres Ziel der vorliegenden Erfindung ist das Vorsehen einer elektronischen Vorrichtung, die zum Ausführen einer Hochgeschwindigkeitsübertragung in den Bändern im GHz-Bereich und darüber in der Lage ist.
Diese Aufgabe ist durch die Merkmale des Anspruchs 1 gelöst.
Um die oben beschriebenen Ziele zu erreichen, ist gemäß einem Aspekt der vorliegenden Erfindung eine elektronische Vorrichtung vorgesehen, die einen Treiber des Stromschaltertyps hat, der eine Differenzschaltung enthält, die einen Strom gemäß einem Signal einem Übertragungskanal zuführt, bei der ein Signaldraht, der das Signal zu der Differenzschaltung überträgt, eine Übertragungskanalstruktur hat.
Gemäß dem obigen Aspekt der vorliegenden Erfindung hat der Signaldraht eine Übertragungskanalstruktur. Somit ist es möglich, die parasitäre Induktivität und die parasitäre Kapazität auf ein vernachlässigbares Niveau zu verringern. Daher kann eine elektronische Vorrichtung vorgesehen werden, die zum Ausführen einer Hochgeschwindigkeitsübertragung in den Bändern im GHz-Bereich und darüber in der Lage ist.
Zusätzlich sei erwähnt, daß die elektronische Vorrichtung zum Beispiel einen einzelnen IC-Chip, einen verpackten IC-Chip und eine elektronische Vorrichtung enthält, in der ein IC-Chip und eine verpackte elektronische Vorrichtung auf eine Verdrahtungsplatte montiert sind und durch einen Übertragungskanal verbunden sind.
Andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung gehen aus der folgenden eingehenden Beschreibung in Verbindung mit den folgenden Zeichnungen deutlicher hervor.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1A ist eine Seitenansicht, die eine elektronische Vorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
1B ist eine Querschnittsteilansicht der elektronischen Vorrichtung von 1;
2 ist ein Schaltungsdiagramm der in 1 gezeigten elektronischen Vorrichtung;
3 ist ein Schaltungsdiagramm, das eine Simulationsmodellschaltung zeigt, die eine Schaltungskonfiguration hat, in der die Varaktoren 21 und 22 von dem Treiber 16 von 2 eliminiert sind;
4 ist ein schematisches Diagramm, das ein Simulationsresultat der Simulationsmodellschaltung von 3 zeigt;
5 ist eine Querschnittsansicht des Treibers 16 von 2;
6 ist ein Schaltungsdiagramm, das eine Simulationsmodellschaltung des Treibers 16 von 2 zeigt;
7 ist ein schematisches Diagramm, das ein Simulationsresultat der Simulationsmodellschaltung von 6 zeigt;
8 ist ein Graph, der die Beziehung zwischen einem Verhältnis der Dicke einer Leitung zu dem Abstand zwischen Leitungen und einem Randfaktor K zeigt;
9 ist ein Schaltungsdiagramm, das eine Simulationsmodellschaltung zeigt, wenn die elektronische Vorrichtung von 2 aus acht Zweigen gebildet ist;
10 ist ein schematisches Diagramm, das ein Simulationsresultat der Simulationsmodellschaltung von 9 zeigt;
11 ist ein Schaltungsdiagramm, das den Empfänger 17 des in 2 gezeigten IC-Chips 12 und eine periphere Schaltung zeigt;
12 ist eine Modelldraufsicht auf die elektronische Vorrichtung der vorliegenden Erfindung;
13 ist eine Querschnittsansicht der elektronischen Vorrichtung längs einer Linie A-A von 12;
14 ist eine perspektivische Ansicht eines verpackten IC-Chips und einer Peripherie;
15 ist ein schematisches Diagramm, das eine elektronische Vorrichtung zeigt, die Modellzwischendrähte hat;
16 ist eine vergrößerte Draufsicht auf die Zwischendrähte von 15;
17 ist ein schematisches Diagramm, das ein Modell zum Konstruieren der gekrümmten Formen der Zwischendrähte in Form von Bögen zeigt;
18 ist ein schematisches Diagramm, das eine Ausführungsform der vorliegenden Erfindung zeigt, bei der die Zwischendrähte aus Mikrostreifenleitungen gebildet sind;
19 ist ein Schaltungsdiagramm, das eine Schaltungskonfiguration zeigt, bei der der Treiber 16 in der Mitte eines Übertragungskanals vorgesehen ist; und
20 ist ein Schaltungsdiagramm, das ein System zeigt, das einen IC-Chip enthält, der sowohl einen Treiber als auch einen Empfänger hat.
EINGEHENDE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
1A und 1B sind Diagramme, die eine elektronische Vorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigen. 1A ist eine Modelldraufsicht, die das Layout der elektronischen Vorrichtung zeigt, und 1B ist eine Querschnittsansicht des Layouts von 1A. Zusätzlich ist 2 ein Schaltungsdiagramm der elektronischen Vorrichtung 10 von 1A und 1B. Zwecks Vereinfachung der Erläuterung folgt zuerst eine Beschreibung des Schaltungsdiagramms von 2.
Die elektronische Vorrichtung gemäß der Ausführungsform der vorliegenden Erfindung enthält eine Verdrahtungsplatte 10. IC-Chips 11, 12 und 13 sind auf der Verdrahtungsplatte 10 vorgesehen. Die IC-Chips 11 bis 13 sind zum Beispiel verpackte elektronische Komponenten mit einem unverpackten Chip oder einem Anschluß zur externen Verbindung. Die elektronischen Komponenten bilden die elektronische Vorrichtung, und die elektronische Vorrichtung gemäß der vorliegenden Erfindung enthält nicht nur die in 1A und 1B gezeigte Systemstruktur, sondern auch jede der elektronischen Komponenten wie etwa die IC-Chips 11 bis 13. Der IC-Chip 11 ist mit einem Ende eines Übertragungskanals 14 verbunden und enthält im Inneren einen Treiber 16. Der IC-Chip 12 ist über einen Zweigübertragungskanal 15 mit dem Übertragungskanal 14 verbunden und enthält im Inneren einen Empfänger 17, der aus einem Differenzverstärker gebildet ist. Ähnlich ist der IC-Chip 13 über einen Zweigübertragungskanal 16 mit dem Übertragungskanal 14 verbunden und enthält im Inneren einen Empfänger 18, der aus einem Differenzverstärker gebildet ist. Eine Abschlußschaltung, die aus einem Abschlußwiderstand R_T gebildet ist, ist mit dem anderen Ende des Übertragungskanals 14 verbunden. Der Abschlußwiderstand R_T verbindet beide Enden des Übertragungskanals 14, das heißt, die Enden von beiden Drähten, die gepaarte Drähte darstellen und den Übertragungskanal 14 bilden.
Der Treiber 16 des IC-Chips 11 sendet ein Signal durch Betreiben des Übertragungskanals 14. Die Empfänger 17 und 18 der IC-Chips 12 bzw. 13 empfangen das Signal auf dem Übertragungskanal 14.
Der Treiber 16 ist mit den Enden der beiden gepaarten Drähte des Übertragungskanals 14 verbunden. Der Treiber 16, der Übertragungskanal 14 und der Abschlußwiderstand R_T bilden eine Schleife. Der Treiber 16 ist ein Stromschaltertyp und hat die Funktion zum ständigen Anwenden eines Konstantstroms auf einen Spannungsregelwiderstand R_E1. Der Treiber 16 enthält zwei n-Kanal-MOS-(nMOS)-Transistoren 19 und 20, Varaktoren 21 und 22 und zwei Widerstände R_E1 und R_E2. Die Transistoren 19 und 20 bilden Differenzverstärker. Die Varaktoren 21 und 22 sind kapazitive Elemente, die die Kapazität als Antwort auf Eingangssignale Vin bzw. /Vin verändern. Die Varaktoren 21 und 22 übertragen/empfangen eine Ladung (elektrische Ladung) auf die/von den oben beschriebenen Differenzverstärker(n), so daß die Schaltoperation der Differenzverstärker schnell wird.
Der Treiber 16, der Übertragungskanal 14 und der Abschlußwiderstand R_T bilden die Schleife, wie oben beschrieben. In der Schleife, die die Zweigübertragungskanäle 15 und 16 enthält, ist der Übertragungskanal 14 an keiner Stelle mit der gemeinsamen Erde verbunden, und er fungiert als unabhängige Erdleitung. Daher schwingt der Erdpegel komplementär zu dem anderen Signalpegel. Demzufolge ist es möglich, den Empfängern 17 und 18 der Differenzverstärker die effektive Spitzenwertspannung zu geben.
Die Gates der Transistoren 19 und 20 empfangen die Eingangssignale /Vin bzw. Vin, die von einer internen Schaltung (nicht gezeigt) des IC-Chips 11 zugeführt werden. Die Eingangssignale /Vin und Vin sind komplementäre Signale. Die Drains der Transistoren 19 und 20 sind auf der Seite des hohen Potentials über den Widerstand R_E1 mit einer Energiezufuhrspannung Vdd verbunden. Der Widerstand R_E1 ist ein Widerstand zur Stromsteuerung, der aus der Sicht der Energiequelle Vdd einen Konstantstromwert bestimmt. Die Source des Transistors 20 ist mit einem der zwei Drähte verbunden, die den Übertragungskanal 14 bilden. Die Source des Transistors 19 ist über den Widerstand R_E2 mit dem anderen Draht des Übertragungskanals 14 verbunden. Der Widerstand R_E2 fungiert als Abschlußwiderstand. Die Varaktoren 21 und 22 sind aus Transistoren gebildet. Drain und Source des Varaktors 21 sind mit einem Ende des Widerstandes R_E1 verbunden, und das Gate empfängt das Eingangssignal Vin. Drain und Source des Varaktors 22 sind mit demselben Ende des Widerstandes R_E1 verbunden, und das Gate empfängt das Eingangssignal /Vin. Ein Ende des Widerstandes R_E2 ist mit einer Energiezufuhrspannung Vss (zum Beispiel Erde) auf der Seite des niedrigen Potentials verbunden.
Es folgt eine Beschreibung der Charakteristiken dieser Ausführungsform.
Erstens wird der Treiber des Stromschaltertyps 16 verwendet, der aus den Transistoren 19 und 20 gebildet ist. Zweitens werden die Varaktoren 21 und 22 verwendet. Drittens hat ein Signaldraht, der die Eingangssignale Vin und /Vin des Treibers 16 überträgt, die von einer internen Schaltung des IC-Chips 11 zugeführt werden, eine Übertragungskanalstruktur. Bezüglich der dritten Charakteristik hat ein Signaldraht wie etwa ein Energiequellendraht (paarige Energiequellenerdleitung) bezüglich des Treibers 16 vorzugsweise eine Übertragungskanalstruktur.
Die oben beschriebene erste Charakteristik ist hauptsächlich darauf gerichtet, den Spannungsabfall auf dem Übertragungskanal 14 zu reduzieren, welcher Spannungsabfall auftritt, wenn die Eingangssignale Vin und /Vin schwanken. Die zweite Charakteristik ist hauptsächlich darauf gerichtet, den Einfluß der pn-Übergangskapazität der Transistoren 19 und 20 zu reduzieren oder im wesentlichen zu eliminieren. Die dritte Charakteristik ist hauptsächlich darauf gerichtet, die parasitäre Kapazität der Transistoren 19 und 20 zu reduzieren oder im wesentlichen zu eliminieren. Die vorliegende Erfindung enthält eine elektronische Schaltung, bei der die ersten und zweiten Charakteristiken weggelassen sind, das heißt, eine elektronische Schaltung, die nur die dritte Charakteristik hat. Auch in dieser Struktur ist es möglich, ein digitales Signal im GHz-Band mit geringer Verzerrung der Wellenform zu übertragen. Vorzugsweise enthält die elektronische Schaltung die ersten bis dritten Charakteristiken. Es ist möglich, das digitale Signal im GHz-Band mit geringerer Verzerrung der Wellenform zu übertragen, wenn die dritte Charakteristik mit den ersten und zweiten Charakteristiken kombiniert wird.
Es folgt nun eine Beschreibung der ersten bis dritten Charakteristiken in der Reihenfolge.
Zunächst bedeutet die erste Charakteristik, wie oben erwähnt, daß der Treiber des Stromschaltertyps 16 verwendet wird, der aus den Transistoren 19 und 20 gebildet ist, die in 2 gezeigt sind. Der Grund für die Verwendung des Treibers ist wie folgt.
Der Treiber 16 sendet das digitale Signal, das ein Impulsausgangssignal ist, zu dem Übertragungskanal 14. Um solch eine Signalausgabe auszuführen, sind ein Schalter und eine Energiequelle erforderlich. Wenn in einem Zustand, bei dem kein Strom fließt, sofort ein hoher Strom zu fließen beginnt, wird der Stromübergangsgradient di/dt steil, und es kommt zu dem Spannungsabfall v = Ls(di/dt). Es sei erwähnt, daß Ls die parasitäre Induktivität in der Schaltung darstellt. Wenn der Spannungsabfall erzeugt wird, fällt die Energiequelle Vdd sofort um den Betrag von v auf (Vdd – v) ab. Um dies zu vermeiden, muß die parasitäre Induktivität Ls in der Schaltung null sein. In der Realität ist es jedoch fast unmöglich, die parasitäre Induktivität Ls auf null zu bringen. Die Anstiegszeit t_r eines Signals bei der Signalübertragung im GHz-Band ist gleich oder kleiner als 75 ps, und die parasitäre Induktivität Ls stellt ein Problem dar.
Um das Problem zu lösen, wird der Treiber des Stromschaltertyps 16 gebildet, der eine Differenzschaltung enthält, die dem Übertragungskanal einen Strom gemäß dem Signal zuführt. Vorzugsweise ist der Treiber 16 aus der kleinstmöglichen Anzahl von Transistoren gebildet (zwei Transistoren in 2).
3 zeigt eine Simulationsmodellschaltung mit der Schaltungsstruktur, bei der die Varaktoren 21 und 22 aus dem Treiber 16 von 2 entfernt sind. In 3 ist L1 die parasitäre Induktivität und auf 2 nH eingestellt. Die Gleichstrom-(DC)-Energiequelle Vdd ist auf 2 V eingestellt. Der Transistor 19 ist durch einen Schalter und eine parasitäre Kapazität C3 hauptsächlich auf Grund der pn-Übergangskapazität gezeigt. Die Anstiegszeit (Zustandsübergangszeit) ttran der Eingangssignale Vin und /Vin ist auf 75 ps eingestellt, und die parasitäre Kapazität C3 ist auf 10 fF eingestellt. Der Transistor 20 ist durch einen Schalter und eine parasitäre Kapazität C1 hauptsächlich auf Grund der pn-Übergangskapazität gezeigt. Die parasitäre Kapazität C1 des Transistors 20 ist auf 10 fF eingestellt. Die EIN/AUS-Zeit der Transistoren 19 und 20 ist auf 1 ns eingestellt.
Der Übertragungskanal 14 hat die Länge von 150 mm. Die Verzögerungszeit TD entsprechend der Länge beträgt 1 ns. Zusätzlich ist die charakteristische Impedanz des Übertragungskanals 14 auf 28 Ω eingestellt. Ferner ist die Spannung des Übertragungskanals 14 auf 0,6 V eingestellt. In 3 stellen Zahlenwerte ohne Einheiten die Werte von Widerständen dar. Der Widerstand R_E1 für die Stromsteuerung ist durch 65 Ω gekennzeichnet und bildet den Gesamtwert, wenn der ursprüngliche Wert des Widerstandes R_E1 50 Ω beträgt und der EIN-Widerstand der Transistoren 19 und 20 15 Ω beträgt. Der Widerstand R_E2 und der Abschlußwiderstand R_T sind auf 28 Ω eingestellt.
4 zeigt ein Simulationsresultat der in 3 gezeigten Simulationsmodellschaltung. In 4 stellt die horizontale Achse die Zeit dar, und die vertikale Achse stellt die Spannung dar. Ein Strom I ist der Strom, der von der Energiequelle Vdd fließt. Spannungen V1, V2 und V3 sind die jeweiligen Spannungen der Knoten, die in 3 gezeigt sind. Wie in 4 gezeigt, schwanken der Strom I und die Energiezufuhrspannung V1 ein wenig als Reaktion auf den Anstieg eines Eingangssignals von mehreren GHz. Die Spannung V2 des Eingangsanschlusses des Übertragungskanals 14 wird jedoch schnell erhöht (rapide Rate). Zusätzlich wird die Spannung V3 des Ausgangsanschlusses des Übertragungskanals 14 1,0 ns nach dem Anstieg der Spannung V2 schnell erhöht (rapide Rate).
Die in 2 gezeigten Varaktoren 21 und 22 haben die Funktion zum Steuern der Schwankung des Stroms I und der Energiezufuhrspannung V1, die in 4 gezeigt ist. Der Strom I und die Energiezufuhrspannung V1 schwanken unter dem Einfluß des pn-Übergangs in dem Moment, wenn sich die Eingangssignale der Transistoren 19 und 20 verändern. Es folgt nun eine Beschreibung der zweiten Charakteristik unter Verwendung der Varaktoren 21 und 22.
Jeder der Varaktoren 21 und 22 ist aus einem n-Kanal-MOS-Transistor gebildet, wie in 2 gezeigt. Die Inversionssignale Vin und /Vin werden den Varaktoren 21 bzw. 22 zugeführt. Die elektrische Ladung, die zum Laden der pn-Übergangskapazität der Transistoren 19 und 20 erforderlich ist, wird von den Varaktoren 21 und 22 synchron mit den Eingangssignalen Vin und /Vin entladen. Deshalb wird die Belastung der Energiequelle Vdd im wesentlichen eliminiert. Mit anderen Worten, die Varaktoren 21 und 22 haben die pn-Übergangskapazität, die der pn-Übergangskapazität der Transistoren 19 und 20 entspricht. Das heißt, wenn die Ladung von den Transistoren 19 und 20 freigegeben wird, benötigen die Varaktoren 21 und 22 die Ladung. Die freigegebene Ladung wird in der pn-Übergangskapazität der Varaktoren 21 und 22 akkumuliert.
5 ist eine Querschnittsansicht des in 2 gezeigten Treibers 16 und zeigt die Funktion der Varaktoren 21 und 22. Die Schaltung des IC-Chips 11, die den Treiber 16 enthält, ist auf einem p-Kanal-Halbleitersubstrat 24 gebildet. Eine Grabenisolation 25 ist auf dem Halbleitersubstrat 24 gebildet, der Transistor 19 und der Varaktor 21 sind auf der linken Seite von 5 gebildet, und der Transistor 20 und der Varaktor 22 sind auf der rechten Seite von 5 gebildet. Der Transistor 19 enthält ein Gate 28, das auf einer Isolierschicht vorgesehen ist, die auf n-Kanal-Diffusionsbereichen 26 und 27 und dem Halbleitersubstrat 24 gebildet ist. Der Varaktor 21 enthält ein Gate 31, das auf einer Isolierschicht vorgesehen ist, die auf n-Kanal-Diffusionsbereichen 29 und 30 und dem Halbleitersubstrat 24 gebildet ist. Der Transistor 19 und der Varaktor 21 sind durch einen p+ Diffusionsbereich 32 elektrisch isoliert. Der Transistor 20 enthält ein Gate 35, das auf einer Isolierschicht vorgesehen ist, die auf n-Kanal-Diffusionsbereichen 33 und 34 und dem Halbleitersubstrat 24 gebildet ist. Der Varaktor 22 enthält ein Gate 38, das auf einer Isolierschicht vorgesehen ist, die auf n-Kanal-Diffusionsbereichen 36 und 37 und dem Halbleitersubstrat 24 gebildet ist. Der Transistor 20 und der Varaktor 22 sind durch einen p+ Diffusionsbereich 39 elektrisch isoliert.
Die Diffusionsbereiche 26, 29, 30 und 32 sind mit der Energiequelle Vdd verbunden. Ähnlich sind die Diffusionsbereiche 34, 36, 37 und 39 mit der Energiequelle Vdd verbunden. Der Diffusionsbereich 27 ist mit dem in 2 gezeigten Widerstand R_E2 verbunden, und der Diffusionsbereich 33 ist mit dem in 2 gezeigten Übertragungskanal 14 verbunden.
5 zeigt die Bedingung, wenn sich das Eingangssignal Vin von plus auf minus verändert und sich das Eingangssignal /Vin, welches das invertierte (komplementäre) Signal ist, von minus auf plus verändert. Wenn der Übergang der Eingangssignale Vin und /Vin erfolgt, werden Löcher, die unter dem Gate (Kanal) von jedem Transistor oder in der Nähe nutzlos werden, mit Elektronen kombiniert. Zum Beispiel werden Löcher des Kanals des Transistors 19 mit Elektronen des Kanals des Varaktors 21 kombiniert. Wenn sich die Eingangssignale Vin und /Vin invers verändern, haben die Elektronen und die Löcher eine inverse Verbindung bezüglich der in 5 gezeigten Beziehung. Da die Varaktoren 21 und 22 ihre Kapazitäten verändern können, führen sie daher Aufpump-/Abpumpoperationen von Löchern und Elektronen aktiv aus. Daher sind die Energiequelle Vdd und die Erde Vss frei von dem Einfluß der Veränderung der Eingangssignale Vin und /Vin.
Gemäß der oben beschriebenen Operation kann festgestellt werden, daß die pn-Übergangskapazität der Transistoren 19 und 20 im wesentlichen eliminiert wird.
6 zeigt eine Simulationsmodellschaltung des in 2 gezeigten Treibers. Der Unterschied zwischen der Simulationsmodellschaltung von 6 und der Simulationsmodellschaltung von 3 ist der, daß die parasitären Kapazitäten C3 und C1 der Transistoren 19 bzw. 20 unter der Wirkung der Varaktoren 21 und 22 eliminiert werden.
7 zeigt ein Simulationsresultat der in 6 gezeigten Simulationsmodellschaltung. Im Vergleich zu 4 weisen der Strom I und die Energiezufuhrspannung V1, die in 7 gezeigt sind, eine geringe Verzerrung der Wellenformen auf und sind sehr stabil. Zusätzlich hat die Spannung V3 eine nahezu ideale Wellenform. Somit wird erkannt, daß der Treiber 16, der die in 2 gezeigte Schaltungskonfiguration hat, die Leistung besitzt, um als Hochgeschwindigkeitstreiber zu agieren.
Gemäß den ersten und zweiten Charakteristiken wird der Strom I konstantgehalten, wie oben erwähnt, und die Probleme, die durch die parasitäre Induktivität und die pn-Übergangskapazität verursacht werden, werden nahezu eliminiert. Jedoch wird die Existenz der parasitären Kapazität, die parasitär auf die Verdrahtung wirkt, die mit dem Treiber verbunden ist, nicht beachtet. Schon eine kleine parasitäre Kapazität von lediglich 10 fF hat großen Einfluß auf die Signalübertragung im GHz-Band. Die oben beschriebene dritte Charakteristik trägt diesem Problem Rechnung. Gemäß der dritten Charakteristik hat der Signaldraht, der die Eingangssignale Vin und /Vin überträgt, die Übertragungskanalstruktur. Vorzugsweise hat der Signaldraht bezüglich des Treibers 16, wie z. B. ein Energiequellendraht (paarige Energiequellenerdleitung), die Übertragungskanalstruktur.
Die Übertragungsleitung besitzt eine Leitungsinduktivität L₀ und eine Kapazität C₀. Unter der Bedingung, daß das elektromagnetische Feld nicht nach außen entweicht, existieren L₀ und C₀ jedoch gemeinsam auf der Verdrahtung. Daher wird die Impedanz Z nicht durch Z = jωL₀ + (jωC)^–1 erhalten, sondern durch den quadratischen Mittelwert:
Die Impedanz der Verdrahtung ist der Widerstand mit einer tatsächlichen Zahl, da jω eliminiert wird. Das heißt, die Kapazität und Induktivität existieren im wesentlichen nicht. Ein deutliches Beispiel hierfür ist ein Koaxialkabel. Zur Verdrahtung stehen eine Streifenleitung (einschließlich einer Mikrostreifenleitung und so weiter), eine koplanare Leitung, eine gestapelte gepaarte Leitung und so weiter zur Verfügung. Solche Übertragungskanalstrukturen können zig GHz verarbeiten, und die parasitäre Induktivität und parasitäre Kapazität können vernachlässigbare kleine Werte sein.
Unter Bezugnahme auf 1, die schon kurz erläutert worden ist, folgt nun eine Beschreibung der dritten Charakteristik des Treibers 16.
1 zeigt die Layouts der Transistoren 19 und 20 und die Layouts der Varaktoren 21 und 22. Der Transistor 19 und der Varaktor 22 sind in der Querrichtung von 1 benachbart. In der Längsrichtung von 1 sind der Varaktor 21 und der Transistor 19 benachbart und sind der Transistor 20 und der Varaktor 22 benachbart.
In der Querrichtung sind Signaldrähte 70 und 71 vorgesehen, die jeweils die Übertragungskanalstruktur haben. Die Signaldrähte 70 und 71 sind eine Verdrahtung mit einer koplanaren Leitungsstruktur und übertragen die Eingangssignale Vin bzw. /Vin (”/” stellt ein Inversionssignal dar). Die Signaldrähte 70 und 71 sind in derselben Schichtebene benachbart und durch einen vorbestimmten Abstand getrennt. Der Signaldraht 70 erstreckt sich nahe den Gates des Transistors 20 und des Varaktors 21. Der Signaldraht 70 erstreckt sich nahe einem Gate 45 des Transistors 20 und ist mit dem Gate 45 verbunden. Zusätzlich verläuft der Signaldraht 70 nahe einem Gate 57 des Varaktors 21 und ist mit dem Gate 57 verbunden. Ähnlich erstreckt sich der Signaldraht 71 nahe den Gates des Transistors 19 und des Varaktors 22. Der Signaldraht 71 verläuft nahe einem Gate 54 des Transistors 19 und ist mit dem Gate 54 verbunden. Ferner erstreckt sich der Signaldraht 71 nahe einem Gate 62 des Varaktors 22 und ist mit dem Gate 62 verbunden.
Die koplanare Leitungsstruktur wird auch auf andere Drähte bezüglich der Transistoren 19 und 20 und der Varaktoren 21 und 22 angewendet. Zum Beispiel haben ein Energiequellendraht (paarige Energiequellenerdleitung) 55 von Vdd und ein Energiequellendraht (paarige Energiequellenerdleitung) 56 von Vss die koplanare Leitungsstruktur und verlaufen über den Transistor 19 und den Varaktor 21. Energiequellendrähte (paarige Energiequellenerdleitungen) 43, 44, 55 und 56 sind in einer Schichtebene angeordnet, die höher als eine Verdrahtungsebene ist, in der die Signaldrähte 70 und 71 vorgesehen sind. Zusätzlich, obwohl nicht gezeigt, ist es vorzuziehen, wenn eine Taktleitung, die einen Takt überträgt, die Übertragungskanalstruktur hat.
1B ist die Querschnittsansicht, die die Schichtstruktur in der Nähe des Transistors 20 zeigt. Um die Schichtstruktur einfach darzustellen, zeigt 1B einen Querschnitt von 1A nicht längs einer einfachen Ebene, sondern längs einer gekrümmten Fläche.
Diffusionsbereiche 40 und 41 sind in dem oben beschriebenen Halbleitersubstrat 24 gebildet. Eine Isolierschicht 65 ist auf dem Halbleitersubstrat 24 gebildet. In der Isolierschicht 65 sind das Gate 45 und Stecker 67 und 68 gebildet. Der Einfachheit halber ist die Isolierschicht 65 integral gezeigt. Tatsächlich enthält die Isolierschicht 65 jedoch mehrere Isolierschichten: beispielsweise ein Gateoxid und eine Isolierschicht, die auf dem Gateoxid vorgesehen ist. Eine Isolierschicht 66 ist auf der Isolierschicht 65 gebildet. Der Einfachheit halber ist auch die Isolierschicht 66 integral gezeigt. Tatsächlich enthält die Isolierschicht 66 jedoch eine Vielzahl von Isolierschichten. Der Stecker 67 und eine Widerstandsschicht 42 sind durch einen Durchgang 47, der in der Isolierschicht 66 vorgesehen ist, elektrisch verbunden. Die Widerstandsschicht 42 stellt den Widerstand R_E1 von 2 dar. Es ist vorzuziehen, wenn die Widerstandsschicht 42 kein diffundierter Widerstand ist, der eine pn-Übergangskapazität hervorbringt, sondern ein Metallfilmwiderstand wie z. B. aus Molybdän und Wolfram.
Die Widerstandsschicht 42 ist durch einen Durchgang 48 mit dem Energiequellendraht oder Energieleiter 43 von Vdd verbunden. Beide Energiequellendrähte 43 und 44 haben die koplanare Leitungsstruktur. Zusätzlich sind Energiequellendrähte (paarige Energiequellenerdleitungen) 73 und 74 (in 1A nicht gezeigt), die die koplanare Leitungsstruktur haben, gleich neben den Energiequellendrähten 43 und 44 vorgesehen. Ein Energiequellendraht (paarige Energiequellenerdleitung) 75 (der andere Energiequellendraht liegt hinter der Rückseite des Energiequellendrahtes 75), der die koplanare Leitungsstruktur hat, ist auf der Isolierschicht 66 vorzusehen.
Der Diffusionsbereich 41 ist durch den Stecker 68 mit einer Kontaktverdrahtung 69 verbunden. Die Kontaktverdrahtung 69 ist mit einer Verdrahtung des Übertragungskanals 14 verbunden, wie in 1B gezeigt. Der Übertragungskanal 14 ist in derselben Schichtebene wie die Widerstandsschicht 42 vorgesehen.
Das Gate 45 ist mit dem Signaldraht 70 verbunden, wobei dieser Zustand in 1B jedoch nicht gezeigt ist. Die Signaldrähte 70 und 71 liegen in einer Schichtebene, die höher als das Gate 45 ist, das heißt, in der Schichtebene, wo der Übertragungskanal 14, die Widerstandsschicht 42 und dergleichen gebildet sind. Das Gate 45 und der Signaldraht 70 sind durch einen Durchgang (in 1A und 1B nicht gezeigt), der in der Isolierschicht 65 vorgesehen ist, elektrisch verbunden.
Da die Verdrahtung im Inneren des IC-Chips 11 die Übertragungskanalstruktur hat, wie oben erwähnt, ist es möglich, die parasitäre Induktivität und parasitäre Kapazität zu minimieren, um vernachlässigbar klein zu sein. Daher kann ein Signal mit zig GHz fein übertragen werden.
Hinsichtlich der in 1A gezeigten Teile folgt nun eine Beschreibung von Teilen, die nicht erläutert werden. Die andere Leitung des Übertragungskanals 14 ist über einen Kontakt 46 mit dem Energiequellendraht oder Erdungsleiter 44 von Vss verbunden. Gleichzeitig ist die andere Leitung des Übertragungskanals 14 durch einen Übertragungskanal 49 und einen Kontakt (Durchgang) 53 mit dem Energiequellendraht 56 von Vss verbunden. Die zwei Diffusionsbereiche des Transistors 19 sind durch Widerstandsschichten 50 und 52 mit den Energiequellendrähten 55 (Vdd) bzw. 56 (Vss) verbunden. Die Widerstandsschicht 50 bildet den oben beschriebenen Widerstand R_E1 für die Stromsteuerung. Die Widerstandsschicht 52 bildet den Widerstand R_E2, der dem oben beschriebenen Abschlußwiderstand entspricht. Die Widerstandsschicht 50 ist durch einen Durchgang 51 mit dem Energiequellendraht 55 von Vdd verbunden, und die Widerstandsschicht 52 ist durch den Durchgang 53 mit dem Energiequellendraht 56 von Vss verbunden.
Der Varaktor 21 enthält eine Verdrahtung 58, die zwei Diffusionsbereiche kontaktiert. Die Verdrahtung 58 kontaktiert einen Energiequellendraht (paarige Energiequellenerdleitung) 59 von Vdd. Der Varaktor 22 enthält eine Verdrahtung 63, die zwei Diffusionsbereiche kontaktiert. Die Verdrahtung 63 kontaktiert den Energiequellendraht 43 von Vdd.
Ferner haben die Drähte 58 und 63, die Widerstandsschichten 42, 50 und 52 und der Übertragungskanal 49 in der oben beschriebenen Struktur nicht die koplanare Übertragungsleitungsstruktur. Da die Längen derselben jedoch sehr kurz sind, können die Beträge der parasitären Kapazität und parasitären Induktivität vernachlässigt werden.
Unter Bezugnahme auf 1B folgt eine Beschreibung einer Abstandsbeziehung zwischen Verdrahtungsschichten.
Zuerst folgt eine Beschreibung der Beziehung zwischen einer Höhe t der Energiequellendrähte 43 und 44 und einem Abstand d zwischen ihren gegenüberliegenden Oberflächen. Die Impedanz Z₀ des Übertragungskanals kann mit der folgenden Formel (1) berechnet werden.
Es sei erwähnt, daß μ_r eine relative magnetische Permeabilität ist, μ₀ eine magnetische Permeabilität im Vakuum ist, ε_r eine relative Dielektrizitätskonstante ist und ε₀ eine Dielektrizitätskonstante im Vakuum ist.

Indem die in der folgenden Tabelle 1 gezeigten Zahlenwerte in die Gleichung (1) eingesetzt werden, wird ein Randfaktor K (K_C: ein Randfaktor auf Grund der Kapazität, K_L: ein Randfaktor auf Grund der Induktivität) wie folgt berechnet. Tabelle 1 Randfaktor (K_C, K_L)

	K	K
t/d	Relative Dielektrizitätskonstante, relative magnetische Permeabilität = 1	ε_r = 4,5
0,100	14,33	9,30
0,125	12,08	7,90
0,2	8,51	5,68
0,25	7,25	4,86
0,5	4,25	3,14
1,0	2,98	2,17
2,5	1,92	1,50
5,0	1,52	1,27
10	1,29	1,14

Wenn der Randfaktor K in der gestapelten gepaarten Leitung verwendet wird, kann K in Gleichung (1) wie folgt eingesetzt werden. C₀ = K_Cε₀ε_rw/d [F/m], L₀ = (1/K_L)μ₀μ_rd/w [H/m]
In der Struktur, die in 1B im Querschnitt gezeigt ist, wird dadurch, daß die Energiequellendrähte 43 und 44 dieselben Größen haben, K_C = K_L erfüllt.
Gemäß Gleichung (1) kann eine randartige Ausbreitung eines elektromagnetischen Feldes nicht vernachlässigt werden, wenn die benachbarten gegenüberliegenden Oberflächen viel größer als die Dicke sind. Daher wird der Randeffekt größer, wenn das Dickenverhältnis zunimmt. Der Grad der Zunahme wird eine Funktion des Abstandes d zwischen den gegenüberliegenden Oberflächen. Wenn die Verbindung zwischen den gepaarten Drähten stärker ist, ist der Randeffekt klein. Wenn t/d = 10 ist und K = 1,14 ist, wobei ε_r = 4,5 ist, kommt dies der Gleichung (1) nahe.
Es wird der Fall von Z₀ = 50 Ω betrachtet, wo ε_r = 4,5 ist. In Gleichung (1) ist t/d = 3,56, und der Randeffekt kann nicht vernachlässigt werden.
Wenn die Berechnung durch Gleichung (2) erfolgt, werden K = 1,4 und t/d = 2,5 erhalten. Wenn Z₀ = 75 Ω ist, wird aus Gleichung (1) t/d = 2,37 erhalten, und K = 2 und t/d = 1,2 werden aus Gleichung (2) erhalten. K = 2 ist eine Bedingung zum Erhalten der elektromagnetischen Feldenergie der gegenüberliegenden Fläche, die dieselbe wie die elektromagnetische Feldenergie des Randes ist und angibt, daß sich das elektromagnetische Feld in bezug auf Nebensprechen weit ausbreitet. Um das Nebensprechen zu vermeiden, wird im allgemeinen die Stärke der Kopplung, das heißt, die charakteristische Impedanz, gleich oder kleiner als 50 Ω eingestellt. t/d ist eine Tiefe zwischen den Drähten auf einem Chip zu dem Abstand zwischen den Drähten, das heißt, ein Aspektverhältnis. Daher ist es vorzuziehen, wenn das Aspektverhältnis gleich oder größer als 1,5 ist (t/d ≥ 1,5), wobei die charakteristische Impedanz etwas größer als 50 Ω ist.
8 zeigt die Beziehung zwischen dem Wert von t/d und dem Randfaktor K. Wenn t/d ≥ 1,5 erfüllt wird, fällt der Wert des Randfaktors K unter 2.
Durch Vergrößern des gegenüberliegenden Bereiches durch Einstellung der jeweiligen Aspektverhältnisse der Energiequellendrähte 43 und 44 ist es möglich, wie oben beschrieben, die Kopplung zwischen Vdd und Vss zu verstärken und das Austreten des elektromagnetischen Feldes nach außen zu reduzieren. Ferner sei erwähnt, daß die oben beschriebene Regel zwischen den Energiequellendrähten 43 und 44 nicht nur auf ein anderes Paar von Energiequellendrähten angewendet werden kann, sondern auch auf die Beziehung zwischen den Signaldrähten 70 und 71.
Zweitens ist es vorzuziehen, wenn eine Bedingung d < h erfüllt wird, wobei h den Abstand zwischen der Widerstandsschicht 42 und dem Energiequellendraht 43 darstellt. Die Bedingung dient dazu, so weit wie möglich zu verhindern, daß der Rand des elektromagnetischen Feldes von gegenüberliegenden Flächen die Schichten überquert, das heißt, sie dient der Vermeidung von Nebensprechen.
Drittens ist es vorzuziehen, wenn s/d gleich oder größer als 1,5 ist (s/d ≥ 1,5), wobei s den Abstand zwischen benachbarten Sätzen von Drähten darstellt. Auch diese Bedingung (Beziehung) dient dazu, den Einfluß des Randes so weit wie möglich zu verhindern.
Es ist vorzuziehen, daß jede der oben beschriebenen Bedingungen bei allen anderen Drähten erfüllt wird. Es ist vorzuziehen, daß nicht nur Treiber, sondern auch Empfänger (die später beschrieben werden), die LSI-Logik, die durch eine Taktfrequenz in zig GHz arbeitet, Drahtverbindungen von Speichertransistoren und dergleichen Übertragungskanalstrukturen haben. Zusätzlich ist es vorzuziehen, daß jede der oben beschriebenen Bedingungen bei allen Drähten in jedem der IC-Chips des Systems erfüllt wird.
Mit der Konstruktion, wie sie oben erläutert ist, kann erreicht werden, daß die Treiberschaltung des Stromschaltertyps 16 eine geringe Stromschwankung aufweist und nahezu ideal ist.
Nun wird der Elektroenergieverbrauch untersucht. Wie in 4 und 7 gezeigt, beträgt der Konstantstrom I ungefähr 21 mA, und er fließt konstant von der Energiequelle Vdd. Wenn die Spannung 0,6 V beträgt, wird Elektroenergie im Umfang von 13 mW verbraucht. Eine 64-Bit-Adressendatenleitung erfordert Leitungen für 200 oder mehr Bits, die Steuersignale enthalten, und verbraucht die riesige Menge Elektroenergie von insgesamt 2,6 W. Wenn der Widerstand R_E1 zunimmt und die Spannung eine Amplitude von 0,3 V hat, beträgt der Elektroenergieverbrauch 1,3 W, wobei I = 10,5 mA ist. Da jedoch ein Signal, das nahezu ideal und nahezu perfekt ist, wie oben beschrieben, den Treiber 16 durchläuft, ist die Amplitude von gleich oder kleiner als 0,3 V eine ausreichende Signalquelle.
Als nächstes folgt eine Beschreibung von Zweigen.
Die elektronische Vorrichtung 10 von 2 enthält der Einfachheit halber zwei Zweige. Mit anderen Worten, die IC-Chips 12 und 13 sind durch die Zweigübertragungskanäle 15 bzw. 16 mit dem Übertragungskanal 14 verbunden. In der Praxis sind in vielen Fällen mehr IC-Chips verbunden.
9 zeigt eine Simulationsmodellschaltung in dem Fall, wenn die elektronische Vorrichtung 10 von 2 acht Zweige enthält. Empfänger in acht IC-Chips sind aus Differenzverstärkern gebildet. Es wird angenommen, daß ein Zweig eine Kapazität von 0,2 pF hat, da Signale des Empfängers durch die Gates der Transistoren empfangen werden, die die Differenzverstärker bilden. Die Kapazität ist eine hohe Kapazität, die mehr als ausreichend ist, da der Treiber 16, der die oben beschriebenen ersten bis dritten Charakteristiken aufweist, eine geringe Verdrahtungskapazität hat. Das heißt, die acht Zweige, die jeweils eine Kapazität von 0,2 pF haben, entsprechen sechzehn Zweigen mit 0,1 pF oder 32 Zweigen mit 0,05 pF, und diese Kapazitätswerte sind realistische Werte, die konstruiert werden können.
10 zeigt ein Simulationsresultat von 9. Die horizontale Achse und vertikale Achse von 10 sind dieselben wie jene von 4 und 7. Es sind Schwankungen des Stroms I und der Spannungen V1, V2 und V3 vorhanden. Praktisch haben diese Schwankungen jedoch nahezu insignifikante Niveaus. Obwohl nicht gezeigt, bestätigt es sich, daß flachere und bessere Wellenformen mit sechzehn Zweigen mit 0,1 pF und 32 Zweigen mit 0,05 pF erhalten werden.
Gemäß der oben beschriebenen Simulation kann der Treiber 16, wenn die Last innerhalb von insgesamt 2 pF gesteuert wird, die Signalübertragung im GHz-Band effektiv ausführen.
Unter Bezugnahme auf 11 folgt als nächstes eine Beschreibung der Empfänger 17 und 18 der IC-Chips 12 bzw. 13 von 2.
11 ist ein Schaltungsdiagramm, das den Empfänger 17 des IC-Chips 12 und die periphere Schaltung zeigt. Der Empfänger 17 enthält zwei pMOS-Transistoren 78 und 79 und drei nMOS-Transistoren 80, 81 und 82. Die Sources der Transistoren 78 und 79 sind mit der Energiequelle Vdd verbunden, und die Drains der Transistoren 78 und 79 sind mit den Drains der Transistoren 80 bzw. 81 verbunden. Die Gates der Transistoren 78 und 79 sind miteinander verbunden und auch mit dem Drain des Transistors 80 verbunden. Die Gates der Transistoren 80 und 81 sind mit dem Zweigübertragungskanal 15 verbunden. Das Drain des Transistors 82 ist mit den Sources der Transistoren 80 und 81 verbunden. Die Source des Transistors 82 ist mit der Energiequelle Vss verbunden. Das Gate des Transistors 82 ist mit dem Ausgang eines Stromeinstellteils 83 verbunden, der aus einem pMOS-Transistor 84 und einem nMOS-Transistor 85 gebildet ist. Die Source des Transistors 84 ist mit der Energiequelle Vdd verbunden. Das Gate des Transistors 84 ist mit der Energiequelle Vss verbunden. Das Drain des Transistors 84 ist mit dem Drain des Transistors 85 und dem Gate des Transistors 82 verbunden. Die Source des Transistors 85 ist mit der Energiequelle Vss verbunden. Das Drain des Transistors 81 ist mit einer internen Schaltung (nicht gezeigt) des IC-Chips 12 verbunden.
Ein Signal, das von dem Übertragungskanal 14 durch den Zweigübertragungskanal 15 eingegeben wird, gelangt zu den Gates der Transistoren 80 und 81. Gemäß der Potentialdifferenz zwischen den Transistoren 80 und 81 wird einer der Transistoren 80 und 81 EINgeschaltet und der andere AUSgeschaltet. Somit fließt ein Strom entweder zu der Schaltung, die die Transistoren 78 und 80 enthält, oder zu der Schaltung, die die Transistoren 79 und 81 enthält. Aus der Sicht der Energiequelle Vdd ist dieser Strom ein Konstantstrom. Der Transistor 82 steuert den Strom.
Der Übertragungskanal 14 ist, wie oben beschrieben, überhaupt nicht mit der gemeinsamen Erde verbunden. Auf dem Übertragungskanal 14 schwingt daher der Erdpegel komplementär mit einem Signal. Die Zweigübertragungskanäle 15 und 16 sind auch nicht mit der gemeinsamen Erde verbunden. Daher ist es möglich, eine ausreichende Potentialdifferenz zwischen den Gates der Transistoren 80 und 81 zu erreichen. In diesem Fall verursacht die Verzerrung der Wellenformen kein Problem für praktische Zwecke, wie es aus der Simulation von 9 und 10 ersichtlich ist. Daher kann das Senden und Empfangen des Signals mit sehr hoher Zuverlässigkeit erreicht werden.
Ähnlich wie beim Treiber 16 ist es vorzuziehen, daß die Drähte des Empfängers 17 und der internen Schaltung die Übertragungskanalstrukturen haben.
Es folgt eine Beschreibung des Einflusses der Länge der Zweigverdrahtung auf das gesamte System. Es sei erwähnt, daß die Zweigverdrahtung die gesamte Länge des in 11 gezeigten Zweigübertragungskanals 15 und die Packungsdrähte (die später beschrieben werden) betrifft. Wenn die relative Dielektrizitätskonstante der Isolierschicht in dem IC-Chip 12 3 ist, beträgt die Übertragungsgeschwindigkeit einer elektromagnetischen Welle 1,73 × 10⁹ [m/s], und die Übertragungsverzögerung beträgt 0,578 ps in dem Fall, wenn sich die Länge des Zweigübertragungskanals 15 auf 100 μm beläuft. Wenn die Impulsanstiegszeit des Übertragungskanals 14 auf 75 ps eingestellt ist, beläuft sich die Verzögerung, die bei einem Umlauf durch den Zweigübertragungskanal 15 eingeschleppt wird, auf 0,578 × 2 = 1,156 ps, mit welcher Verzögerungszeit es möglich ist, 65 Umläufe in 75 ps zu vollziehen. Während der Verzögerungszeit steigt das Signal an und nimmt einen stabilen Zustand ein. Obwohl eine Verzerrung einer Wellenform während des Anfangsanstiegs vorhanden ist, breitet sich daher nach dem Anfangsanstieg ein Signal mit einer stabilen Wellenform durch den Zweigübertragungskanal 15 aus. Schließlich ist es möglich, die Existenz des Zweigübertragungskanals 15, der die Länge von 100 μm hat, im wesentlichen zu vernachlässigen.
Des weiteren werden Drähte (Packungsdrähte) im Inneren des IC-Chips 12 untersucht. Jeder der Drähte erstreckt sich von einer Anschlußstelle auf einer Packung, mit der der Zweigübertragungskanal 15 verbunden ist, zu einer Anschlußstelle im Inneren der Packung. Wenn eine relative Dielektrizitätskonstante eines Isoliermaterials, das die Packungsdrähte umgibt, 4,5 ist, beläuft sich die Übertragungsgeschwindigkeit von elektromagnetischen Wellen der Packungsdrähte auf 1,41 × 10⁸ [m/s], und die Verzögerung auf 1 mm der Drahtlänge beträgt 7,1 ps. Es ist möglich, in 75 ps 5,3 Umläufe zu vollziehen. Im allgemeinen kann eine Konstruktion mit einer Bedingung erarbeitet werden, die gleich oder besser ist als (dreimaliger Reflexionsumlauf)/(Anstiegszeit), und 5,3mal stellt einen ziemlich praktischen Wert dar. Da die Existenz des Zweigübertragungskanals 15 im wesentlichen vernachlässigt werden kann, ist es vorzuziehen, daß die Länge der Zweigverdrahtung hauptsächlich auf der Basis der Gesamtlänge der Packungsdrähte bestimmt wird. Durch das Aufrunden der oben beschriebenen 5,3mal kann im allgemeinen dann, wenn eine Bedingung von (6 × (Gesamtverzögerungszeit durch die Gesamtlänge der Zweigverdrahtung) < (Anstiegszeit einer Wellenform)) erfüllt wird, der Einfluß der Zweigverdrahtung im wesentlichen vernachlässigt werden. Es sei erwähnt, daß die Bedingung auf der Basis der oben beschriebenen spezifischen Werte berechnet wird. In der Praxis wird die Bedingung jedoch in verschiedenen praktischen Ausführungsformen erfüllt. Wenn die Bedingung allgemeiner beschrieben wird, hat die Zweigverdrahtung eine Länge, die die Bedingung erfüllt, daß die Anstiegszeit der Wellenform des Signals auf dem Übertragungskanal 14 größer als die Verzögerungszeit ist, die verursacht wird, wenn ”n” (n = 6 bei dem oben beschriebenen Beispiel) Umläufe der Zweigverdrahtung vollzogen werden.
Als nächstes folgt eine Beschreibung einer Systemstruktur der elektronischen Vorrichtung 10.
Die elektronische Vorrichtung 10 wird gebildet, wie es unter Bezugnahme auf 2 erläutert wurde, indem die IC-Chips 11 bis 13 und der Übertragungskanal 14 auf eine Verdrahtungsplatte 86 wie etwa eine gedruckte Verdrahtungsplatte montiert werden.
12 ist eine Modelldraufsicht auf die elektronische Vorrichtung 10, und 13 ist eine Querschnittsansicht längs einer Linie A-A von 12. Zusätzlich ist 14 eine perspektivische Ansicht eines verpackten IC-Chips 11 und der Peripherie. In 12 ist der in 2 gezeigte IC-Chip 13 weggelassen.
Der Übertragungskanal 14 enthält gestapelte gepaarte Leitungen 14 ₁, 14 ₂ und 14 ₃, die jeweils die gleiche Länge haben, für eine Biteinheit. Die zu bevorzugende Übertragungskanalstruktur in den IC-Chips 11 bis 13 ist, wie oben erwähnt, die koplanare Leitungsstruktur. Es ist jedoch schwierig, auf einer Packung oder einer Verdrahtungsplatte eine Struktur mit einer Querschnittsoberfläche zu bilden, in der das Aspektverhältnis hoch ist und die Länge in Längsrichtung länger als die Breite ist. Daher ist der Übertragungskanal 14 aus einer gestapelten gepaarten Leitung gebildet.
Die Verdrahtungsplatte 86 enthält, wie in 13 gezeigt, im Inneren einer Isolierschicht 91 (relative Dielektrizitätskonstante ε_r) die gestapelten gepaarten Leitungen 14 ₁, 14 ₂ und 14 ₃, einen Energiequellendraht (paarige Energiequellenerdleitung) 89 von Vss und einen Energiequellendraht (paarige Energiequellenerdleitung) 90 von Vdd. Die Energiequellendrähte 89 und 90 verbinden Außenanschlüsse des Chips. Die gestapelten gepaarten Leitungen 14 ₁, 14 ₂ und 14 ₃ sind über den Energiequellendrähten 89 von Vss und dem Energiequellendraht 90 von Vdd angeordnet. Der IC-Chip 11, der in 12 gezeigt ist, enthält Anschlußstellen 87. Empfänger 16 ₁, 16 ₂ und 16 ₃ sind jeweils mit einem Paar von Anschlußstellen 87 verbunden. Eine von dem Paar von Anschlußstellen 87 von jedem der Empfänger 16 ₁, 16 ₂ und 16 ₃ ist jeweilig mit der oberen Verdrahtung der gestapelten gepaarten Leitungen 14 ₁, 14 ₂ und 14 ₃ verbunden. Die andere von dem Paar von Anschlußstellen 87 von jedem der Empfänger 16 ₁, 16 ₂ und 16 ₃ ist mit der unteren Verdrahtung der gestapelten gepaarten Leitungen 14 ₁, 14 ₂ bzw. 14 ₃ verbunden. 14 zeigt den Zustand, wenn die Verbindung auf diese Weise erfolgt. Die Verbindung wird durch Flip-Chip-Bonden hergestellt. Das heißt, die oberen Drähte werden durch Verbindungsbereiche 93, die auf der Isolierschicht 91 vorgesehen sind, mit den Anschlußstellen 87 des IC-Chips 11 verbunden. Die unteren Drähte werden durch Verbindungsbereiche 92, die von der Isolierschicht 91 exponiert sind, mit den Anschlußstellen 87 des IC-Chips 11 verbunden. Ferner sei erwähnt, daß die Isolierschicht 91 zur Vereinfachung integral gezeigt ist, wobei die Isolierschicht 91 jedoch wie im Falle verschiedener Verdrahtungsplatten aus einer Vielzahl von Isolierschichten gebildet ist.
Die Energiequellendrähte 89 und 90 sind mit Verbindungsbereichen verbunden, die auf der Isolierschicht 91 vorgesehen sind, und durch Flip-Chip-Bonden mit dem IC-Chip 11 verbunden.
Der IC-Chip 12 ist auch durch Flip-Chip-Bonden verbunden. Der IC-Chip 12 ist so vorgesehen, daß der IC-Chip 12 die gestapelten gepaarten Leitungen 14 ₁, 14 ₂ und 14 ₃ überbrückt. Anschlußstellen 88, die für jeden Empfänger 17 vorgesehen sind (in 12 ist nur ein Empfänger 17 ₁ durch durchgehende Linien dargestellt), sind durch Flip-Chip-Bonden mit Verbindungsbereichen verbunden, die mit dem Übertragungskanal 14 verbunden sind. Die Stellen, wo die Verbindungsbereiche vorgesehen sind, sind in jeweils gleichem Abstand von den jeweiligen Stellen der Anschlußstellen 87 des IC-Chips 11 angeordnet. Die gestapelten gepaarten Leitungen 14 ₁, 14 ₂ und 14 ₃ werden durch Abschlußwiderstände R_T1, R_T2 bzw. R_T3 abgeschlossen, die jeweils der charakteristischen Impedanz der Leitung entsprechen.
In 13 ist d der Abstand zwischen den gestapelten gepaarten Leitungen, t die Dicke der gestapelten gepaarten Leitung, w die Breite der oberen Verdrahtung der gestapelten gepaarten Leitung, s der Abstand zwischen den benachbarten Sätzen von gestapelten gepaarten Leitungen, h1 der Abstand zwischen der oberen Verdrahtung der gestapelten gepaarten Leitung und einer exponierten Oberfläche der Isolierschicht 91 und h2 der Abstand zwischen der unteren Verdrahtung der gestapelten gepaarten Leitung und dem Energiequellendraht 89. Es ist vorzuziehen, daß die Breite der unteren Verdrahtung der gestapelten gepaarten Leitung etwa das 1,2- bis 1,5fache der Breite der oberen Verdrahtung ausmacht. Dies dient zum Vermeiden einer Abweichung zwischen der oberen Verdrahtung und der unteren Verdrahtung und zum Verhindern dessen, daß das elektromagnetische Feld eine untere Schicht beeinflußt. Um ein Nebensprechen zwischen den benachbarten Sätzen von gestapelten gepaarten Leitungen zu vermeiden, ist es zusätzlich vorzuziehen, daß w ≤ s erfüllt wird. Unter demselben Gesichtspunkt ist es vorzuziehen, daß (d + t) ≤ s/2, d ≤ h2 und d ≤ 2h2 erfüllt wird.
Da die gestapelten gepaarten Leitungen in der Verdrahtungsplatte 86 verwendet werden, wie oben erwähnt, ist es erforderlich, daß die folgenden Anforderungen erfüllt werden. Erstens sind die gestapelten gepaarten Leitungen 14 ₁, 14 ₂ und 14 ₃ mit einer Teilung angeordnet, die zweimal so groß wie jene der Anschlußstellen 87 und 88 ist. Ferner sind die Anschlußstellen 87 und 88 auf lineare Weise und in einer Richtung angeordnet, die zu einer Richtung orthogonal ist, in der sich die gestapelten gepaarten Leitungen 14 ₁, 14 ₂ und 14 ₃ erstrecken. In dem Fall, wenn die Anschlußstellen 87 und 88 auf einem IC-Chip selbst vorgesehen sind, wird auf der Basis der Miniaturisierung eines Chipbereichs die Teilung zwischen den Anschlußstellen 87 und jene zwischen den Anschlußstellen 88 schmaler. In diesem Fall kann es sein, daß die gestapelten gepaarten Leitungen 14 ₁, 14 ₂ und 14 ₃ nicht so wie bevorzugt angeordnet werden können.
Angesichts solch eines Falls ist es günstig, Zwischendrähte vorzusehen, die Anschlußstellen auf einem IC-Chip und Anschlußstellen auf einer Packung verbinden. 15 zeigt ein Modell der Zwischendrähte. Einfach ausgedrückt ist in 15 der Übertragungskanal 14 als koplanare Leitung gezeigt. Die Anschlußstellen 88 sind in einer Linie in der Nähe der Mitte einer Packung 92 des IC-Chips 12 angeordnet. Anschlußstellen 89 sind in einer Linie auf einem Chip 91 angeordnet. Die Teilung zwischen den Anschlußstellen 89 ist kleiner als die Teilung zwischen den Anschlußstellen 88. Die Anschlußstellen 88 und 89 sind durch Zwischendrähte 90 verbunden. Der IC-Chip 13 ist auf ähnliche Weise gebildet.
Bei dem IC-Chip 11 werden ebenso wie bei den IC-Chips 12 und 13 Zwischendrähte 97 verwendet. Die Anschlußstellen 87, die in einer Linie auf einer Seite einer Packung 94 des IC-Chips 11 angeordnet sind, und Anschlußstellen 96, die in einer Linie auf einem Chip 95 angeordnet sind, sind durch die Zwischendrähte 97 verbunden.
Auch wenn solche Zwischendrähte 90 und 97 verwendet werden, ist es in einem Hochgeschwindigkeitssignalsystem erforderlich, daß alle Leitungen dieselbe charakteristische Impedanz und dieselbe Länge haben (Verdrahtung mit gleicher Länge).
Es folgt eine Überlegung auf der Basis der charakteristischen Impedanz von 28 Ω. Hier wird der Fall angenommen, daß die Breite w (siehe 13) der gestapelten gepaarten Leitung 200 μm beträgt und die relative Dielektrizitätskonstante ε_r 4,5 beträgt. Wenn diese Werte in einen Näherungsausdruck (oben beschriebene Gleichung (2)) der charakteristischen Impedanz der gestapelten gepaarten Leitung eingesetzt werden, beträgt der Abstand d zwischen den zwei Leitungen d = 39 μm (siehe 13 für d). Ferner lautet der Näherungsausdruck wie folgt: Z₀ = (377/√ε_r){(w/d)ε + (1/π)ln(4) + ((ε_r + 1)/2πε_r)ln(πε(w/d) + 0,94)/2} + ((ε – 1)/2πεr²)ln(εr²/16)}^–1 [Ω]
Die Schleife, die den Übertragungskanal 14 und die Zweigübertragungskanäle 15 und 16 enthält, hat die Übertragungskanalstrukturen, und es ist keine Nichtübereinstimmung der charakteristischen Impedanz vorhanden. In dem Fall, wenn die Leitungen parallel angeordnet sind und dieselbe Länge haben (parallele Verdrahtung mit gleicher Länge), beträgt die Teilung zwischen Anschlußstellen w/2 = 100 μm und kann mit gegenwärtiger Technik konstruiert werden. Eine ideale Schichtstruktur wird erhalten, wenn die Dicke h2 60 μm beträgt, die der Standard für ein Prepreg einer gedruckten Verdrahtungsplatte sind.
Andererseits ist es erforderlich, daß die Packungsdrähte gemäß einer Teilung von Anschlußstellen auf einem Chip konstruiert werden. Wenn die Teilung 50 μm beträgt, beläuft sich die Breite w der gestapelten gepaarten Leitung auf der Packung auf 100 μm. Gemäß der oben beschriebenen Gleichung (3) ist d = 19,5 μm.
Auf diese Weise kann die charakteristische Impedanz von 28 Ω über alle Leitungen erhalten werden.
Damit jeder der Zwischendrähte dieselbe Länge hat, werden die Zwischendrähte 90 so wie in 16 angeordnet. Andere Zwischendrähte werden auf ähnliche Weise angeordnet.
16 ist eine Draufsicht, die den Teil der Zwischendrähte 90 vergrößert. Jeder der Zwischendrähte 90 ist aus einer gestapelten gepaarten Leitung gebildet. Zusätzlich hat jeder der Zwischendrähte 90 dieselbe Leitungslänge. Das heißt, die Zwischendrähte 90 haben eine aufgefächerte Struktur. Um dieselbe Leitungslänge zu erreichen, ist jeder der Zwischendrähte 90 sanft gekrümmt, so daß sich jeder der Zwischendrähte 90 auswärts erstreckt. Die Leitungslänge kann durch Einstellen des Grades der Ausdehnung beliebig bestimmt werden. Da die Zwischendrähte 90 gekrümmt sind, ist keine Mäanderstruktur wie etwa ein mäanderförmiges Muster vorhanden. Somit kann eine reibungslose Übertragung erfolgen. Zusätzlich kann der Abstand zwischen den benachbarten Leitungen relativ breit sein, was auch hinsichtlich des Nebensprechens von Vorteil ist. Ferner ist es möglich, die Anschlußstellen 88 auf der Packung 92 und die Anschlußstellen 89 auf dem Chip 91 unabhängig zu konstruieren.
17 ist ein Diagramm, das ein Modell zum Konstruieren der gekrümmten Form von jedem der Zwischendrähte 90 in Bogenform zeigt. Das Modell dient dazu, eine Sehne AB variabel zu machen, während ein Bogen AB konstantbleibt. Die Sehne AB = l₁ ist ein geradliniger Abstand zwischen den äußersten Anschlußstellen. Ein Beziehungsausdruck mit der Sehne AB als Variable und dem Bogen AB als Konstante und das Bestimmen eines Radius OP wird erläutert. Wenn ein Segment PC = r₁·h₁ und ein Segment OC = h₁ ist, wird (l₁·2)² = r₁ ²·h₁ ² erhalten, und von θ₁/2 = tan^–1(l₁·2h₁) wird der Bogen AB = r₁θ₁ [Radian] erhalten. Wenn h₁ angemessen bestimmt wird, wird aus den obigen Gleichungen r₁ erhalten. Während der Bogen AB = r₁θ₁ konstantgehalten wird, können h_x und r_x für einen Abstand l_x zwischen den nächsten und folgenden Anschlußstellen erhalten werden.
Natürlich kann der Bogen AB eine Ellipse oder eine beliebige gekrümmte Linie (16) höherer Ordnung sein. Der Bogen AB kann eine beliebige Form haben, solange die Form keine komplexe Übertragungseigenschaft besitzt, die ein elektromagnetisches Feld betrifft.
Die Zwischendrähte können aus Mikrostreifenleitungen gebildet sein. 18 zeigt eine Ausführungsform, wenn die Zwischendrähte aus Mikrostreifenleitungen gebildet sind. Die Übertragungskanäle 14 ₁ bis 14 ₄ aus gestapelten gepaarten Leitungen sind mit den entsprechenden Anschlußstellen 87 verbunden. Die Anschlußstellen 87 sind auf vollkommen gefülltem Grund 100 vorgesehen. Zwischendrähte 101, die aus Mikrostreifenleitungen gebildet sind, verbinden die Anschlußstellen 87 und die Anschlußstellen auf einem Chip 96.
Eine Streifenleitung wie etwa eine Mikrostreifenleitung hat die Charakteristiken, daß sich ein elektrisches Feld bezüglich des Grundes ausdehnt und die Kapazität C₀ pro Einheitslänge zunimmt. Deshalb wird die Impedanz Z₀ = √L₀/C₀ bei derselben Leitungsbreite w klein. Umgekehrt kann dann, wenn Z₀ konstant ist, die Leitungsbreite w klein gebildet werden. Ein Näherungsausdruck der charakteristischen Impedanz einer Mikrostreifenleitung ist wie folgt. Es sei erwähnt, daß die Definitionen der Symbole dieselben wie jene sind, die unter Bezugnahme auf 13 erläutert wurden.
Wenn Z₀ 28 Ω beträgt, ist w = 170 μm, wobei d = 39 μm ist. Eine Korrektur der Dicke der Verdrahtung t = 25 μm kann ausgeführt werden, indem erfahrungsgemäß 25 μm von der Breite w subtrahiert werden. Die Breite w nach der Korrektur beträgt w = 145 μm. Es ist möglich, die Breite w auf das kleine Maß w = 145 μm zu miniaturisieren, wenn anstelle von gestapelten gepaarten Leitungen mit der Breite w = 200 μm Mikrostreifenleitungen verwendet werden und der Abstand d zwischen den Leitungen d = 39 μm wie bei den gestapelten gepaarten Leitungen beträgt. Es ist ziemlich schwierig zu behaupten, daß die Breite von 145 μm bei der Konstruktion genügt, wo die Teilung der Anschlußstellen 96 auf dem Chip 50 μm und die Breite w der Zwischenverdrahtung 101 100 μm beträgt. Durch Reduzieren der Breite von jedem der Zwischendrähte nahe den Anschlußstellen 96 ist es jedoch möglich, auf das Problem einzugehen. Derselbe Gedanke wie für die Zweigleitungslänge kann auch auf die Leitungslänge angewendet werden, die zu verdrahten ist. Das heißt, die folgende Bedingung: (6 × (Gesamtverzögerungszeit bei der zu verdrahtenden Länge) < (Anstiegszeit einer Wellenform) sollte erfüllt sein.
Durch eine Kombination der gestapelten gepaarten Leitungen 14 ₁ bis 14 ₄ und der Zwischendrähte 101 ist es möglich, wie oben beschrieben, die Breite w der Leitung zu verändern, während der Abstand d zwischen den gepaarten Leitungen (der oberen Leitung und der unteren Leitung) einer gestapelten gepaarten Leitung konstantgehalten wird. Solche Drähte können vorzugsweise auf eine Struktur angewendet werden, bei der ein Chip ohne Verwendung einer Packung direkt auf eine Verdrahtungsplatte montiert wird.
Bei der in 2 gezeigten Konstruktion und dergleichen ist der Treiber 16 am Ende des Busses verbunden. Die vorliegende Erfindung enthält jedoch auch eine Konstruktion, bei der der Treiber 16 in der Mitte (nicht am Ende) des Übertragungskanals 14 vorgesehen ist.
19 zeigt solch eine Struktur. In 19 sind jene Teile, die dieselben wie die oben beschriebenen Teile sind, mit denselben Bezugszeichen versehen. Der Treiber 16 ist mit der Mitte des Übertragungskanals 14 durch den Zweigübertragungskanal 15 verbunden. Eine Signalausgabe von dem Treiber 16 durchläuft den Zweigübertragungskanal 15 und wird durch den Übertragungskanal 14 in beide Richtungen ausgebreitet. Da der Übertragungskanal 14 auf der rechten und der linken Seite von 19 die gleiche charakteristische Impedanz gemäß dem Energieerhaltungssatz hat, wird die Signalspannung halbiert. Ein Signal, das sich nach rechts in 19 ausbreitet, wird durch einen Abschlußwiderstand absorbiert (in 19 nicht gezeigt) und gelöscht. Ein Signal, das sich nach links in 19 ausbreitet, wird dem Empfänger 17 eingegeben. Das Gate des Transistors 81, der den Empfänger 17 bildet, hat eine Kapazität, die gleich oder kleiner als 10 fF ist. Somit wird das Gate als offenes Ende betrachtet, und die Signalenergie wird vollständig reflektiert. Daher scheint sich die Signalspannung zu verdoppeln, und der Empfänger 17 arbeitet mit korrekter Spannung. Die Signalenergie, die vollständig reflektiert wird, kehrt wieder zu der Seite von 19 zurück. Wenn die reflektierte Signalenergie einen Übertragungsverzweigungspunkt erreicht, sendet der Treiber 16 einen Sättigungsenergiestrom, falls der Treiber 16 in Betrieb ist. Von außen gesehen hat der Übertragungsverzweigungspunkt demzufolge eine hohe Impedanz.
Daher gelangt die reflektierte Signalenergie weiter nach rechts, ohne den Treiber 16 zu beeinflussen, und wird am Abschlußwiderstand gelöscht. Wenn die reflektierte Signalenergie andererseits den Übertragungsverzweigungspunkt erreicht, hat dann, falls der Treiber 16 die Übertragung schon beendet hat, der Übertragungsverzweigungspunkt dieselbe hohe Impedanz wie andere Verzweigungspunkte, die nicht in Betrieb sind. Somit ist hier kein Problem vorhanden.
Die Konstruktion von 19 enthält die Konstruktion, bei der der IC-Chip 11 von 2 den Treiber 17 und den Stromeinstellteil 83 umfaßt und die IC-Chips 12 und 13 mit dem Treiber 16 versehen sind. Das heißt, die Konstruktion, bei der ein Bus von einem Bit ein Signal in beide Richtungen überträgt (mit anderen Worten, einen Zweiwegebus).
20 zeigt den IC-Chip 11, der solch eine Konstruktion hat. Der IC-Chip 11 ist mit einem Empfänger 117 und einem Stromeinstellteil 118 zusätzlich zu dem Treiber 16 versehen. Der Empfänger 117 und der Stromeinstellteil 118 haben dieselben Konstruktionen wie der Empfänger 17 bzw. der Stromeinstellteil 83, die in 11 gezeigt sind. Der Empfänger 117 und der Übertragungskanal 14 sind durch pMOS-Transistoren 120 und 121 verbunden. Die Gates der Transistoren 120 und 121 werden durch das Eingangssignal Vin gesteuert.
Der IC-Chip 12 mit dem Empfänger 17 und einem Treiber 127 ist mit der Mitte des Übertragungskanals 14 verbunden. Ähnlich ist der IC-Chip 13 mit dem Empfänger 18 und einem Treiber 128 mit der Mitte des Übertragungskanals 14 verbunden.
Die vorliegende Erfindung ist nicht auf die speziell offenbarten Ausführungsformen begrenzt, und Veränderungen und Abwandlungen können vorgenommen werden, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen.
Zum Beispiel enthält die vorliegende Erfindung eine Ausführungsform, in der Bipolartransistoren anstelle der MOS-Transistoren verwendet werden.
Die vorliegende Anmeldung basiert auf der japanischen Prioritätsanmeldung Nr. 2001-369358 , eingereicht am 3. Dezember 2001, deren gesamter Inhalt hierin durch Bezugnahme inkorporiert ist.

Claims

Elektronische Vorrichtung mit einem Treiber (16) des Stromschaltertyps, der eine Differenzschaltung enthält, die einen Strom einem Übertragungskanal (14) gemäß einem Signal zuführt, bei der ein Signaldraht, der das Signal zu der Differenzschaltung überträgt, eine Übertragungskanalstruktur hat, mit ersten und zweiten Signaldrähten (70, 71), die sich über ein Halbleitersubstrat (24) mit einem vorbestimmten gegenseitigen Abstand parallel zueinander erstrecken, wobei die Differenzschaltung einen ersten Transistor (19) umfasst, der auf dem Halbleitersubstrat (24) auf einer ersten Seite des ersten Signaldrahtes (71) vorgesehen ist, und einen zweiten Transistor (20), der auf dem Halbleitersubstrat (24) auf einer zweiten Seite des zweiten Signaldrahtes (70) vorgesehen ist, welcher erste Transistor (19) ein erstes Gate (54) als Teil des ersten Signaldrahtes (71) umfasst, so dass sich das erste Gate (54) seitwärts über das Halbleitersubstrat (24) von dem ersten Signaldraht (71) hin zu der ersten Seite erstreckt, und Source- und Drain-Diffusionsbereiche (40, 41), die in dem Halbleitersubstrat (24) auf beiden lateralen Seiten des ersten Gates (54) auf der ersten Seite des ersten Signaldrahtes (71) gebildet sind, welcher zweite Transistor (20) ein zweites Gate (45) als Teil des zweiten Signaldrahtes (70) umfasst, so dass sich das zweite Gate (45) seitwärts über das Halbleitersubstrat (24) von dem zweiten Signaldraht (70) hin zu der zweiten Seite erstreckt, und Source- und Drain-Diffusionsbereiche (40, 41), die in dem Halbleitersubstrat (24) auf beiden lateralen Seiten des zweiten Gates (45) auf der zweiten Seite des zweiten Signaldrahtes (70) gebildet sind, wobei eine Ausgabe der Differenzschaltung auf einen Übertragungskanal (14) geliefert wird, der auf dem Halbleitersubstrat (24) vorgesehen ist, welcher Übertragungskanal (14) einen dritten Signaldraht und einen vierten Signaldraht umfasst, die sich über das Halbleitersubstrat (24) mit einem vorbestimmten gegenseitigen Abstand parallel zueinander erstrecken, welcher dritte Signaldraht an einem Ende mit dem Drain-Bereich des ersten Transistors (19) verbunden ist, welcher vierte Signaldraht sich von dem Drain-Bereich des zweiten Transistors (20) nach außen erstreckt, wobei eine Energieübertragungsleitung einen Energieleiter (43) und einen zweiten Erdungsleiter (44) umfasst, die sich rechtwinklig zu einer Erstreckungsrichtung der Signaldrähte und dem Übertragungskanal (14) mit einem vorbestimmten gegenseitigen Abstand erstrecken, welcher Energieübertragungskanal eine Energiezufuhrspannung für den ersten und zweiten Transistor (19, 20) liefert.
Elektronische Vorrichtung nach Anspruch 1, bei der der Signaldraht eine koplanare Leitungsstruktur hat.
Elektronische Vorrichtung nach Anspruch 1, bei der der Signaldraht eine koplanare Leitungsstruktur hat und sich nahe dem ersten und/oder zweiten Gate (45) erstreckt.
Elektronische Vorrichtung nach Anspruch 1, ferner mit: einem anderen Draht an einer Stelle, die von dem Signaldraht entfernt ist, bei der der Signaldraht eine koplanare Leitungsstruktur hat, in der zwei Leitungen Zwillinge sind, und sich der Abstand zwischen dem anderen Draht und dem Signaldraht auf das 1,5fache oder mehr des Abstandes zwischen den zwei Zwillingsleitungen beläuft.
Elektronische Vorrichtung nach Anspruch 1, ferner mit: einer Vorrichtung (21, 22), die eine Kapazität in Antwort auf das Signal verändert, bei der die Vorrichtung mit der Differenzschaltung verbunden ist und die Vorrichtung der Differenzschaltung eine elektrische Ladung verleiht und die elektrische Ladung von der Differenzschaltung empfängt.
Elektronische Vorrichtung nach Anspruch 1, ferner mit: einer elektronischen Komponente, die mit dem Übertragungskanal (14) verbunden ist, bei der die elektronische Komponente und der Übertragungskanal durch einen Draht verbunden sind, der eine Übertragungskanalstruktur hat, die keine koplanare Leitungsstruktur ist.
Elektronische Vorrichtung nach Anspruch 1, ferner mit: einer elektronischen Komponente, die mit dem Übertragungskanal (14) verbunden ist, bei der die elektronische Komponente und der Übertragungskanal durch einen Draht verbunden sind, der eine gestapelte gepaarte Leitungsstruktur hat.
Elektronische Vorrichtung nach Anspruch 1, ferner mit: einer elektronischen Komponente, die mit dem Übertragungskanal (14) verbunden ist, bei der Anschlüsse auf einem Chip (11) in der elektronischen Komponente und Außenanschlüsse zum Verbinden mit dem Übertragungskanal (14) durch Drähte verbunden sind, die jeweils eine Übertragungskanalstruktur haben.
Elektronische Vorrichtung nach Anspruch 1, ferner mit: einer elektronischen Komponente, die mit dem Übertragungskanal (14) verbunden ist, bei der Anschlüsse auf einem Chip (11) in der elektronischen Komponente und Außenanschlüsse zum Verbinden mit dem Übertragungskanal (14) durch Drähte verbunden sind, die jeweils eine gestapelte gepaarte Leitungsstruktur haben.
Elektronische Vorrichtung nach Anspruch 1, ferner mit: einer elektronischen Komponente, die mit dem Übertragungskanal (14) verbunden ist, bei der Anschlüsse auf einem Chip (11) in der elektronischen Komponente und Außenanschlüsse zum Verbinden mit dem Übertragungskanal (14) durch Drähte verbunden sind, die jeweils eine Streifenleitungsstruktur haben.
Elektronische Vorrichtung nach Anspruch 8, bei der die Drähte, die die Anschlüsse auf dem Chip (11) und die Außenanschlüsse zum Verbinden mit dem Übertragungskanal (14) verbinden, eine Vielzahl von Signaldrähten enthalten, die die gleiche Länge haben.
Elektronische Vorrichtung nach Anspruch 9, bei der die Drähte, die die Anschlüsse auf dem Chip (11) und die Außenanschlüsse zum Verbinden mit dem Übertragungskanal (14) verbinden, eine Vielzahl von Signaldrähten enthalten, die die gleiche Länge haben.
Elektronische Vorrichtung nach Anspruch 10, bei der die Drähte, die die Anschlüsse auf dem Chip (11) und die Außenanschlüsse zum Verbinden mit dem Übertragungskanal (14) verbinden, eine Vielzahl von Signaldrähten enthalten, die die gleiche Länge haben.
Elektronische Vorrichtung nach Anspruch 8, bei der die Drähte, die die Anschlüsse auf dem Chip (11) und die Außenanschlüsse zum Verbinden mit dem Übertragungskanal (14) verbinden, Signaldrähte enthalten, die die gleiche Länge haben und bogenförmig sind.
Elektronische Vorrichtung nach Anspruch 9, bei der die Drähte, die die Anschlüsse auf dem Chip (11) und die Außenanschlüsse zum Verbinden mit dem Übertragungskanal (14) verbinden, Signaldrähte enthalten, die die gleiche Länge haben und bogenförmig sind.
Elektronische Vorrichtung nach Anspruch 10, bei der die Drähte, die die Anschlüsse auf dem Chip (11) und die Außenanschlüsse zum Verbinden mit dem Übertragungskanal (14) verbinden, Signaldrähte enthalten, die die gleiche Länge haben und bogenförmig sind.
Elektronische Vorrichtung nach Anspruch 1, bei der der Übertragungskanal (14) einen Signaldraht enthält, der eine gestapelte gepaarte Leitungsstruktur hat und ein Signal überträgt, und eine paarige Energiequellen- und Erdleitung, die die gestapelte gepaarte Leitungsstruktur hat.
Elektronische Vorrichtung nach Anspruch 1, ferner mit: einer Abschlussschaltung an einem Ende des Übertragungskanals (14).
Elektronische Vorrichtung nach Anspruch 1, ferner mit: einer elektronischen Komponente, die mit dem Übertragungskanal verbunden ist, bei der ein Zweigübertragungskanal, der den Übertragungskanal und die elektronische Komponente verbindet, eine Länge hat, die die Bedingung erfüllt, dass eine Anstiegszeit einer Wellenform eines Signals auf dem Übertragungskanal größer als die Verzögerungszeit ist, die auftritt, wenn das Signal ”n” Umläufe durch den Zweigübertragungskanal vollzieht, wobei ”n” eine vorbestimmte Zahl ist.
Elektronische Vorrichtung nach Anspruch 1, ferner mit: einem Empfänger, der ein Signal von dem Übertragungskanal empfängt.