DE102009013383A1

DE102009013383A1 - Schaltanordnung für einen Treiber für eine Hochgeschwindigkeitsübertragung

Info

Publication number: DE102009013383A1
Application number: DE102009013383A
Authority: DE
Inventors: Daniele Gardellini; Torsten Hinz
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2008-04-23
Filing date: 2009-03-16
Publication date: 2009-10-29
Also published as: US20090267654A1; US7888975B2

Abstract

Die Erfindung betrifft einen Leitungstreiber zum Ansteuern einer Übertragungsleitung mit einem differenziell balancierten Signal, mit einer auswählbaren Signalamplitude, mit einer Ausgangsimpedanz, die an eine charakteristische Impedanz der Übertragungsleitung angepasst ist, und mit einer reduzierten Verlustleistung. Der Leitungstreiber umfasst eine erste Treiberteilschaltung, die eine erste Gruppe und eine zweite Gruppe von Widerständen umfasst. Zum Ansteuern eines Ausgangsknotens mit einer ersten Signalabtastung wird die erste Gruppe von Widerständen selektiv mit einem ersten Vorspannungsanschluss und die zweite Gruppe von Widerständen mit einem zweiten Vorspannungsanschluss gekoppelt. Zum Ansteuern des ersten Ausgangsknotens mit einer zweiten Signalabtastung wird sowohl die erste Gruppe von Widerständen als auch die zweite Gruppe von Widerständen selektiv mit dem zweiten Vorspannungsanschluss gekoppelt. Der Leitungstreiber umfasst eine zweite Treiberteilschaltung. Die zweite Treiberteilschaltung umfasst eine dritte Gruppe und eine vierte Gruppe von Widerständen, die entsprechend geschaltet sind.

Description

Ein Ausführungsbeispiel der vorliegenden Erfindung betrifft allgemein Leitungstreiber, integrierte Schaltungen und Verfahren sowie insbesondere einen Leitungstreiber zum Übertragen eines Signals zu einem Empfänger über eine Signalübertragungsleitung.
Wenn elektronische Geräte voneinander durch eine physische Distanz getrennt sind, die größer als ein paar Prozent einer elektrischen Wellenlänge bei Frequenzen von Interesse sein kann, dann wird im Allgemeinen eine Übertragungsleitung für den Austausch von Signalen verwendet. Es wird im Allgemeinen eine Übertragungsleitung mit einer charakteristischen Impedanz verwendet, die mit einer Ausgangsimpedanz eines Leitungstreibers an ihrem sendenden Ende und mit der Impedanz einer Last an ihrem empfangenden Ende abgestimmt ist, um Signalreflexionen zu verhindern, die an jedem von beiden Enden der Leitung erzeugt werden können. Signalreflexionen erzeugen „stehende Wellen” in einer Übertragungsleitung, die die Fehlerrate des Signalempfangs beeinträchtigen können. Obwohl Übertragungsleitungen typischerweise als Koaxialkabel oder andere ähnliche Strukturen erachtet werden, kann auch ein strukturierter Pfad auf einer gedruckten Leiterplatte oder in einer integrierten Schaltung als eine Übertragungsleitungsstruktur arbeiten.
Ein Signal, wie zum Beispiel ein digitales Signal, wird im Allgemeinen „differenziell” quer durch eine Übertragungsleitung übertragen. Bei der differenziellen Signalübertragung wird die Spannung einer Ader bzw. einer Leiterbahn der Übertragungsleitung erhöht, und die Spannung der anderen Ader bzw. der anderen Leiterbahn wird um einen entsprechenden Betrag verringert. Um zum Beispiel ein Signal mit einer ersten Signalabtastung (signal sense), z. B. einer binären „1”, zu übertragen, kann eine Ader einer Übertragungsleitung von 1,0 Volt auf 1,5 Volt heraufgesetzt werden und die andere Ader kann von 1,0 Volt auf 0,5 Volt reduziert werden. Die entgegengesetzt gerichteten Spannungsänderungen würden an die Übertragungsleitungsadern angelegt werden, um ein Signal mit einer zweiten Signalabtastung, z. B. einer binären „0”, zu übertragen. Durch das Übertragen eines Signals mit symmetrischen Spannungsänderungen überträgt die Übertragungsleitung keine Gleichtakt-Spannungskomponente zu ihrem empfangenden Ende. Folglich kann an dem empfangenden Ende der Übertragungsleitung eine virtuelle Wechselstromerde geschaffen werden, die, neben anderen Dingen, die Notwendigkeit verhindert, eine Gleichtaktimpedanz an jedem der beiden Enden der Übertragungsleitung anzupassen. Die Technik des Übertragens von Signalen mit symmetrischen Spannungsänderungen erlaubt es, dass Daten bei einer hohen Übertragungsgeschwindigkeit mit minimalen störenden Einwirkungen durch Störgeräusche übertragen werden können, die durch externe elektromagnetische Einwirkungen auf ein Leiterpaar induziert werden können. Außerdem können Bezugspotentiale, wie zum Beispiel Massebezüge, an den sendenden und den empfangenden Enden der Übertragungsleitung bei verschiedenen Potentialpegeln liegen, wenn ein solcher differenzieller Signalisierungslösungsweg verwendet wird. Nahe beieinander angeordnete Sender und Empfänger, die sich einen gemeinsamen Massebezug teilen, können aber die Notwendigkeit für eine solche differenzielle Signalübertragung vermeiden.
Um Reflexionen für Gegentaktsignale an jedem der beiden Enden einer Übertragungsleitung zu vermeiden, ist es notwendig, dass sowohl ein Sender als auch ein Empfänger die Übertragungsleitung mit einer Impedanz abschließen, die mit der charakteristischen (Gegentakt-)Impedanz der Übertragungsleitung übereinstimmt. Die charakteristische Impedanz einer Übertragungsleitung bezieht sich auf die elektromagnetische Energie, die pro Längeneinheit in der Induktivität und Kapazität der Leitung gespeichert ist, und ist eine inhärente Eigenschaft der physischen Abmessungen und Materialien, aus denen die Leitung gebildet ist. Die Notwendigkeit, Übertragungsleitungsimpedanzen aufeinander abstimmen zu müssen, führt im Allgemeinen ein eine Verlustleistung abgebendes Element in einem Leitungstreiber an dem sendenden Ende der Leitung ein. Ein solches eine Verlustleistung abgebendes Schaltungselement beeinträchtigt die Batterielebensdauer in einem tragbaren Gerät und trägt zu Größen-, Kosten und Zuverlässigkeitsproblemen bei einem Gerät bei, das von einem lokalen Wechselstromversorgungsnetz mit Strom versorgt werden kann.
Somit besteht ein Bedarf an Treiberanordnungen und -produkten für Übertragungsleitungen, die Anordnungen verwenden, die in der Lage sind, ein differenzielles Signal mit einer minimalen Verlustleistung mit einer Übertragungsleitung zu koppeln, die eine Impedanz aufweist, die an die charakteristische Impedanz der Übertragungsleitung angepasst worden ist.
Die Erfindung erreicht dieses bzw. andere Ziele durch die Gegenstände der Ansprüche 1, 13, und 18.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
In Übereinstimmung mit einem exemplarischen Ausführungsbeispiel wird ein Leitungstreiber bereitgestellt, um eine Übertragungsleitung mit einem differenziell balancierten Signal anzusteuern. In einem Ausführungsbeispiel umfasst der Leitungstreiber erste und zweite Treiberteilschaltungen. Die erste Treiberteilschaltung umfasst eine erste Gruppe und eine zweite Gruppe von Widerständen. Die erste Gruppe ist mit einem ersten Anschluss einer Vorspannungsquelle gekoppelt und die zweite Gruppe ist mit einem zweiten Anschluss der Vorspannungsquelle gekoppelt, um einen ersten Ausgangsknoten der ersten Treiberteilschaltung mit einer ersten Signalabtastung anzusteuern. Die erste Gruppe und die zweite Gruppe von Widerständen sind beide zusammen mit dem zweiten Anschluss der Vorspannungsquelle gekoppelt, um den ersten Ausgangsknoten mit einer zweiten Signalabtastung anzusteuern. Die zweite Treiberteilschaltung umfasst eine dritte Gruppe und eine vierte Gruppe von Widerständen. Die dritte Gruppe und die vierte Gruppe von Widerständen sind beide zusammen nur mit dem zweiten Anschluss der Vorspannungsquelle gekoppelt, um den zweiten Ausgangsknoten mit der ersten Signalabtastung anzusteuern. Die dritte Gruppe ist mit dem ersten Anschluss der Vorspannungsquelle gekoppelt und die vierte Gruppe von Widerständen ist mit dem zweiten Anschluss der Vorspannungsquelle gekoppelt, um einen zweiten Ausgangsknoten der zweiten Treiberteilschaltung mit der zweiten Signalabtastung anzusteuern.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die Einzelheiten von einem oder mehreren Ausführungsbeispielen der vorliegenden Erfindung sind in den beigefügten Zeichnungen und der unten gegebenen Beschreibung dargelegt. Weitere Merkmale, Aufgaben und Vorteile der vorliegenden Erfindung werden aus der Beschreibung und den Zeichnungen sowie aus den Patentansprüchen deutlich. In den Figuren bezeichnen identische Bezugszeichen im Allgemeinen die gleichen Bauteile quer durch die verschiedenen Ansichten. Für ein vollständigeres Verständnis der vorliegenden Erfindung wird nun Bezug auf die nachfolgenden Beschreibungen genommen, die in Verbindung mit den beigefügten Zeichnungen vorgenommen werden, in denen:
1 eine graphische Darstellung einer Verlustleistung für einen Leitungstreiber für eine differenzielle Übertragung veranschaulicht, der mit einer CML und mit einem CMOS gestaltet ist und der unter Verwendung von Techniken aus dem Stand der Technik ausgebildet worden ist;
2 eine vereinfachte schematische Zeichnung veranschaulicht, die die Struktur einer CMOS-Implementierung eines Übertragungsleitungstreibers zeigt;
3 eine herkömmliche Implementierung eines Übertragungsleitungstreibers veranschaulicht, der eine Vielzahl von Schaltungsbausteinen (circuit slices) enthält;
die 4, 5 und 6 vereinfachte schematische Zeichnungen von Kopplungen von Widerständen in herkömmlichen Implementierungen eines Übertragungsleitungstreibers veranschaulichen, der mit einer Vielzahl von Schaltungsbausteinen zum Antreiben von Ausgangsknoten ausgebildet ist;
die 7, 8 und 9 vereinfachte Zeichnungen von Kopplungen von Widerständen in einem Leitungstreiber veranschaulichen, der in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung aufgebaut ist; und
10 eine Verlustleistung für unterschiedliche Leitungstreiber-Implementierungen veranschaulicht, die eine Leitungstreiber-Implementierung einschließen, die in Übereinstimmung mit einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung aufgebaut ist.
AUSFÜHRLICHE BESCHREIBUNG VON VERANSCHAULICHENDEN AUSFÜHRUNGSBEISPIELEN
Die Ausführung und die Verwendung der gegenwärtig bevorzugten Ausführungsbeispiele werden unten im Einzelnen erörtert. Es sollte aber klar sein, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte bereitstellt, die in einer breiten Vielfalt von spezifischen Kontexten verwirklicht werden können. Die erörterten spezifischen Ausführungsbeispiele dienen lediglich zur Veranschaulichung spezifischer Möglichkeiten, wie die Erfindung umgesetzt und verwendet werden kann, und beschränken nicht den Schutzumfang der vorliegenden Erfindung.
Die vorliegende Erfindung wird im Hinblick auf exemplarische Ausführungsbeispiele in einem spezifischen Kontext beschrieben werden, nämlich einem Leitungstreiber zum Ansteuern einer Übertragungsleitung mit einem differenziell balancierten Signal, mit einer auswählbaren Signalamplitude und mit einer Leitungstreiberimpedanz, die auf vorteilhafte Weise an eine charakteristische Impedanz der Übertragungsleitung angepasst werden kann. Die Erfindung kann aber auch auf andere leitungstreibende Anwendungen angewendet werden und ist nicht auf das Ansteuern von Übertragungsleitungen beschränkt. Andere Leitungstreiber können in unterschiedlichen Kontexten unter Verwendung von hier beschriebenen erfinderischen Konzepten implementiert werden.
Die Ausgangssignal-(d. h., die Spannungs-)Amplitude eines Übertragungsleitungstreibers muss im Allgemeinen so einstellbar sein, dass eine Anpassung bei Veränderungen in der physischen Anordnung einer Anwendungsschaltung möglich ist. So kann zum Beispiel eine Festplatte in einem Personal Computer, bei der Daten bei einer hohen Datenübertragungsgeschwindigkeit ausgetauscht werden müssen, in verschiedenen physischen Implementierungen verwendet werden, wobei unterschiedliche Steckverbinder und Anschlussarmaturen, störgeräuschbehaftete Umgebungen, Trennungsabstände, unterschiedliche Pegel von Signalreflexionen an Übertragungsleitungs-Unterbrechungen, etc., unterschiedliche Signalpegel für Daten benötigen, die zuverlässig zwischen Kernelementen des Computers und einem Signalempfänger auf der Festplatte oder in einem anderen physischen Element des Personal Computers ausgetauscht werden sollen. Somit besteht oftmals ein Konstruktionsbedarf bezüglich eines Leitungstreibers für eine Hochgeschwindigkeitsübertragung, um ein Signal zwar mit einer auswählbaren Signalamplitude, aber bei einer leitungstreibenden Impedanz zu erzeugen, die an die charakteristische Impedanz der Übertragungsleitung angepasst bleibt.
Zwei Implementierungslösungswege werden im Allgemeinen verwendet, um einen Leitungstreiber für eine Übertragung mit einer hohen Geschwindigkeit aufzubauen. Einer ist ein Lösungsweg auf der Basis einer CML (Common-Mode Logic) (eine stromgesteuerte Logik), und der andere ist ein Lösungsweg auf der Basis eines mit Spannung betriebenen Gegentakt-CMOS (complementary metal Oxide semiconductor; komplementärer Metall-Oxid-Halbleiter). Ein CMOS-Lösungsweg ist bis heute in Folge von Vorteilen beim Stromverbrauch allgemein bevorzugt worden. Eine CMOS-Implementierung weist im Allgemeinen eine Verlustleistung von nur etwa einem Viertel des Stroms einer CML-Implementierung auf, wenn eine Übertragungsleitung mit der vollen Ausgangssignalamplitude angesteuert wird. Aber wenn die Ausgangssignalamplitude reduziert wird, steigt der Stromverbrauch einer CMOS-Implementierung im Allgemeinen an. Der Stromverbrauch einer CML-Implementierung nimmt im Allgemeinen ab, wenn die Ausgangssignalamplitude reduziert wird, und nähert sich einem verlustfreien Zustand, wenn sich die Ausgangssignalamplitude Null nähert.
Nun wird Bezug auf 1 genommen. Darin ist eine graphische Darstellung eines Stromverbrauchs in Milliwatt (mW) auf der vertikalen Achse für einen Leitungstreiber für eine differenzielle Übertragung veranschaulicht, der auf gewöhnliche Weise mit einer CML konstruiert ist, wie dies von der Kurve 101 repräsentiert wird, und mit einem CMOS konstruiert ist, wie dies von der Kurve 102 repräsentiert wird. Die Kurven wurden für eine Vorspannungsquelle V_dd mit 2 Volt, eine unsymmetrische (Single-Ended-)Ausgangsimpedanz von 50 Ω und eine Ausgangssignalamplitude V_ppd erzeugt, die von 0 V bis zu der Vorversorgungsspannung V_dd einstellbar ist. Die übertragene (TX-)Ausgangssignalamplitude V_ppd ist auf der horizontalen Achse der graphischen Darstellung repräsentiert. Der Vorteil eines CMOS-Designs bei einer höheren Ausgangssignalamplitude ist in 1 offensichtlich. Die Punkte 104 und 105 werden später in der vorliegenden Beschreibung weiter unten unter Bezugnahme auf 6 beschrieben werden.
In dem linken Abschnitt (a) von 2 ist eine vereinfachte schematische Zeichnung veranschaulicht, die die Struktur einer CMOS-Implementierung eines Übertragungsleitungstreibers zeigt, wobei ein Widerstand 202 durch einen Schalter 201 auf die Vorspannungsquelle V_dd oder auf Masse bzw. Erde umgeschaltet wird. Die Widerstandsgröße des Widerstands 202 würde so ausgewählt werden, dass sie mit der charakteristischen Impedanz der Übertragungsleitung übereinstimmt, welche so gewählt wurde, dass sie 50 Ω beträgt, ohne dass dies als Beschränkung anzusehen ist. Die Ausgangsspannung des Übertragungsleitungstreibers ist Vout.
Ein CMOS-Leitungstreiber kann mit replizierten Schaltungsstrukturen implementiert werden, die als Schaltungs-„Bausteine” (circuit „slices”) bezeichnet werden, wobei jeder Baustein einen Widerstand umfasst, der entweder auf die Vorspannungsquelle V_dd oder auf Masse geschaltet ist. Mögliche Implementierungen von Schaltungsbausteinen sind in dem mittleren Abschnitt (b) und in dem rechten Abschnitt (c) von 2 gezeigt. In dem mittleren Abschnitt (b) ist die Schaltfunktion so gezeigt, dass sie mit einem p-Kanal-FET (Feldeffekttransistor) 211 und mit einem n-Kanal-FET 212 implementiert ist. Die Gates dieser FETs würden typischerweise mit der gleichen Signalpolarität angesteuert werden. Der gemeinsame Schaltungsknoten zwischen diesen beiden FETs ist mit einem Widerstand 213 gekoppelt, dessen Widerstandsgröße so ausgewählt werden würde, dass sie mit der charakteristischen Impedanz einer Übertragungsleitung übereinstimmt. In dem rechten Abschnitt (c) der Figur ist die Schaltfunktion mit einem p-Kanal-FET 221 und einem n-Kanal-FET 222 implementiert, und ihre Gates werden typischerweise wiederum mit der gleichen Signalpolarität angesteuert. Aber es sind Widerstände 223 und 224 in Reihe mit diesen FETs gekoppelt, und der gemeinsame Schaltungsknoten zwischen diesen beiden Widerständen liefert nun die Ausgangssignalspannung.
Nun wird Bezug auf 3 genommen, in der eine herkömmliche Implementierung eines Übertragungsleitungstreibers veranschaulicht ist, der eine Vielzahl „n” von Bausteinen 305, wie zum Beispiel den Baustein 301, umfasst. Jeder Baustein umfasst einen Widerstand, wie zum Beispiel den Widerstand 306, mit einer Widerstandsgröße von n·R, wobei R die Abschlussimpendanz der unsymmetrischen Übertragungsleitung ist, um eine Impedanzanpassung bereitzustellen. Jeder Baustein umfasst auch einen Hochseiten-(High-Side-)FET, wie etwa den p-Kanal-FET 302, und einen Niederseiten-(Low-Side-)FET, wie etwa den n-Kanal-FET 304. Der gemeinsame Schaltungsknoten zwischen diesen FETs ist mit einem Widerstand 306 gekoppelt. Wie in der Figur veranschaulicht ist, sind zwei Treiber, nämlich ein TXP-Treiber und ein TXN-Treiber, implementiert, um differenzielle Leitungstreiber-Ausgangsknoten 301 und 312 beziehungsweise die Knoten „TXP” und „TXN” zu erhalten. Die n Bausteine 305 stellen den TXP-Ausgang mit der gewünschten Ausgangsimpedanz, wie zum Beispiel 50 Ω, bereit, und die n Bausteine 307 stellen die gewünschte TXN-Ausgangsimpedanz, zum Beispiel ebenfalls 50 Ω, bereit. Die Übertragungsleitung 311 wird in der Figur von zwei Widerständen 308 und 309 repräsentiert, die jeweils eine Widerstandsgröße R aufweisen, wie zum Beispiel 50 Ω, und die an einem gemeinsamen Schaltungsknoten 314 miteinander gekoppelt sind. Der gemeinsame Schaltungsknoten 314 repräsentiert eine virtuelle Wechselstromerde an dem Empfänger.
Nun wird Bezug auf 4 genommen, in der eine vereinfachte schematische Zeichnung von Kopplungen von Widerständen in einer herkömmlichen Implementierung eines Übertragungsleitungstreibers veranschaulicht ist, der mit einer Vielzahl n von Bausteinen gebildet ist, um die Ausgangsknoten TXP und TXN anzusteuern. In dem oberen Abschnitt (a) der Figur sind die Schaltungsverbindungen von n Widerständen zum Ansteuern eines Bit mit einem Wert von „+1” mit einer vollen Ausgangssignalamplitude veranschaulicht. Die Schalter, die die Schaltungsverbindungen bereitstellen, sind in dieser Figur sowie in den nachfolgenden Figuren aus Gründen der Einfachheit weggelassen worden. Alle Widerstände der TXP-Seite sind auf die Vorspannungsquelle V_dd geschaltet, und alle Widerstände auf der TXN-Seite sind auf Masse geschaltet. Zum Ansteuern eines Bit mit einem Wert von „–1” mit einer vollen Ausgangssignalamplitude werden alle Widerstände auf der TXP-Seite auf Erde geschaltet, und alle Widerstände der TXN-Seite werden auf die Vorspannungsquelle V_dd geschaltet. In dieser Figur sowie in den nachfolgenden Figuren wird die Übertragungsleitung von einem Widerstand 401 mit der Widerstandsgröße 2R repräsentiert. Dieser Widerstand kann so erachtet werden, dass er zwei Widerstände in Reihe umfasst, von denen jeder eine Widerstandsgröße R aufweist, wobei der gemeinsame Knoten zwischen diesen eine virtuelle Wechselstromerde an dem empfangenden Ende der Übertragungsleitung repräsentiert. In dem unteren Abschnitt (b) der Figur sind die Schaltungsverbindungen von n Widerständen zum Ansteuern eines Bit mit einem Wert von „–1” mit einer vollen Ausgangssignalamplitude veranschaulicht. Somit ist ein Übertragungsleitungstreiber aufgebaut, der am eine charakteristische Impedanz einer Übertragungsleitung angepasst ist.
Nun wird Bezug auf 5 genommen, in der eine vereinfachte schematische Zeichnung von Kopplungen von Widerständen in einer herkömmlichen Implementierung eines Übertragungsleitungstreibers veranschaulicht ist, wobei die Widerstände selektiv geschaltet werden, um eine reduzierte differenzielle Ausgangssignalamplitude bereitzustellen. Für eine reduzierte differenzielle Ausgangssignalamplitude wird nur ein Teil (n – 2k) der n Bausteine jeweils auf die Vorspannungsquelle V_dd oder auf Masse geschaltet, und die restlichen Bausteine (2k) werden zur Hälfte auf V_dd und zur Hälfte auf Masse geschaltet. Ein selektives Umschalten der Widerstände ist notwendig, um die Impedanz des Übertragungsleitungstreibers von R Ohm aufrecht zu halten. Leider bildet in dieser herkömmlichen Anordnung ein Teil der Bausteine einen Spannungsteiler zwischen der Vorspannungsquelle V_dd und der Masse, wodurch ein dissipativer Querstrom erzeugt wird. Der Querstrom, der durch den Spannungsteiler fließt, bildet keinen Beitrag zu dem übertragenen Signal selber und erzeugt deshalb eine Leerlaufenergie. In einem Übertragungsleitungstreiber, der in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung ausgebildet ist, werden Querströme reduziert, vor allem bei einer reduzierten Ausgangssignalamplitude, wodurch eine Verlustleistung des Leitungstreibers reduziert wird.
Nun wird Bezug auf 6 genommen, in der weitere herkömmliche Schaltanordnungen für Widerstände in den n Bausteinen zur Erzeugung von verschiedenen Ausgangssignalamplituden zum Ansteuern eines Bit mit einem Wert von +1 veranschaulicht sind. 6 zeigt für das Beispiel von acht Widerständen eine herkömmliche Schaltanordnung, um einen übertragenen Bitwert von „+1” bei einer Ausgangssignalamplitude von 0%, 25%, 50%, 75% und 100% zu erzielen.
In dem obersten Abschnitt (a) von 6, der den Fall des Ansteuerns von +1 mit einer vollen Ausgangssignalamplitude veranschaulicht, sind alle acht Widerstände auf der linken Seite mit der Vorspannungsquelle V_dd gekoppelt, und alle acht Widerstände auf der rechten Seite sind an Erde angeschlossen. Es wird kein vergeudeter Querstrom erzeugt. Der einzige dissipative Strom ist der Nutzstrom, der von der Vorspannungsquelle V_dd durch die acht parallel geschalteten oberen Widerstände (mit einer parallelen Widerstandsgröße von R Ohm), durch die 2R Ohm der Übertragungsleitung und durch die acht parallel geschalteten unteren Widerstände (mit einer parallel geschalteten Widerstandsgröße von R Ohm) zur Erde fließt. Die gesamte Verlustleistung beläuft sich auf (V_dd)²/(4R) Watt, was dem Punkt 104 entspricht, der in 1 veranschaulicht ist.
In dem untersten Abschnitt (e) von 6, der den Fall des Ansteuerns von +1 mit einer Ausgangssignalamplitude von Null veranschaulicht, ist die eine Hälfte der Widerstände auf der linken Seite mit der Vorspannungsquelle V_dd gekoppelt und die andere Hälfte ist an Erde gelegt. Auf der rechten Seite ist die eine Hälfte der Widerstände mit der Vorspannungsquelle V_dd gekoppelt und die andere Hälfte ist an Erde gelegt. Das Ergebnis ist ein vergeudeter Querstrom auf beiden Seiten, wodurch eine gesamte Verlustleistung von (V_dd)²/(2R) bereitgestellt wird, was dem Punkt 105 entspricht, der in 1 für den Fall von R = 50 Ω und 2 Volt Vorspannung zwischen V_dd und Erde veranschaulicht ist. Die Anzahl an Bausteinen n hat keine Auswirkung auf das Ergebnis. Die restlichen Abschnitte (b), (c) und (d) in 6 veranschaulichen dazwischen liegende Ausgangssignalamplituden.
Das Ansteuern eines Bit mit einem Wert von –1 wird durch eine symmetrische Umkehrung der Widerstandstopologie für +1 erreicht, die in 6 veranschaulicht ist. Der Mittelpunktknoten der Übertragungsleitung (der Mittelpunkt der Widerstände mit 2·R) wird auf einer Spannung von (V_dd)/2 für beide Werte des ansteuernden Bit gehalten.
Nun wird Bezug auf 7 genommen, in der vereinfachte Zeichnungen von Kopplungen von Widerständen in einem Leitungstreiber veranschaulicht sind, der in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung aufgebaut ist. 7 veranschaulicht, ohne dass dies als Beschränkung gilt, das Beispiel, bei dem acht Widerstände so geschaltet sind, dass sie eine „+1” bei einer Ausgangssignalamplitude von 0%, 25%, 50%, 75% und 100% erzielen. Der Schaltvorgang der Widerstände in den Bausteinen wird durchgeführt, um wenigstens einen Teil der vergeudeten Querströme, die von der Schaltanordnung erzeugt werden, zu vermeiden. Das Umschalten der Widerstände gewährleistet, dass für eine „+1” alle n Widerstände auf der TXN-Seite unabhängig von der ausgewählten Ausgangssignalamplitude auf Erde geschaltet werden. Auf der TXP-Seite wird eine Anzahl von Widerständen auf die Vorspannungsquelle Vdd geschaltet. Die restlichen Widerstände werden auf Masse geschaltet. Die Schaltanordnung führt auf vorteilhafte Weise dazu, dass vergeudete Querströme auf ein Minimum reduziert werden und sich Null nähern, wenn sich die Ausgangssignalamplitude Null nähert. Die Schaltanordnung hält auch eine virtuelle Wechselstromerde an dem Mittelpunkt des 2R-Widerstands aufrecht, der das empfangende Ende der Übertragungsleitung für jeden Prozentsatz an Ausgangsspannung repräsentiert. Für ein „–1” werden die TXP- und TXN-Seiten symmetrisch ausgetauscht.
Natürlich können auch Varianten der Schaltanordnung, die in 7 zur Erzielung von „±1” veranschaulicht ist, in Übereinstimmung mit vorteilhaften Ausführungsbeispielen der vorliegenden Erfindung aufgebaut werden. So können zum Beispiel, und ohne dass dies als Beschränkung gilt, alle n Widerstände auf der TXN-Seite unabhängig von der ausgewählten Ausgangssignalamplitude auf die Vorspannungsquelle V_dd umgeschaltet werden. Auf der TXP-Seite wird eine Anzahl an Widerständen auf Erde umgeschaltet, und die restlichen Widerstände werden auf die Vorspannungsquelle V_dd geschaltet.
8 veranschaulicht vereinfachte schematische Zeichnungen von Kopplungen von Widerständen in einem Leitungstreiber, die der Schaltanordnung entsprechen, die in 7 veranschaulicht ist, wobei der Leitungstreiber in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung aufgebaut ist, wobei Widerstände veranschaulicht werden, die so geschaltet sind, dass sie eine „–1” bei einer Ausgangssignalamplitude von 100% und verschiedenen anderen Pegeln von Ausgangssignalamplituden erzielen. Das Umschalten der Widerstände, um eine „–1” für verschiedene Pegel von Ausgangsspannungs-Treibstärke (drive strength) zu erzielen, wird durch die Auswahl der ganzen Zahl k gestaltet, wobei k ≤ n ist.
Nun wird Bezug auf 9 genommen, in der vereinfachte schematische Zeichnungen von Kopplungen von Widerständen in einem Leitungstreiber veranschaulicht sind, der in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung aufgebaut ist. Der obere Abschnitt (a) der Figur veranschaulicht die Kopplungen von Widerständen zur Ansteuerung eines Bit „+1” mit verschiedenen Ausgangssignalamplituden. Ausgangssignalamplituden werden durch den Parameter k ausgewählt, der hier vorher oben beschrieben worden ist. In dem unteren Abschnitt (b) der Figur sind die Kopplungen von Widerständen zum Ansteuern eines Bit „0” (in der Figur durch den symmetrischen Wert „–1” repräsentiert) mit verschiedenen Ausgangssignalamplituden gezeigt. Wieder werden die Ausgangssignalamplituden durch die ganze Zahl k ausgewählt.
10 veranschaulicht eine Verlustleistung für die verschiedenen Leitungstreiber-Implementierungen, die eine Vorspannungsquelle V_dd = 2 V, eine unsymmetrische Impedanz von 50 Ω und eine Ausgangssignalamplitude V_ppd, die von 0 Volt bis 2 Volt reicht, verwenden. Die Formeln, die für die Stromberechnungen verwendet werden, die in 10 veranschaulicht sind, lauten folgendermaßen: für eine CML-Implementierung (Kurve 101): P = 1/R·(Vppd·Vdd),für eine herkömmliche CMOS-Implementierung (Kurve 102): P = 1/R·(0,5·Vdd 2 – 0,25·Vppd 2), undfür eine CMOS-Implementierung, die in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung aufgebaut ist (Kurve 1001): P = 1/R·(Vdd·Vppd – 0,75·Vppd 2).
Der Stromverbrauch eines Leitungstreiber-Senders, der in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung aufgebaut ist, gegenüber der programmierten Treibstärke stellt somit eine reduzierte Verlustleistung bereit. Die hohe Effizienz, die früher in einer CMOS-Implementierung mit einer vollen Ausgangsspannungs-Treibstärke erzielt worden ist, und die hohe Effizienz, die mit einer CML-Implementierung bei einer niedrigen Ausgangsspannungs-Treibstärke erzielt worden ist, werden nun beide in derselben Schaltungsanordnung erzielt.
Somit ist das Konzept eingeführt worden, dass eine Übertragungsleitung mit einer asymmetrischen Schaltanordnung von Widerständen angesteuert wird, um eine Leitungstreiberimpedanz bereitzustellen, die im Wesentlichen an eine charakteristische Impedanz der Übertragungsleitung angepasst worden ist. Auf diese Weise wird die Verlustleistung auf vorteilhafte Weise reduziert.
In Übereinstimmung mit einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung umfasst ein Leitungstreiber eine erste Treiberteilschaltung. Die erste Treiberteilschaltung umfasst eine erste Vielzahl von schaltbaren Widerstandselementen, die in eine erste Gruppe und in eine zweiten Gruppe von schaltbaren Widerstandselementen gruppiert sind. Jedes Element in der ersten Gruppe ist mit einem ersten Vorspannungsanschluss gekoppelt und jedes Element in der zweiten Gruppe ist mit einem zweiten Vorspannungselement gekoppelt, um einen Ausgangsknoten der ersten Treiberteilschaltung mit einer ersten Signalabtastung und einer ersten Signalamplitude anzusteuern. Jedes Element der ersten Gruppe und der zweiten Gruppe ist mit dem zweiten Vorspannungsanschluss gekoppelt, um den Ausgangsknoten der ersten Treiberteilschaltung mit einer zweiten Signalabtastung und der ersten Signalamplitude anzusteuern. In einem Ausführungsbeispiel ist jedes Element in den ersten und zweiten Gruppen mit dem ersten Vorspannungsanschluss gekoppelt, um den Ausgangsknoten der ersten Treiberteilschaltung mit der ersten Signalabtastung und einer höheren Signalamplitude anzusteuern, und jedes Element der ersten Gruppe und der zweiten Gruppe ist mit dem zweiten Vorspannungsanschluss gekoppelt, um den Ausgangsknoten der ersten Treiberteilschaltung mit der zweiten Signalabtastung und der höheren Signalamplitude anzusteuern.
In einem Ausführungsbeispiel der vorliegenden Erfindung ist der Leitungstreiber mit einer zweiten Treiberteilschaltung ausgebildet, die eine zweite Vielzahl von schaltbaren Widerstandselementen umfasst. Die zweite Vielzahl von schaltbaren Widerstandselementen ist in eine dritte Gruppe und in eine vierte Gruppe von schaltbaren Widerstandselementen gruppiert. Jedes Element in der dritten Gruppe und in der vierten Gruppe ist mit dem zweiten Vorspannungsanschluss gekoppelt, um den Ausgangsknoten der zweiten Treiberteilschaltung mit der ersten Signalabtastung und der ersten Signalamplitude anzusteuern, und jedes Element in der dritten Gruppe ist mit dem ersten Vorspannungsanschluss gekoppelt und jedes Element in der vierten Gruppe ist mit dem zweiten Vorspannungsanschluss gekoppelt, um den Ausgangsknoten der zweiten Treiberteilschaltung mit der zweiten Signalabtastung und der ersten Signalamplitude anzusteuern. In einem Ausführungsbeispiel ist jedes Element in der dritten Gruppe und in der vierten Gruppe mit dem zweiten Vorspannungsanschluss gekoppelt, um einen Ausgangsknoten der zweiten Treiberteilschaltung mit der ersten Signalabtastung und der höheren Signalamplitude anzusteuern, und jedes Element in der dritten Gruppe und in der vierten Gruppe ist mit dem ersten Vorspannungsanschluss gekoppelt, um den Ausgangsknoten der zweiten Treiberteilschaltung mit der zweiten Signalabtastung und der höheren Signalamplitude anzusteuern.
In einem Ausführungsbeispiel der vorliegenden Erfindung ist jedes schaltbare Widerstandselement mit einem Widerstand ausgebildet, wobei ein Anschluss davon selektiv mit dem ersten Vorspannungsanschluss oder dem zweiten Vorspannungsanschluss gekoppelt ist und ein anderer Anschluss davon mit dem Ausgangsknoten der ersten Treiberteilschaltung gekoppelt ist. In einem Ausführungsbeispiel ist jedes schaltbare Widerstandselement mit zwei Widerständen ausgebildet, die miteinander an dem Ausgangsknoten der ersten Treiberteilschaltung gekoppelt sind. Ein Widerstand des schaltbaren Widerstandselements ist selektiv mit dem ersten Vorspannungsanschluss gekoppelt, und der andere Widerstand ist selektiv mit dem zweiten Vorspannungsanschluss gekoppelt. In einem Ausführungsbeispiel sind die schaltbaren Widerstandselemente selektiv mit den Vorspannungsanschlüssen mittels Halbleiterschaltern, wie zum Beispiel Feldeffekttransistoren, gekoppelt.
In einem Ausführungsbeispiel der vorliegenden Erfindung steuert der Leitungstreiber den Ausgangsknoten der ersten Treiberteilschaltung mit einer Leitungstreiberimpedanz an, die im Wesentlichen an eine charakteristische Impedanz einer Übertragungsleitung angepasst ist, die mit dem Leitungstreiber gekoppelt ist. In einem Ausführungsbeispiel erzeugt der Leitungstreiber ein differenziell balanciertes Signal an den Ausgangsknoten.
In einem Ausführungsbeispiel sind die ersten und zweiten Teilschaltungen mit replizierten Schaltungen gebildet. In einem Ausführungsbeispiel ist eine der replizierten Schaltungen mit einem Widerstand ausgebildet, der mit einer Vielzahl von Schaltern gekoppelt ist.
In einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung umfasst ein Leitungstreiber eine erste Treiberteilschaltung. Die erste Treiberteilschaltung ist mit einer ersten Vielzahl von schaltbaren Widerstandselementen ausgebildet. Die erste Vielzahl von schaltbaren Widerstandselementen ist in eine erste Gruppe und in eine zweite Gruppe von schaltbaren Widerstandselementen gruppiert. Jedes Element in der ersten Gruppe und in der zweiten Gruppe ist mit einem ersten Vorspannungsanschluss gekoppelt, um einen Ausgangsknoten der ersten Treiberteilschaltung mit einer ersten Signalabtastung und einer vollen Signalamplitude anzusteuern, und jedes Element in der ersten Gruppe ist mit dem ersten Vorspannungsanschluss gekoppelt und jedes Element in der zweiten Gruppe ist mit einem zweiten Vorspannungsanschluss gekoppelt, um den Ausgangsknoten der ersten Treiberteilschaltung mit der ersten Signalabtastung und einer reduzierten Signalamplitude anzusteuern.
In einem Ausführungsbeispiel der vorliegenden Erfindung umfasst der Leitungstreiber eine zweite Treiberteilschaltung, die mit einer zweiten Vielzahl von schaltbaren Widerstandselementen ausgebildet ist. Jedes Element in der zweiten Vielzahl von schaltbaren Widerstandselementen ist mit dem zweiten Vorspannungsanschluss gekoppelt, um einen Ausgangsknoten der zweiten Treiberteilschaltung mit der ersten Signalabtastung und der vollen Signalamplitude anzusteuern, und jedes Element in der zweiten Vielzahl von schaltbaren Widerstandselementen ist mit dem zweiten Vorspannungsanschluss gekoppelt, um den Ausgangsknoten der zweiten Treiberteilschaltung mit der ersten Signalabtastung und der reduzierten Signalamplitude anzusteuern.
In einem Ausführungsbeispiel der vorliegenden Erfindung ist jedes Element in der ersten Gruppe und in der zweiten Gruppe mit dem zweiten Vorspannungsanschluss gekoppelt, um den Ausgangsknoten der ersten Treiberteil schaltung mit einer zweiten Signalabtastung und der vollen Signalamplitude anzusteuern, und jedes Element in der ersten und in der zweiten Gruppe ist mit dem zweiten Vorspannungsanschluss gekoppelt, um den Ausgangsknoten der ersten Treiberteilschaltung mit der zweiten Signalabtastung und der reduzierten Signalamplitude anzusteuern. Die zweite Vielzahl von schaltbaren Widerstandselementen ist in eine dritte Gruppe und in eine vierte Gruppe von schaltbaren Widerstandselementen gruppiert. Jedes Element in der dritten Gruppe und in der vierten Gruppe ist mit dem ersten Vorspannungsanschluss gekoppelt, um den Ausgangsknoten der zweiten Treiberteilschaltung mit der zweiten Signalabtastung und der vollen Signalamplitude anzusteuern, und jedes Element in der dritten Gruppe ist mit dem ersten Vorspannungsanschluss gekoppelt und jedes Element in der vierten Gruppe ist mit dem zweiten Vorspannungsanschluss gekoppelt, um den Ausgangsknoten der zweiten Treiberteilschaltung mit der zweiten Signalabtastung und der reduzierten Signalamplitude anzusteuern.
In einem Ausführungsbeispiel der vorliegenden Erfindung umfasst jedes schaltbare Widerstandelement einen Widerstand, wobei ein Anschluss davon selektiv mit dem ersten Vorspannungsanschluss oder mit dem zweiten Vorspannungsanschluss gekoppelt ist und wobei ein anderer Anschluss davon mit dem Ausgangsknoten der ersten Treiberteilschaltung gekoppelt ist. In einem Ausführungsbeispiel umfasst jedes schaltbare Widerstandselement zwei Widerstände, die mit einander an dem Ausgangsknoten der ersten Treiberteilschaltung gekoppelt sind, wobei ein Widerstand selektiv mit dem ersten Vorspannungsanschluss gekoppelt ist und der andere Widerstand selektiv mit dem zweiten Vorspannungsanschluss gekoppelt ist. In einem Ausführungsbeispiel sind die schaltbaren Widerstandselemente selektiv mit den Vorspannungsanschlüssen mittels Halbleiterschaltern gekoppelt.
Ein anderes exemplarisches Ausführungsbeispiel der vorliegenden Erfindung stellt ein Verfahren zur Erzeugung eines Ausgangssignals eines Leitungstreibers bereit. Das Verfahren umfasst das Aufbauen des Leitungstreibers mit einer ersten Gruppe von schaltbaren Widerstandselementen, die zwischen einem ersten Ausgangsanschluss des Leitungstreibers und entweder einem ersten Vorspannungsanschluss, oder einem zweiten Vorspannungsanschluss gekoppelt sind, und mit einer zweiten Gruppe von schaltbaren Widerstandselemen ten, die zwischen dem ersten Ausgangsanschluss und entweder dem ersten Vorspannungsanschluss oder dem zweiten Vorspannungsanschluss gekoppelt sind. Das Verfahren umfasst das Ansteuern des ersten Ausgangsanschlusses mit einer ersten Signalabtastung durch das Koppeln jedes Widerstandselement der ersten Gruppe mit dem ersten Vorspannungsanschluss und durch das Koppeln jedes Widerstandselement der zweiten Gruppe mit dem zweiten Vorspannungsanschluss. Das Verfahren umfasst des Weiteren das Ansteuern des ersten Ausgangsanschlusses mit einer zweiten Signalabtastung durch das Koppeln jedes Widerstandselements sowohl der ersten Gruppe als auch der zweiten Gruppe mit dem zweiten Vorspannungsanschluss.
In einem Ausführungsbeispiel der vorliegenden Erfindung umfasst das Verfahren des Weiteren das Aufbauen des Leitungstreibers mit einer dritten Gruppe von schaltbaren Widerstandselementen, die zwischen einem zweiten Ausgangsanschluss und entweder dem ersten Vorspannungsanschluss oder dem zweiten Vorspannungsanschluss gekoppelt sind, und mit einer vierten Gruppe von schaltbaren Widerstandselementen, die zwischen dem zweiten Ausgangsanschluss und entweder dem ersten Vorspannungsanschluss oder dem zweiten Vorspannungsanschluss gekoppelt sind. Das Verfahren umfasst das Ansteuern des zweiten Ausgangsanschlusses mit der zweiten Signalabtastung durch das Koppeln jedes Elements in der dritten Gruppe mit dem ersten Vorspannungsanschluss und das Koppeln jedes Elements in der vierten Gruppe mit dem zweiten Vorspannungsanschluss. Das Verfahren umfasst des weiteren das Ansteuern des zweiten Ausgangsanschlusses mit der ersten Signalabtastung durch das Koppeln jedes Element sowohl der dritten Gruppe als auch der vierten Gruppe mit dem zweiten Vorspannungsanschluss.
In einem Ausführungsbeispiel der vorliegenden Erfindung umfasst das Verfahren das Ausbilden jedes schaltbaren Widerstandselements mit einem Widerstand, wobei ein Widerstandsanschluss selektiv mit dem ersten Vorspannungsanschluss oder dem zweiten Vorspannungsanschluss gekoppelt wird und der andere Widerstandsanschluss mit dem ersten Ausgangsanschluss gekoppelt wird. In einem Ausführungsbeispiel umfasst das Verfahren das Ausbilden jedes schaltbaren Widerstandselements mit zwei Widerständen, wobei jeder der Widerstände einen Anschluss aufweist, die miteinander an dem ersten Ausgangsanschluss gekoppelt sind, wobei ein anderer Anschluss des einen Widerstands selektiv mit dem ersten Vorspannungsanschluss gekoppelt ist und ein anderer Anschluss des anderen Widerstands selektiv mit dem zweiten Vorspannungsanschluss gekoppelt ist. In einem Ausführungsbeispiel umfasst das Verfahren das Ausbilden jedes schaltbaren Widerstandselements mit im Wesentlichen der gleichen Widerstandsgröße. In einem Ausführungsbeispiel umfasst das Verfahren das Auswählen der kollektiven Anzahl der schaltbaren Widerstandselemente in der ersten Gruppe und in der zweiten Gruppe derart, dass eine Impedanz erzeugt wird, die im Wesentlichen mit einer charakteristischen Impedanz einer Signalleitung übereinstimmt, die mit dem Leitungstreiber gekoppelt ist.
In einem Ausführungsbeispiel der vorliegenden Erfindung umfasst das Verfahren das Ausbilden der ersten Gruppe und der zweiten Gruppe von schaltbaren Widerstandselementen derart, dass sie kollektiv die gleiche Anzahl an Widerstandselementen wie die dritte Gruppe und die vierte Gruppe aufweisen. In einem Ausführungsbeispiel erzeugen die erste Gruppe und die zweite Gruppe von schaltbaren Widerstandselementen und die dritte Gruppe und die vierte Gruppe von schaltbaren Widerstandselementen ein differenziell balanciertes Signal an den ersten und zweiten Ausgangsanschlüssen. In einem Ausführungsbeispiel umfasst das Verfahren das Ausbilden der schaltbaren Widerstandselemente mit replizierten Schaltungen. In einem Ausführungsbeispiel umfasst das Verfahren das Ausbilden jeder replizierten Schaltung mit einem Widerstand, der mit einer Vielzahl von Schaltern gekoppelt ist.
In einem Ausführungsbeispiel der vorliegenden Erfindung umfasst das Verfahren das Koppeln der Widerstände mit den Anschlüssen der Vorspannungsquelle mittels Halbleiterschaltern. In einem Ausführungsbeispiel sind die Halbleiterschalter vorzugsweise Feldeffekttransistoren. In einem Ausführungsbeispiel umfasst das Verfahren das Ausbilden der Teilschaltungen mit replizierten Schaltungen. In einem weiteren Ausführungsbeispiel umfasst das Verfahren das Ausbilden der replizierten Schaltungen mit einem Widerstand, der mit einer Vielzahl von Schaltern gekoppelt ist.
Obwohl eine Leitungstreiberschaltung und darauf bezogene Verfahren zur Anwendung bei der Ansteuerung einer Übertragungsleitung beschrieben worden sind, sollte es klar sein, dass andere Anwendungen einer Leitungstreiberschaltung innerhalb des breiten Schutzumfangs der vorliegenden Erfindung in Betracht gezogen werden und nicht auf die Ansteuerungsanordnungen für Übertragungsleitungen beschränkt zu sein brauchen.
Obwohl die vorliegende Erfindung vor allem in Verbindung mit spezifischen exemplarischen Ausführungsbeispielen gezeigt und beschrieben worden ist, sollte es den Fachleuten auf diesem Gebiet klar sein, dass diverse Änderungen bezüglich der Konfiguration und der Einzelheiten davon durchgeführt werden können, ohne dass von dem Erfindungsgedanken und dem Schutzumfang der Erfindung, wie sie von den nachfolgenden Patentansprüchen definiert ist, abgewichen wird. Der Schutzumfang der Erfindung wird daher von den angehängten Patentansprüchen bestimmt, und alle Abänderungen, die in dem Bereich der Bedeutung und dem Bereich der Äquivalenz der Patentansprüche liegen, sollen von den Patentansprüchen eingeschlossen sein.

Claims

Leitungstreiber, der eine erste Treiberteilschaltung umfasst, wobei die erste Treiberteilschaltung eine erste Vielzahl von schaltbaren Widerstandselementen umfasst, wobei die erste Vielzahl von schaltbaren Widerstandselementen in eine erste Gruppe und in eine zweite Gruppe von schaltbaren Widerstandselementen gruppiert ist, wobei jedes Element in der ersten Gruppe mit einem ersten Vorspannungsanschluss gekoppelt ist und jedes Element in der zweiten Gruppe mit einem zweiten Vorspannungsanschluss gekoppelt ist, um einen Ausgangsknoten der ersten Treiberteilschaltung mit einer ersten Signalabtastung und einer ersten Signalamplitude anzusteuern, und wobei jedes Element der ersten Gruppe und der zweiten Gruppe mit dem zweiten Vorspannungsanschluss gekoppelt ist, um den Ausgangsknoten der ersten Treiberteilschaltung mit einer zweiten Signalabtastung und der ersten Signalamplitude anzusteuern.
Leitungstreiber nach Anspruch 1, wobei jedes Element in der ersten Gruppe und in der zweiten Gruppe mit dem ersten Vorspannungsanschluss gekoppelt ist, um den Ausgangsknoten der ersten Treiberteilschaltung mit der ersten Signalabtastung und einer höheren Signalamplitude anzusteuern, und wobei jedes Element der ersten Gruppe und der zweiten Gruppe mit dem zweiten Vorspannungsanschluss gekoppelt ist, um den Ausgangsknoten der ersten Treiberteilschaltung mit der zweiten Signalabtastung und der höheren Signalamplitude anzusteuern.
Leitungstreiber nach Anspruch 1 oder 2, wobei jedes schaltbare Widerstandselement einen Widerstand umfasst, wobei ein Anschluss davon selektiv mit dem ersten Vorspannungsanschluss oder mit dem zweiten Vorspannungsanschluss gekoppelt ist und wobei ein anderer Anschluss davon mit dem Ausgangsknoten der ersten Treiberteilschaltung gekoppelt ist.
Leitungstreiber nach einem der vorhergehenden Ansprüche, wobei jedes schaltbare Widerstandselement zwei Widerstände umfasst, die miteinander an dem Ausgangsknoten der ersten Treiberteilschaltung gekoppelt sind, wobei ein Widerstand selektiv mit dem ersten Vorspannungsanschluss gekoppelt ist, und wobei der andere Widerstand selektiv mit dem zweiten Vorspannungsanschluss gekoppelt ist.
Leitungstreiber nach einem der vorhergehenden Ansprüche, wobei die schaltbaren Widerstandselemente selektiv mit den Vorspannungsanschlüssen mittels Halbleiterschaltern gekoppelt sind.
Leitungstreiber nach Anspruch 5, wobei die Halbleiterschalter Feldeffekttransistoren umfassen.
Leitungstreiber nach einem der vorhergehenden Ansprüche, wobei der Leitungstreiber den Ausgangsknoten der ersten Treiberteilschaltung mit einer Leitungstreiberimpedanz ansteuert, die im Wesentlichen an eine charakteristische Impedanz einer Übertragungsleitung angepasst ist, die mit dem Leitungstreiber gekoppelt ist.
Leitungstreiber nach einem der vorhergehenden Ansprüche, der des Weiteren eine zweite Treiberteilschaltung umfasst, wobei die zweite Treiberteilschaltung eine zweite Vielzahl von schaltbaren Widerstandselementen umfasst, wobei die zweite Vielzahl von schaltbaren Widerstandselementen in eine dritte Gruppe und in eine vierte Gruppe von schaltbaren Widerstandselementen gruppiert ist, wobei jedes Element in der dritten Gruppe und in der vierten Gruppe mit dem zweiten Vorspannungsanschluss gekoppelt ist, um den Ausgangsknoten der zweiten Treiberteilschaltung mit der ersten Signalabtastung und der ersten Signalamplitude anzusteuern, und wobei jedes Element in der dritten Gruppe mit dem ersten Vorspannungsanschluss gekoppelt ist und jedes Element in der vierten Gruppe mit dem zweiten Vorspannungsanschluss gekoppelt ist, um den Ausgangsknoten der zweiten Treiberteilschaltung mit der zweiten Signalabtastung und der ersten Signalamplitude anzusteuern.
Leitungstreiber nach Anspruch 8, wobei jedes Element in der dritten Gruppe und in der vierten Gruppe mit dem zweiten Vorspannungsanschluss gekoppelt ist, um den Ausgangsknoten der zweiten Treiberteilschaltung mit der ersten Signalabtastung und der höheren Signalamplitude anzusteuern, und wobei jedes Element in der dritten Gruppe und in der vierten Gruppe mit dem ersten Vorspannungsanschluss gekoppelt ist, um den Ausgangsknoten der zweiten Treiberteilschaltung mit der zweiten Signalabtastung und einer höheren Signalamplitude anzusteuern.
Leitungstreiber nach Anspruch 8 oder 9, wobei der Leitungstreiber ein differenziell balanciertes Signal an den Ausgangsknoten erzeugt.
Leitungstreiber nach Anspruch 8, 9 oder 10, wobei die ersten und die zweiten Teilschaltungen mit replizierten Schaltungen ausgebildet sind.
Leitungstreiber nach Anspruch 11, wobei eine der replizierten Schaltungen einen Widerstand umfasst, der mit einer Vielzahl von Schaltern gekoppelt ist.
Leitungstreiber, der Folgendes umfasst: eine erste Treiberteilschaltung, die eine erste Vielzahl von schaltbaren Widerstandselementen umfasst, wobei die erste Vielzahl von schaltbaren Widerstandselementen in eine erste Gruppe und in eine zweite Gruppe von schaltbaren Widerstandselementen gruppiert ist, wobei jedes Element in der ersten Gruppe und in der zweiten Gruppe mit einem ersten Vorspannungsanschluss gekoppelt ist, um einen Ausgangsknoten der ersten Treiberteilschaltung mit einer ersten Signalabtastung und einer vollen Signalamplitude anzusteuern, und wobei jedes Element in der ersten Gruppe mit dem ersten Vorspannungsanschluss gekoppelt ist und jedes Element in der zweiten Gruppe mit einem zweiten Vorspannungsanschluss gekoppelt ist, um den Ausgangsknoten der ersten Treiberteilschaltung mit der ersten Signalabtastung und einer reduzierten Signalamplitude anzusteuern; und eine zweite Treiberteilschaltung, die eine zweite Vielzahl von schaltbaren Widerstandselementen umfasst, wobei jedes Element in der zweiten Vielzahl von schaltbaren Widerstandselementen mit dem zweiten Vorspannungsanschluss gekoppelt ist, um einen Ausgangsknoten der zweiten Treiberteilschaltung mit der ersten Signalabtastung und der vollen Signalamplitude anzusteuern, und wobei jedes Element in der zweiten Vielzahl von schaltbaren Widerstandselementen mit dem zweiten Vorspannungsanschluss gekoppelt ist, um den Ausgangsknoten der zweiten Treiberteilschaltung mit der ersten Signalabtastung und der reduzierten Signalamplitude anzusteuern.
Leitungstreiber nach Anspruch 13, wobei jedes schaltbare Widerstandselement einen Widerstand umfasst, wobei ein Anschluss davon selektiv mit dem ersten Vorspannungsanschluss oder dem zweiten Vorspannungsanschluss gekoppelt ist und wobei ein anderer Anschluss davon mit dem Ausgangsknoten der ersten Treiberteilschaltung gekoppelt ist.
Leitungstreiber nach Anspruch 13 oder 14, wobei jedes schaltbare Widerstandselement zwei Widerstände, wobei jeder einen jeweiligen Anschluss umfasst, die miteinander an dem Ausgangsknoten der ersten Treiberteilschaltung gekoppelt sind, wobei ein anderer Anschluss des einen Widerstands selektiv mit dem ersten Vorspannungsanschluss gekoppelt ist, und wobei ein anderer Anschluss des anderen Widerstands selektiv mit dem zweiten Vorspannungsanschluss gekoppelt ist.
Leitungstreiber nach einem der Ansprüche 13 bis 15, wobei die schaltbaren Widerstandselemente selektiv mit den Vorspannungsanschlüssen mittels Halbleiterschaltern gekoppelt sind.
Leitungstreiber nach einem der Ansprüche 13 bis 16, wobei jedes Element in der ersten Gruppe und in der zweiten Gruppe mit dem zweiten Vorspannungsanschluss gekoppelt ist, um den Ausgangsknoten der ersten Treiberteilschaltung mit einer zweiten Signalabtastung und der vollen Signalamplitude anzusteuern, und wobei jedes Element in der ersten Gruppe und in der zweiten Gruppe mit dem zweiten Vorspannungsanschluss gekoppelt ist, um den Ausgangsknoten der ersten Treiberteilschaltung mit der zweiten Signalabtastung und der reduzierten Signalamplitude anzusteuern, und wobei die zweite Vielzahl von schaltbaren Widerstandselementen in eine dritte Gruppe und in eine vierte Gruppe von schaltbaren Widerstandselementen gruppiert ist, wobei jedes Element in der dritten Gruppe und in der vierten Gruppe mit dem ersten Vorspannungsanschluss gekoppelt ist, um den Ausgangsknoten der zweiten Treiberteilschaltung mit der zweiten Signalabtastung und der vollen Signalamplitude anzusteuern, und wobei jedes Element in der dritten Gruppe mit dem ersten Vorspannungsanschluss gekoppelt ist und jedes Element in der vierten Gruppe mit dem zweiten Vorspannungsanschluss gekoppelt ist, um den Ausgangsknoten der zweiten Treiberteilschaltung mit der zweiten Signalabtastung und der reduzierten Signalamplitude anzusteuern.
Verfahren zur Erzeugung eines Ausgangssignals eines Leitungstreibers, wobei das Verfahren Folgendes umfasst: Aufbauen eines Leitungstreibers mit einer ersten Gruppe von schaltbaren Widerstandselementen, die zwischen einem ersten Ausgangsanschluss des Leitungstreibers und entweder einem ersten Vorspannungsanschluss oder einem zweiten Vorspannungsanschluss gekoppelt ist, und mit einer zweiten Gruppe von schaltbaren Widerstandselementen, die zwischen dem ersten Ausgangsanschluss und entweder dem ersten Vorspannungsanschluss oder dem zweiten Vorspannungsanschluss gekoppelt ist; Ansteuern des ersten Ausgangsanschlusses mit einer ersten Signalabtastung durch das Koppeln jedes Widerstandselements der ersten Gruppe mit dem ersten Vorspannungsanschluss und das Koppeln jedes Widerstandselements der zweiten Gruppe mit dem zweiten Vorspannungsanschluss; und Ansteuern des ersten Ausgangsanschlusses mit einer zweiten Signalabtastung durch das Koppeln jedes Widerstandselements sowohl der ersten Gruppe als auch der zweiten Gruppe mit dem zweiten Vorspannungsanschluss.
Verfahren nach Anspruch 18, wobei jedes schaltbare Widerstandselement einen Widerstand umfasst, wobei ein Anschluss davon selektiv mit dem ersten Vorspannungsanschluss oder mit dem zweiten Vorspannungsanschluss gekoppelt ist und ein anderer Anschluss davon mit dem ersten Ausgangsanschluss gekoppelt ist.
Verfahren nach Anspruch 18 oder 19, das des Weiteren das Ausbilden jedes schaltbaren Widerstandselements mit zwei Widerständen, wobei jeder Widerstand einen Anschluss aufweist, die miteinander an dem ersten Ausgangsanschluss gekoppelt sind, und das selektive Koppeln eines anderen Anschlusses des einen Widerstands mit dem ersten Vorspannungsanschluss und eines anderen Anschlusses des anderen Widerstands mit dem zweiten Vorspannungsanschluss umfasst.
Verfahren nach einem der Ansprüche 18 bis 20, das des Weiteren das Auswählen einer kollektiven Anzahl der schaltbaren Widerstände in der ersten Gruppe und in der zweiten Gruppe derart umfasst, dass eine Impedanz erzeugt wird, die im Wesentlichen mit einer charakteristischen Impedanz einer Signalleitung übereinstimmt, die mit dem Leitungstreiber gekoppelt ist.
Verfahren nach einem der Ansprüche 18 bis 21, wobei jedes schaltbare Widerstandselement im Wesentlichen die gleiche Widerstandsgröße aufweist.
Verfahren nach einem der Ansprüche 18 bis 22, das des Weiteren Folgendes umfasst: Aufbauen des Leitungstreibers mit einer dritten Gruppe von schaltbaren Widerstandselementen, die zwischen einem zweiten Ausgangsanschluss des Leitungstreibers und entweder dem ersten Vorspannungsanschluss oder dem zweiten Vorspannungsanschluss gekoppelt ist, und mit einer vierten Gruppe von schaltbaren Widerstandselementen, die zwischen dem zweiten Ausgangsanschluss und entweder dem ersten Vorspannungsanschluss oder dem zweiten Vorspannungsanschluss gekoppelt ist; Ansteuern des zweiten Ausgangsanschlusses mit der zweiten Signalabtastung durch das Koppeln jedes Elements in der dritten Gruppe mit dem ersten Vorspannungsanschluss und das Koppeln jedes Elements in der vierten Gruppe mit dem zweiten Vorspannungsanschluss; und Ansteuern des zweiten Ausgangsanschlusses mit der ersten Signalabtastung durch das Koppeln jedes Elements sowohl der dritten Gruppe als auch der vierten Gruppe mit dem zweiten Vorspannungsanschluss.
Verfahren nach Anspruch 23, das des Weiteren das Auswählen der kollektiven Anzahl von schaltbaren Widerstandselementen in der ersten Gruppe und in der zweiten Gruppe derart umfasst, dass in der dritten Gruppe und in der vierten Gruppe die gleiche kollektive Anzahl von Widerstandselementen vorhanden ist.
Verfahren nach Anspruch 23 oder 24, wobei die erste Gruppe und die zweite Gruppe von schaltbaren Widerstandselementen und die dritte Gruppe und die vierte Gruppe von schaltbaren Widerstandselementen ein differenziell balanciertes Signal an den ersten und zweiten Ausgangsanschlüssen erzeugen.
Verfahren nach einem der Ansprüche 18 bis 25, das des Weiteren das Ausbilden der schaltbaren Widerstandselemente mit replizierten Schaltungen umfasst.
Verfahren nach Anspruch 26, das des Weiteren das Ausbilden jeder replizierten Schaltung mit einem Widerstand umfasst, der mit einer Vielzahl von Schaltern gekoppelt ist.