KR910015044A - 전파지연시간제어저항에 의해 상호접속된 신호전송선쌍을 갖는 반도체집적회로 장치 - Google Patents

전파지연시간제어저항에 의해 상호접속된 신호전송선쌍을 갖는 반도체집적회로 장치 Download PDF

Info

Publication number
KR910015044A
KR910015044A KR1019910000087A KR910000087A KR910015044A KR 910015044 A KR910015044 A KR 910015044A KR 1019910000087 A KR1019910000087 A KR 1019910000087A KR 910000087 A KR910000087 A KR 910000087A KR 910015044 A KR910015044 A KR 910015044A
Authority
KR
South Korea
Prior art keywords
pair
signal transmission
transmission line
circuit
semiconductor integrated
Prior art date
Application number
KR1019910000087A
Other languages
English (en)
Other versions
KR930006724B1 (ko
Inventor
게이이찌로 나까니시
마사루 오사나이
미노루 야마다
마사까즈 야마모또
아끼라 마사끼
미쯔오 우사미
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR910015044A publication Critical patent/KR910015044A/ko
Application granted granted Critical
Publication of KR930006724B1 publication Critical patent/KR930006724B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01825—Coupling arrangements, impedance matching circuits
    • H03K19/01831—Coupling arrangements, impedance matching circuits with at least one differential stage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Amplifiers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

내용 없음

Description

전파지연시간제어저항에 의해 상호접속된 신호전송선쌍을 갖는 반도체집적회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 반도체집적회로장치를 간략하게 도시한 평면도, 제2도a~제2도c는 본 발명의 1실시예에 따른 반도체 집적회로장치와 종래의 장치를 비교하는 도면, 제4도는 본 발명의 실시예에서 사용되는 트랜지스터, 전기적접속층 확산저항의 구조를 예로써 도시한 단면도.

Claims (12)

  1. 반도체기판, 상기 반도체기판에서 절연되어 그 위에 형성되며, 제1 및 제2의 단을 갖는 한쌍의 신호전송선(3a, 3b), 상기반도체기판내에 형성되고, 전기신호를 송신하기 위해 상기 한쌍의 신호 전송선의 상기 제1의 단에 전기적으로 접속된 제1의 회로수단(6)과 상기 한쌍의 상호전송선의 상기 제1의 단과 상기 제2의 단 사이에서 상기 신호 전송선쌍을 거쳐서 전파되는 상기 신호의 지연시간을 제어하기 위해 상기 전송선쌍 사이의 상기 제2의 단에 전기적으로 접속된 제어저항 수단(R-)를포함하는 반도체집적회로장치.
  2. 특허청구의 범위 제1항에 있어서, 또 상기 제1의 회로수단내에 마련된 종단저항수단(5a, 5b)와 상기 반도체기판내에 형성되어 그 위에 전파되는 전기신호를 수신하기 위해 상기 신호전송선쌍의 상기 제2의 단에 전기적으로 접속된 제2의 회로수단(7)을 포함하는 반도체집적회로 장치.
  3. 특허청구의 범위 제2항에 있어서, 상기 제1및 제2의 회로수단의 각각은 ECL 회로구조로 되어 있는 반도체집적회로 장치.
  4. 특허청구의 범위 제2항에 있어서, 상기 제2의 회로수단은 차동증폭회로, 전류증폭회로 및 상기 차동증폭회로와 상기 전류증폭회로 사이에 접속된 전압증폭회로를 포함하는 반도체집적회로장치.
  5. 특허청구의 범위 제1항에 있어서, 상기 제어저항수단은 상기 신호의 상기 지연시간이 상기 전송쌍의 길이의 n승(n은 2보다 작은 정의 수)에 비례하여 변화하도록 상기 제어저항수단의 저항값(R-)와 상기 신호전송선의 각각의 저항(R1) 사시의 비가 결정된 저항값을 갖는 반도체집적회로장치.
  6. 특허청구의 범위 제5항에 있어서, 상기 제어저항수단의 저항값은 상기 신호전송선의 각각의 저항값보다 작은 반도체집적회로장치.
  7. 특허청구의 범위 제1항에 있어서, 상기 제1의 회로수단은 푸시풀형 ECL 회로구조로 되어 있는 반도체집적회로장치.
  8. 반도체기판, 반도체기판에서 절연되어 그 위에 형성되고, 2개의 인접하는 층 사이에 전기적 절연층(11,12)를 개재시켜서 적층되고, 고속신호의 전파를 위한 1쌍의 고속신호전송선인 신호전송쌍중의 적어도 1쌍의 신호전송선과 저속신호의 전파를 위한 1쌍의 저속신호전송선인 신호전송선쌍중의 적어도 1쌍의 신호전송선을 가지며, 고속신호전송선을 갖는 상기 전기적 접속층중의 어느 하나의 상하에 마련된 전기적 절연층(11)의 각각의 두께가 저속신호전송선을 갖는 인접하는 2개의 전기적 접속층 사이에 마련된 전기적절연층의 각각의 두께보다 두껍게 되어 있는 다수의 전기적접속층(16~20), 상기 반도체기판 내에 형성되고, 전기 신호를 송신하기 위해 고속신호전송선쌍 중의 1쌍의 제1의 단에 전기적으로 접속된 제1의 회로수단(6)과 상기 고속신호전송선쌍의 상기 제1과 제2의 단 사이에서 상기 고속신호전송선쌍을 거쳐서 전파되는 상기 신호의 지연시간을 제어하기 위해 상기 고속전송선쌍 사이의 제2의 단에 전기적으로 접속된 제어저항수단(R-)를 포함하는 반도체집적회로장치.
  9. 반도체 기판, 상기 반도체기판 내에 형성되고, 동일한 회로블럭내에서 회로소자의 각각과 다른 회로소자와의 전기적 접속이 단일의 전송선에 의해 실행되는 회로소자를 갖는 직사각형 형상의 다수의 회로블럭과 상기 반도체기판에서 절연되어 그 위에 형성되고, 제1 및 제2의 단을 갖는 적어도 한쌍의 신호전송선을 갖는 전기적접속층을 포함하고, 상기 회로블럭 중의 하나는 전기신호를 송신하기 위해 상기 신호전송선쌍의 상기 제1의 단에 전기적으로 접속된 제1의 회로수단(6), 상기 신호전송선쌍의 상기 제1과 제2의 단 사이에서 상기 신호전송선쌍을 거쳐서 전파되는 상기 신호의 지연시간을 제어하기 위해 상기 전송선쌍 사이의 제2의 단에 전기적으로 접속된 제어저항수단을 가지며, 상기 회로블럭중의 다른 하나는 상기 하나의 블럭과 상기 다른 하나의 블럭 사이를 통해서 전파되는 전기신호를 수신하기 위해 상기 신호전송선쌍의 상기 제2의단에 전기적으로 접속된 제2의 회로수단(7)을 갖는 반도체집적회로장치칩.
  10. 특허청구의 범위 제9항에 있어서, 상기 신호전송선쌍의 길이는 상기 직사각형의 회로블럭의 인접하는 2개의 변의 길이의 합 보다도 긴 반도체집적회로장치 칩.
  11. 반도체 기판, 각각의 신호전송선쌍이 상기 반도체기판에서 절연되어 그 위에 형성되어 제1및 제2의 단을 갖는 직렬로 접속된 다수의 신호전송선쌍(3a, 3b), 상기 반도체기판내에 형성되고, 전기신호를 송신하기 위해 직렬로 접속된 신호 전송선쌍의 최전단의 전송선쌍중의 하나의 제1의 단에 전기적으로 접속된 제1의 회로수단(6), 상기 각각의 전송선쌍의 상기 제1과 제2의 단 사이에서 상기 신호전송쌍을 거쳐서 전파되는 상기 신호의 지연시간을 제어하기 위해 각각의 전송선쌍 사이의제2의 단에 전기적으로 접속된 다수의 제어저항수단(R-)와 상기 반도체기판내에 형성되고, 각각이 상기 직렬로 접속된 다수의 신호전송선쌍의 인접하는 2개의 전송선 사이에 마련된 다수의 중간증폭회로수단(8)을 포함하는 반도체 집적회로장치.
  12. 특허청구의 범위 제11항에 있어서, 상기 신호전송선쌍의 적어도 1쌍은 20mm 이상의 전송길이를 갖는 반도체집적회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910000087A 1990-01-12 1991-01-07 전파지연시간제어저항에 의해 상호 접속된 신호전송선쌍을 갖는 반도체집적회로장치 KR930006724B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP02-003581 1990-01-12
JP2-3581 1990-01-12
JP2003581A JP2892732B2 (ja) 1990-01-12 1990-01-12 集積回路装置

Publications (2)

Publication Number Publication Date
KR910015044A true KR910015044A (ko) 1991-08-31
KR930006724B1 KR930006724B1 (ko) 1993-07-23

Family

ID=11561422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910000087A KR930006724B1 (ko) 1990-01-12 1991-01-07 전파지연시간제어저항에 의해 상호 접속된 신호전송선쌍을 갖는 반도체집적회로장치

Country Status (4)

Country Link
US (1) US5214318A (ko)
JP (1) JP2892732B2 (ko)
KR (1) KR930006724B1 (ko)
DE (1) DE4100278C2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352627A (en) * 1993-05-10 1994-10-04 Cooper Gregory A Monolithic high voltage nonlinear transmission line fabrication process
DE4321483C2 (de) * 1993-06-28 1995-04-20 Siemens Ag Leitungstreiberschaltstufe in Stromschaltertechnik
DE4321482C1 (de) * 1993-06-28 1994-12-08 Siemens Ag Digitale Schaltstufe mit Stromschalter
KR100328368B1 (ko) * 1993-08-06 2002-08-24 가부시끼가이샤 히다치 세이사꾸쇼 다른배선길이를갖는차동신호전송회로를구비한집적회로장치
JP2606093B2 (ja) * 1993-08-30 1997-04-30 日本電気株式会社 信号配線回路
JP3123629B2 (ja) * 1993-09-16 2001-01-15 富士電機株式会社 信号伝送用ｌｓｉ
US5633709A (en) * 1995-08-11 1997-05-27 Ando Electric Co., Ltd. Propagation delay time measuring device
US5939922A (en) * 1995-09-13 1999-08-17 Kabushiki Kaisha Toshiba Input circuit device with low power consumption
US5884053A (en) * 1997-06-11 1999-03-16 International Business Machines Corporation Connector for higher performance PCI with differential signaling
JP3803204B2 (ja) * 1998-12-08 2006-08-02 寛治 大塚 電子装置
US6833984B1 (en) * 2000-05-03 2004-12-21 Rambus, Inc. Semiconductor module with serial bus connection to multiple dies
JP2002270773A (ja) * 2001-03-12 2002-09-20 Nec Corp 半導体集積回路およびその製造方法
DE10256119B4 (de) * 2001-12-03 2016-08-04 Kanji Otsuka Elektronische Vorrichtung
JP5131274B2 (ja) * 2007-08-07 2013-01-30 富士通株式会社 バッファ装置
WO2012141008A1 (ja) * 2011-04-11 2012-10-18 日本電気株式会社 半導体集積回路
JP5159940B2 (ja) * 2011-10-21 2013-03-13 キヤノン株式会社 固体撮像装置及び撮像システム
WO2014015913A1 (en) * 2012-07-27 2014-01-30 Telefonaktiebolaget Lm Ericsson (Publ) An improved quadrature hybrid
US9270002B2 (en) * 2013-07-22 2016-02-23 Raytheon Company Differential-to-single-ended transmission line interface
US9319218B2 (en) * 2014-06-25 2016-04-19 Qualcomm Incorporated Multi-wire signaling with matched propagation delay among wire pairs
US9521058B2 (en) 2014-06-25 2016-12-13 Qualcomm Incorporated Multi-wire signaling with matched propagation delay among wire pairs

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1157089B (it) * 1982-11-24 1987-02-11 Cselt Centro Studi Lab Telecom Circuito a bassa dissipazione per il pilotaggio di linee di trasmissione di segnali numerici ad alta velocita
JPS60134440A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体集積回路装置
JPH0738253B2 (ja) * 1986-08-20 1995-04-26 ソニー株式会社 磁気記録媒体
US5027013A (en) * 1987-11-17 1991-06-25 Applied Micro Circuits Corporation Method and apparatus for coupling an ECL output signal using a clamped capacitive bootstrap circuit
US4980580A (en) * 1989-03-27 1990-12-25 Microelectronics And Computer Technology Corporation CMOS interconnection circuit

Also Published As

Publication number Publication date
JPH03209829A (ja) 1991-09-12
DE4100278C2 (de) 1997-04-30
DE4100278A1 (de) 1991-07-18
JP2892732B2 (ja) 1999-05-17
US5214318A (en) 1993-05-25
KR930006724B1 (ko) 1993-07-23

Similar Documents

Publication Publication Date Title
KR910015044A (ko) 전파지연시간제어저항에 의해 상호접속된 신호전송선쌍을 갖는 반도체집적회로 장치
US3568000A (en) Multilayer printed circuit
KR850005158A (ko) 반도체 집적회로 장치
JPS60134440A (ja) 半導体集積回路装置
KR900001009A (ko) 반도체집적회로
KR950004642A (ko) 소음제거기능을 가진 통신용 콘넥터 단자열
EP0731525A3 (en) Three-wire-line vertical interconnect structure for multilevel substrates
KR900019345A (ko) 증폭장치
JP2006352347A (ja) 高周波伝送線路
US7532094B2 (en) Linear antenna switch arm and a field effect transistor
KR880012014A (ko) Bimos 논리회로
JPS6427235A (en) Device for interconnection of multiplex integrated circuits
EP0292641A3 (en) Output buffer of mos semiconductor integrated circuit
US3601716A (en) Stripline directional coupling device
US3370256A (en) Variable delay line
CN116937103A (zh) 微带线耦合器及天线装置
EP0348933B1 (en) Standard cell
JPS60154553A (ja) 相補型ｍｏｓ集積回路の駆動方法
JPS60189240A (ja) 半導体集積回路装置
KR900010967A (ko) 고주파 반도체 데바이스용 tab테이프
KR100443556B1 (ko) 신호전달의 불확정성을 최소화하기 위한 배선 회로
JPH06163561A (ja) 半導体装置
US6348723B1 (en) Semiconductor device with a dummy wire positioned to prevent charging/discharging of the parasitic capacitance of a signal wire
JPH0458602A (ja) 遅延線路装置
JP2000101211A (ja) 積層配線基板構体

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020614

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee