KR100443556B1 - 신호전달의 불확정성을 최소화하기 위한 배선 회로 - Google Patents

신호전달의 불확정성을 최소화하기 위한 배선 회로 Download PDF

Info

Publication number
KR100443556B1
KR100443556B1 KR10-2001-0075290A KR20010075290A KR100443556B1 KR 100443556 B1 KR100443556 B1 KR 100443556B1 KR 20010075290 A KR20010075290 A KR 20010075290A KR 100443556 B1 KR100443556 B1 KR 100443556B1
Authority
KR
South Korea
Prior art keywords
wiring
signal
uncertainty
circuit
capacitance
Prior art date
Application number
KR10-2001-0075290A
Other languages
English (en)
Other versions
KR20030044515A (ko
Inventor
어영선
심종인
Original Assignee
주식회사 네오텍리서치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네오텍리서치 filed Critical 주식회사 네오텍리서치
Priority to KR10-2001-0075290A priority Critical patent/KR100443556B1/ko
Publication of KR20030044515A publication Critical patent/KR20030044515A/ko
Application granted granted Critical
Publication of KR100443556B1 publication Critical patent/KR100443556B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/30—Time-delay networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 신호전달의 불확정성을 최소화하기 위한 배선 회로에 관한 것으로, 특히 버퍼(Buffer)를 특정 구조로 배치하고 버퍼 크기를 조절한 리피터를 배선 회로에 삽입하여 배선 상에서 신호지연의 불확정성 및 링잉의 불확정성을 최소화하도록 한 신호전달의 불확정성을 최소화하기 위한 배선 회로에 관한 것이다.
본 발명은 배선 상에서 버퍼를 특정 구조로 배치하고 버퍼 크기를 조절한 리피터를 삽입함으로써 어떠한 스위칭 조건하 에서도 배선에 의한 파라미터의 변화가 거의 동일한 값을 갖도록 하여 추가적인 공정이나 복잡한 부가회로 없이 회로가 동작하는 패턴에 따른 배선 상에서 신호지연의 불확정성 및 링잉의 불확정성 등 신호전달의 불확정을 최소화하도록 하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 신호지연의 불확정성을 최소화하기 위한 배선 회로는, 신호를 입력받는 입력배선부와 신호를 출력하는 출력배선부사이에 삽입되어 상기 입력배선부로부터 신호를 전달받아 상기 출력배선부로 전달하는 리피터를 포함하여 이루어진 것을 특징으로 하는데, 상기 리피터는, 상기 입력배선부에서 입력 신호를 전달받는 구동부와; 상기 구동부로부터 신호를 전달받아 신호지연의 불확정성과 링잉의 불확정성을 최소화하도록 하는 구조와 크기를 갖는 버퍼와; 상기 버퍼로부터 신호를 전달받아 상기 배선출력부로 전달하는 수신부를 포함하여 이루어진다.

Description

신호전달의 불확정성을 최소화하기 위한 배선 회로{Line Circuit For Minimizing Uncertainty Of Signal Transfer}
본 발명은 신호전달의 불확정성을 최소화하기 위한 배선 회로에 관한 것으로, 특히 버퍼(Buffer)를 특정 구조로 배치하고 버퍼 크기를 조절한 리피터를 배선 회로에 삽입함에 의해서 어떠한 스위칭 조건 하에서도 배선에 의한 파라미터의 변화가 거의 동일한 값을 갖도록 하여 회로가 동작하는 패턴에 따라 배선 상에서 신호지연의 불확정성 및 링잉의 불확정성을 최소화하도록 한 신호전달의 불확정성을 최소화하기 위한 배선 회로에 관한 것이다.
일반적으로, 반도체 내부회로 혹은 모든 전자시스템은 신호의 전달을 위하여 금속 혹은 그와 유사한 도전율이 높은 물질을 사용하여 신호전달 체계를 구성하는데 배선의 구조와는 무관하게 입력신호의 스위칭 패턴에 따라 전달경로, 즉 배선에서 발생하는 신호지연(Signal Delay) 및 링잉(Ringing)이 현격하게 차이가 난다.
여기서, 상기 신호지연은 배선지연이라고도 하며, IC 회로에서의 배선이 갖는 저항 값, 인덕턴스, 및 커패시턴스에 의해서 생기는 배선 내의 전파 지연을 말하는데, IC의 고밀도화와 함께 배선폭이 얇아져서 단면적이 줄어 저항 값이 늘어나고, 또 배선과 배선 사이 혹은 근처 부품의 도전부와의 사이가 줄어 들기 때문에 커패시턴스도 증가하여 결국 저항커패시턴스(RC), 즉 RC-시정수의 증가에 의한 지연 시간이 길어지게 된다.
그리고, 상기 링잉은 입력의 급변에 의해 출력에 생기는 진동적 과도상태(Overshoots 및 Undershoots)를 말하는데, 시스템의 동작속도가 빨라짐에 따라 배선구조와 상관없이 인덕턴스의 영향이 증가하여 심각한 링잉 현상을 발생시킨다.
한편, 입력신호의 스위칭 패턴에 따른 신호지연의 불확정성 및 링잉의 불확정성은 회로자체의 동적 특성이기 때문에 회로 설계자가 알 수 없는 문제이며 또한 회로설계에 타이밍 혹은 노이즈 감내 설계를 위하여 대단히 중요한 문제다.
도 1은 일반적인 배선의 타이밍 및 노이즈 모델을 위한 테스트 배선 회로를 나타낸 도면인데, 배선 회로의 특성을 파악하기 위한 테스트 배선 회로는 일반적으로 도 1과 같은 세개의 평행한 배선구조를 사용하며, 이에 대한 일반적인 RC 및 RLC 배선 회로는 도 3과 도 4와 같다. 그리고, 도 1, 도 2, 도 3에서 V1은 배선1의 전원전압이고,V2는 배선2의 전원전압이고, V3는 배선3의 전원전압이고, CL1은 배선1의 부하 커패시턴스이고,CL2는 배선2의 부하 커패시턴스이고, CL3은 배선3의 부하 커패시턴스이다.
도 3은 도 1에 있어, 일반적인 RC 배선 회로를 나타낸 도면이고, 도 4는 도 1에 있어, 일반적인 RLC 배선 회로를 나타낸 도면이다.
배선 회로 구조가 가장 간단한 도 3의 일반적인 RC 배선 회로에서 보면 배선자체와 그라운드 사이의 전계효과를 반영하는 자체 커패시턴스(C11, C22,C33)와 배선과 배선사이의 전계효과를 반영하는 상호 커패시턴스(C12, C23,)를 갖고 있다. 이때, 유효 커패시턴스(Effective Capacitance)는 상기 자체 커패시턴스와 상호 커패시턴스를 포함한다.
여기서, C11은 배선1과 그라운드 사이의 자체 커패시턴스이고, C22는 배선2와 그라운드 사이의 자체 커패시턴스이고,C33은 배선3과 그라운드 사이의 자체 커패시턴스이며, C12,는 배선1과 배선2 사이의 상호 커패시턴스이고, C23은 배선2와 배선3 사이의 상호 커패시턴스인데, 배선구조가 대칭인 경우에 C23은 C12와 같다.
그리고, Rtr1은 배선1의 전원의 내부저항이고, Rtr2는 배선2의 전원의 내부저항이고,Rtr3은 배선3의 전원의 내부저항이다.
따라서 상기 도 3과 도 4의 배선 회로들은 고정되어있다고 하더라도 입력신호의 스위칭 패턴에 따라 선간의 전계 및 자계 효과는 달라지기 때문에 배선자체가 느끼는 전자계 분포는 현격히 달라져서 신호의 전달특성에 불확정성이 존재한다.
도 5는 일반적인 RC 배선 회로에서 입력신호의 스위칭 패턴에 따른 신호지연의 불확정성을 나타낸 시뮬레이션 그래프인데, 입력신호의 스위칭 패턴에 따라 일반적인 RC 배선 회로에서는 실제로 2배 이상의 신호지연 차이가 날 수 있다는 것을 알 수 있다.
상기 도 5를 포함하여 이하의 시뮬레이션 그래프에서, '↑'는 논리0에서 논리1로 스위칭 한다는 의미이고, ' ↓'는 논리1에서 논리0으로 스위칭 한다는 의미이고, '0'은 스위칭이 없다는 의미이고, '↑↑↑'는 세개의 배선 회로 구조에서 각각 배선의 번호에 상응하는 입력단의 스위칭을 의미하는 데, 이 경우는 세개의 배선이 동시에 논리0에서 논리1로 스위칭하는 경우로서 중앙 배선의 유효 커패시턴스가 모든 가능한 입력신호 패턴 중 가장 작기 때문에 '베스트(Best)'라고 명명하고, '0 ↑0'의 경우는 흔히 타이밍을 평가할 때 가장 많이 사용하는 모델(즉, 토털(Total) 커패시턴스를 상정한 신호지연 모델)이기 때문에 '노미널(Nominal)'이라고 명명하고, '↓↑↓'의 경우는 세개의 배선 중 중앙 배선(Center Line)은 논리1에서 논리0으로 스위칭하고 중앙 배선의 양옆의 배선들은 동시에 논리0에서 논리1로 스위칭 하는 경우로서 중앙 배선의 유효 커패시턴스가 모든 가능한 입력신호 패턴 중 가장 크기 때문에 '워스트(Worst)'라고 명명한다.
그리고, 도 12는 일반적인 RC 배선 회로에서 입력신호의 스위칭 패턴에 따른 중앙 배선의 유효 커패시턴스의 변화를 나타낸 표인데, 상기 중앙 배선의 유효 커패시턴스의 변화는 자체 커패시턴스는 C22로 변화가 없으나, 상호 커패시턴스는 0, C21, 2C21, 3C21,4C21중의 값을가져 4배의 변화를 보인다. 즉, 실제 일반적인 RC 배선 회로에서 중앙 배선의 유효 커패시턴스 값은 크게 4배까지 차이를 느낄 수 있기 때문에 배선 구조와 관계없는 스위칭 패턴에 따는 신호 전달의 불확정성은 회로 설계자의 초미의 관심사이다.
상기 신호전달의 불확정성은 배선의 상호커패시턴스 변화 및 상호인덕턴스가 주요 요인인데, 기술이 발전함에 따라 상기 배선의 상호커패시턴스는 더욱 증가하며 상호인덕턴스 값은 더욱 광역적으로 영향을 미치기 때문에 상기 신호전달의 불확정성은 더욱 심각해진다.
또한 도 4와 같은 일반적인 RLC 배선 회로에서는 상호 커패시턴스(C21) 뿐만 아니라 배선 그 자체와 신호의 리턴 경로(Return Path)인 그라운드 배선이 형성하는 자계분포로 인한 자체 인덕턴스(L11,L22,L33)와 배선 상호간의 쇄교하는 자계분포로 인한 상호 인덕턴스(L12, L23, L31)를 갖는다.
여기서, L11은 배선1과 그라운드 사이의 자체 인덕턴스이고, L22는배선 2와 그라운드 사이의 자체 인덕턴스이고,L33은 배선 3과 그라운드 사이의 자체 인덕턴스이며, L12는 배선1과 배선2사이의 상호 인덕턴스이고, L23은 배선2와 배선3사이의 상호 인덕턴스인데, L31은 배선 3과 배선 1사이의 상호 인덕턴스이다.
상기 자계분포로 인한 자체 인덕턴스와 상호 인덕턴스 때문에 실제 배선에서 느끼는 자계분포 또한 상당한 변화를 갖게되어 신호지연의 불확정성에 부가하여 신호의 링잉의 불확정성도 존재하는데, 도 8은 일반적인 RLC 배선 회로에서 입력신호의 스위칭 패턴에 따른 신호지연의 불확정성 및 링잉의 불확정성을 나타낸 시뮬레이션 그래프이다.
상기 도 8을 보면, 입력신호의 스위칭 패턴에 따라 일반적인 RLC 배선 회로에서는 실제로 신호지연과 링잉도 대단히 크다는 것을 알 수 있다.
따라서, 상기 신호지연의 불확정성 및 링잉의 불확정성을 배제하기 위하여 종래에 여러 방법들이 제시되었다.
이하, 신호전달의 불확정성을 배제하기 위한 종래의 방법들에 대하여 설명하면 다음과 같다.
종래에 배선에 의한 신호지연을 축소하거나 입력단의 스위칭에 의한 신호전달 불확정성을 축소하기 위하여 배선간의 선폭을 증가시키는 방법, 선간에 그라운드배선 삽입 방법, 입출력단에 코딩(Coding)과 디코딩(Decoding)을 하는 방법 및 배선에 의한 신호지연을 감소시키기 위하여 하나의 배선에 리피터를 사용하는 방법 등이 제시되었는데, 이하, 상기 종래의 방법에 대한 각각 문제점을 살펴보면 다음과 같다.
상기 배선간의 선폭을 증가시키는 방법은 선폭을 크게 하여 배선의 상호 커패시턴스의 영향을 없애는 방법으로 칩의 면적을 증가시키기 때문에 무한정 선간의 간격을 증가시킬 수 없기 때문에 완전한 해법이 되지 못하며 상호 인덕턴스에 의한 영향은 그대로 상존하는 문제가 있다.
그리고, 상기 선간에 그라운드배선 삽입 방법은 선간에 그라운드를 삽입하면 부가 배선에 의한 칩 면적을 증가시키는 문제가 있다.
또한, 상기 입력단에 코딩과 디코딩을 하는 방법은 부가회로가 복잡하고 이로 인한 면적을 증가시키는 단점 이외에 상대적으로 신호전달의 불확정성을 감소시킬 수 있으나 모든 입력패턴에 대하여 동일한 정도로 신호전달의 불확정성을 감소시킬 수 없다.
상기 배선에 의한 신호지연을 감소시키기 위하여 하나의 배선에 리피터를 사용하는 방법은 목적하는 하나의 배선에서의 신호지연은 감소시킬 수 있으나 배선간의 신호 패턴에 따른 신호전달의 불확정성 문제는 근원적으로 완전히 해결하지 못하면 상대적으로 넓은 배선면적 및 배선설계의 복잡성이 증가하여 설계비용이 증가 할 수 있다.
따라서 상기한 방법은 배선 구조의 복잡성이 증가하고 상대적으로 커다란 칩면적을 요함에도 불구하고 배선간의 영향을 완전히 분리 할 수 없기 때문에 입력신호 패턴에 따른 신호전달의 불확정성에 대한 문제를 근원적으로 완전히 해결하지 못하며 상대적으로 넓은 배선면적 및 배선설계의 복잡성이 증가하여 설계비용이 증가하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 배선 상에서 버퍼를 특정 구조로 배치하고 버퍼 크기를 조절한 리피터를 삽입함으로써 어떠한 스위칭 조건하 에서도 배선에 의한 파라미터의 변화가 거의 동일한 값을 갖도록 하여 추가적인 공정이나 복잡한 부가회로 없이 회로가 동작하는 패턴에 따른 배선 상에서 신호지연의 불확정성 및 링잉의 불확정성 등 신호전달의 불확정을 최소화하도록 하는데, 그 목적이 있다.
도 1은 일반적인 배선의 타이밍 및 노이즈 모델을 위한 테스트 배선 회로를 나타낸 도면.
도 2는 도 1에 있어, 파라미터를 계산하기 위한 배선 회로를 나타낸 도면.
도 3은 도 1에 있어, 일반적인 RC 배선 회로를 나타낸 도면.
도 4는 도 1에 있어, 일반적인 RLC 배선 회로를 나타낸 도면.
도 5는 일반적인 RC 배선 회로에서 입력신호의 스위칭 패턴에 따른 신호지연의 불확정성을 나타낸 시뮬레이션 그래프.
도 6은 본 발명의 실시예에 따른 리피터를 삽입한 배선 회로를 나타낸 도면.
도 7은 도 6의 구조를 갖는 RC 배선 회로에서 입력신호의 스위칭 패턴에 따른 신호지연의 불확정성이 최소화됨을 나타낸 시뮬레이션 그래프.
도 8은 일반적인 RLC 배선 회로에서 입력신호의 스위칭 패턴에 따른 신호지연의 불확정성 및 링잉의 불확정성을 나타낸 시뮬레이션 그래프.
도 9는 도 6의 구조를 갖는 RLC 배선 회로에서 입력신호의 스위칭 패턴에 따른 신호지연의 불확정성 및 링잉의 불확정성이 최소화됨을 나타낸 시뮬레이션 그래프.
도 10은 도 6의 구조를 갖는 RC 배선 회로에서 입력신호의 스위칭 패턴에 따른 중앙 배선 양옆의 신호변화를 나타낸 시뮬레이션 그래프.
도 11은 도 6의 구조를 갖는 RLC 배선 회로에서 입력신호의 스위칭 패턴에 따른 중앙 배선 양옆의 신호변화를 나타낸 시뮬레이션 그래프.
도 12은 일반적인 RC 배선 회로에서 입력신호의 스위칭 패턴에 따른 중앙 배선의 유효 커패시턴스의 변화를 나타낸 표.
도 13은 도 6의 구조를 갖는 입력신호의 스위칭 패턴에 따른 중앙 배선의 유효 커패시턴스의 변화를 나타낸 표.
도 14는 도 6의 구조를 갖는 입력신호의 스위칭 패턴에 따른 중앙 배선의 유효 인덕턴스의 변화를 나타낸 표.
도 15는 시뮬레이션에서 사용한 파라미터의 값을 나타낸 표.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 리피터(Repeater) 110 : 구동부(Driver)
120 : 수신부(Receiver) 130 : 버퍼(Buffer)
131 : 입력부분 132 : 출력부분
200 : 입려배선부 300 : 출력배선부
상술한 바와 같은 목적을 해결하기 위한 본 발명의 신호전달의 불확정성 최소화를 위한 배선 회로는 신호를 입력받는 입력배선부와; 신호를 출력하는 출력배선부와; 상기 입력배선부와 상기 출력배선부사이에 삽입되어 상기 입력배선부로부터 신호를 전달받아 상기 출력배선부로 전달하는 리피터를 포함하여 이루어진 것을 특징으로 한다.
그리고, 상기 리피터는 상기 입력배선부에서 입력 신호를 전달받는 구동부와; 상기 구동부로부터 신호를 전달받아 신호지연의 불확정성과 링잉의 불확정성을 최소화하도록 하는 구조와 크기를 갖는 버퍼와; 상기 버퍼로부터 신호를 전달 받아 상기 배선출력부로 전달하는 수신부를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 버퍼는 한 배선 상에 짝수개의 인버터를 구비하여 이루어지는데, 상기 짝수개의 인버터가 간격을 두고 직렬 연결된 경우인 모드1과; 상기 짝수개의 인버터가 간격을 두지 않고 직렬 연결된 경우인 모드2가 교대로 배열됨을 특징으로 한다.
또한, 상기 리피터의 크기를 결정하는 식는 하기와 같은 것을 특징으로 한다.
(여기서,은 배선의 총 저항이고,은 배선의 총 커패시턴스이고,는 리피터로 사용된 게이트의 유효 저항이고,는 리피터로 사용된 게이트의 유효 커패시턴스이다.)
이하, 본 발명에 따른 실시예를 첨부한 도면과 수학식을 참조하여 상세하게 설명하면 다음과 같다.
배선 회로 구조는 일반적으로 수학식 1과 같이 탤리그래퍼(Telegrapher) 방정식으로 표현된다.
여기서와는 각각 배선구조가 갖는 임피던스 행렬 및 어드미턴스 행렬이고,는 배선의 전압 행렬이며,는 배선의 전류 행렬이다.
상기와는 실제 시스템에서는 근사적으로 수학식 2와 같이 다시 표시할 수 있다.
여기서은 배선의 저항 행렬이고,은 배선의 인덕턴스 행렬이고,은 배선의 컨덕턴스 행렬로서 실제의 컨덕턴스가 아니고 물리적인 디멘존만 컨덕턴스와 같으며 이는 배선의 어드미턴스 행렬의 실수부 이다. 또한는 배선의 커패시턴스 행렬로서 실제의 커패시턴스가 아니고 물리적인 디멘존만 커패시턴스와 같으며 이는 배선의 어드미턴스 행렬의 허수부를 각주파수로 나눈 값으로 쇼트 회로 커패시턴스 행렬(Short- Circuit Capacitance Matrix)라고 한다.
또한, 용량성 유도 계수인는 물리적인 커패시턴스 즉가 아니라 수학적인 표현식이며와의 관계는 수학식 3과 같이 관련되어 진다.
여기서,는인 경우-번째 선과-번째 선간의 상호 커패시턴스이고,인 경우는-번째 선과 그라운드간의 자기 커패시턴스이다.
상기 수학식 1은 전압만의 방정식으로 다시 표현하면 수학식 4와 같이 된다.
그리고-번째 배선에서의 전압의 수학식 5와 같이 다시 표현할 수 있다.
그리고, 하나의 배선만이 있는 경우의 배선에서의 전압변화는 다음의 수학식 6으로 표현할 수 있다.
여기서,은 단선에서 단위길이 당 저항이고,은 단선에서 단위길이 당 인덕턴스이고,는 단선에서 단위길이 당 커패시턴스이다.
그리고, 다수 배선에서-번째 배선에서 실제로 느끼는 유효 커패시턴스와 유효 인덕턴스는 수학식 7과 같이 표현 할 수 있다.
여기서는 다수의 배선이 있을 때-번째 선이 느끼는 유효 자기 커패시턴스(Effective Self-Capacitance)이고,는 다수의 배선이 있을 때-번째 선이 느끼는 유효 자기 인덕턴스(Effective Self-Inductance)이며,와는 스위칭 패턴과 관계되는 상수 값이다. 이들 값의 변화를 3개의 배선구조로 된 경우에 중앙 배선에서의 전압 변화식은 수학식 8과 같이 주어진다.
의 수학식 8을 하나의 고립된 배선과의 차이를 보기 위하여 수학식 9와 같이 다시 쓸 수 있다.
여기서,는 3개의 배선이 있을 때 중앙 배선이 느끼는 유효 자기 커패시턴스이고,는 3개의 배선이 있을 때 중앙 배선이 느끼는 유효 자기 인덕턴스이며, 수학식 6과 수학식 9를 상호 비교하면 하기의 수학식 10, 11, 12와 같이 가장 대표적인 경우에 대한 배선의 파라미터 값의 결과를 얻을 수 있다.
하기의 수학식 10, 11, 12에서,은 3개의 배선이 있을 때 각각의 배선에 상응하는 입력단의 스위칭 패턴이 첫 번째 배선(배선1)의 입력이이고 두 번째 배선(배선2 또는 중앙 배선)의 입력이이며 세 번째 배선(배선3)의 입력이일 경우 두 번째 배선(배선 2), 즉 중앙 배선이 느끼는 유효 자기 커패시턴스이고,은 3개의 배선이 있을 때 각각의 배선에 상응하는 입력단의 스위칭 패턴이 첫 번째 배선(배선1)의 입력이이고 두 번째 배선(배선2 또는 중앙 배선)의 입력이이며 세 번째 배선(배선3)의 입력이일 경우 두 번째 배선(배선 2), 즉 중앙 배선이 느끼는 유효 자기 인덕턴스이다.
여기서,,,는 각각 '-', '+' 및 '0'의 값 중에 한 값을 갖는데, 상기 '-'는 논리1에서 논리0으로 스위칭 한다는 의미이고, 상기 '+'는 논리0에서 논리1로 스위칭 한다는 의미이고, 상기 '0'은 논리0상태를 유지하고 실제적인 스위칭이 없다는 의미이다.
의 경우)
의 경우)
의 경우)
다른 경우의 값은 모두 이들 값의 경계 값 이내에 있기 때문에 이들 3값이 가장 대표적인 배선의 전기적 파라미터 값이다.
상기 수학식 10은 가장 전형적인 경우다. 즉 중앙 배선의 입력만 스위칭을 하고 다른 배선은 스위칭이 일어나지 않는 경우(0+0)인데, 이에 비하여 상기 수학식 11의 경우와 같은 입력 패턴을 갖는 스위칭의 경우(+++), 배선 회로의 실제의 인덕턴스 값이 전형적인 경우인 상기 수학식 10에 비하여 증가하는 효과를 나타내는 반면, 상기 수학식 12의 경우와 같은 입력 패턴을 갖는 스위칭의 경우(-+-), 배선 회로의 실제의 커패시턴스 값이 전형적인 경우인 상기 수학식 10에 비하여 증가하는 효과를 나타내는 것을 알 수 있다.
배선 회로의 커패시턴스 값이 증가하면 신호의 지연이 커진다는 것을 의미하고, 배선 회로의 인덕턴스 값이 증가하면 신호의 링잉이 커진다는 것을 의미한다.
일반적인 RC 배선 회로에서의 50% 신호지연 시간은 수학식 13에 의해서 계산할 수 있다.
여기서,는 리피터를 사용하지 않은 경우의 50% 신호지연 시간이다.
또한, 일반적인 RLC 배선에서의 50% 신호지연 시간은 수학식 14에 의해서 계산 할 수 있다.
이다.
일반적인 RLC 배선 회로는 링잉을 유발하는데 링잉을 일으키는 조건은 배선의 파라미터 및 입력신호의 변화율과 관계된다.
이는 수학식 15와 같이 나타낼 수 있다.
따라서 위의 수학식 15를 만족하는 경우는 링잉이 중요하다는 것을 알 수 있다.
상기 수학식들에 근거하여 본 발명의 실시예에 따른 배선 회로 구조를 도 6을 참조하여 설명한다.
도 6은 본 발명의 실시예에 따른 리피터를 삽입한 배선 회로이다.
도 6의 리피터를 삽입한 배선 회로는 n개의 배선을 구비하는데, 배선 회로로 신호를 입력받는 입력배선부(200)와 배선 회로로부터 신호를 출력하는 출력배선부(300)와, 상기 입력배선부(200)와 상기 출력배선부(300)사이에 삽입되어 상기 입력배선부(200)로부터 신호를 전달받아 상기 출력배선부(300)로 전달할 때, 신호전달의 불확정성을 최소화하도록 구조와 크기를 갖는 리피터(100)를 포함하여 구성된다.
상기 리피터(100)는 상기 입력배선부(200)에서 입력 신호를 전달받는 구동부(Driver)(110)와, 상기 구동부(110)로부터 신호를 전달받아 신호지연의 불확정성과 링잉의 불확정성을 최소화하도록 하는 구조와 크기를 갖는 버퍼(130)와, 상기 버퍼(130)로부터 신호를 전달받아 상기 배선출력부(300)로 전달하는 수신부(120)로 구성된다.
그리고, 상기 버퍼(130)는 한 배선 상에 두개의 인버터를 구비하여 이루어지는데, 상기 두개의 인버터가 간격을 두고 직렬 연결된 경우인 모드1과, 상기 두개의 인버터가 간격을 두지 않고 직렬 연결된 경우인 모드2로 구성되는데, 상기 모드1과 모드2과 교대로 배열된다.
또한, 상기 버퍼(130)는 상기 구동부(110)로부터 신호를 입력받는 입력부분(131)과 상기 입력부분(132)으로부터 신호를 받아 상기 수신부(120)로 전달하는 출력부분(132)으로 개념상 나눌 수 있다.
상기 입력부분(131)에서 상기 모드1과 상기 모드2가 교대로 배열되는데, 상기 모드1인 경우에, 간격을 두고 직렬 연결된 두개의 인버터 중 하나의 인버터만 포함되고, 상기 모드2인 경우에, 간격을 두지 않고 직렬 연결된 두개의 인버터가 포함된다.
상기 출력부분(132)에서 상기 모드1과 상기 모두2가 교대로 배열되는데, 상기 모드1인 경우에, 간격을 두고 직렬 연결된 두개의 인버터가 포함되고, 상기 모두2인 경우에, 간격을 두지 않고 직렬 연결된 두개의 인버터가 모두 포함되지 않는다.
여기서 상기 인버터는 증폭기의 일종으로, 입력 신호와 출력 신호의 극성을 반전시키는 것으로 논리회로에서의 부정 회로를 말한다.
그리고, 상기 모드1인 경우에 배선에서 간격을 두고 직렬 연결된 두개의 인버터 중 하나의 인버터는 상기 입력부분(131)에 포함되고, 다른 하나의 인버터는 상기 출력부분(132)에 포함된다.
또한, 상기 모드2인 경우에 배선에서 간격을 두지 않고 직렬 연결된 두개의 인버터 모두가 상기 입력부분(131)에 포함되고, 상기 출력분분(132)에는 하나도 포함되지 않는다.
상기 리피터(100)를 배선 회로 사이에 삽입하면, 예를 들어 3개의 배선을 갖는 배선 회로에서 중앙 배선의 유효 커패시턴스 값 및 유효 인덕턴스 값의 변화가 최소화되고, 상기 입력신호의 스위칭 패턴에 따른 유효 커패시턴스 값 및 유효 인덕턴스 값의 변화로 인한 신호전달의 불확정성, 즉 신호지연의 불확정성 및 링잉의 불확정성이 최소화된다. 이하, 이에 대하여 살펴본다.
도 6의 리피터(100)가 배선 사이에 삽입된 배선 회로에서, 도 13을 참조하여 유효 커패시턴스의 변화를 살펴보고, 도 14을 참조하여 유효 인덕턴스의 변화를 살펴본다.
도 13은 도 6의 구조를 갖는 배선 회로에서 입력신호의 스위칭 패턴에 따른 중앙 배선의 유효 커패시턴스의 변화를 나타낸 표이고, 도 14는 도 6의 구조를 갖는 배선 회로에서 입력신호의 스위칭 패턴에 따른 중앙 배선의 유효 인덕턴스의 변화를 나타낸 표이다.
따라서, 도 6의 구조를 갖는 배선 회로에서 유효 커패시턴스 값은 도 13을 이용하여 계산할 수 있으며, 도 6의 구조를 갖는 배선 회로에서 유효 인덕턴스 값은 도 14를 이용하여 계산할 수 있다.
도 13에서 상기 유효 커패시턴스 값의 변화가 전혀 없다는 것을 알 수 있다.
즉, 배선1, 배선2(중앙 배선), 배선3에 어떠한 입력신호 패턴이 인가되더라도, 입력부분(131)에서의 중앙 배선(배선2)의 유효 커패시턴스 값과, 출력부분(132)에서의 중앙 배선의 유효 커패시턴스 값을 합(Total)한 중앙 배선 유효 커패시턴스(Center Line Effective Capacitance) 값이 ''로 동일하다.
예를 들면, 도 6의 구조를 갖는 배선 회로에서 입력부분(131)의 스위칭 패턴이 배선1, 배선2, 배선3에서 각각 '↑↑↑'이고, 출력부분(132)의 스위칭 패턴이 배선1, 배선2, 배선3에서 각각 '↓↑↓'이면, 입력부분(131)에서 중앙 배선의 유효 커패시턴스 값이 ''이고, 출력부분(132)에서 중앙 배선의 유효 커패시턴스 값이 ''이어서, 총 중앙 배선 유효 커패시턴스는 ''이 된다.
그리고, 도 14에서 상기 유효 인덕턴스 값의 변화가 현격히 줄어든다는 것을 알 수 있다.
즉, 배선1, 배선2(중앙 배선), 배선3에 어떠한 입력신호 패턴이 인가되더라도, 입력부분(131)에서의 중앙 배선(배선2)의 유효 인덕턴스 값과, 출력부분(132)에서의 중앙 배선의 유효 인덕턴스 값을 합(Total)한 중앙 배선 유효 인덕턴스(Center Line Effective Inductance) 값의 최대값이 ''이고, 최소값이 '' 이다.
예를 들면, 도 6의 구조를 갖는 배선 회로에서 입력부분(131)의 스위칭 패턴이 배선1, 배선2, 배선3에서 각각 '↑↑↑'이고, 출력부분(132)의 스위칭 패턴이 배선1, 배선2, 배선3에서 각각 '↓↑↓'이면, 입력부분(131)에서 중앙 배선의 유효 인덕턴스 값이 ''이고, 출력부분(132)에서 중앙 배선의 유효 인덕턴스 값이 ''이어서, 총 중앙 배선 유효 인덕턴스는 최대값''이 된다.
그리고, 도 6의 구조를 갖는 배선 회로에서 입력부분(131)의 스위칭 패턴이 배선1, 배선2, 배선3에서 각각 '↑↑↓'이고, 출력부분(132)의 스위칭 패턴이 배선1, 배선2, 배선3에서 각각 '↓↑↑'이면, 입력부분(131)에서 중앙 배선의 유효 인덕턴스 값이 ''이고, 출력부분(132)에서 중앙 배선의 유효 인덕턴스 값이 ''이어서, 총 중앙 배선 유효 인덕턴스는 최소값 ''이 된다.
실제적인 회로를 구성할 경우 도 6의 본 발명의 구조는 인버터를 삽입하기 때문에 인버터에 의한 영향을 고려해야한다.
실제의 경우 인버터를 삽입하는 경우의 50% 신호지연은 다음과 같은 수학식 16에 의해서 기술된다.
여기서,는 리피터(100)를 사용하지 않은 경우의 50% 신호지연이고,은 배선의 총 저항이고,는 임의의 게이트(gate)의 유효 저항이고,은 배선의 총 커패시턴스이고,는 임의의 게이트의 유효 커패시턴스이고,은 삽입된 게이트에 의해 분할되는 배선의 세그먼트를 의미한다.
즉, 게이트가 삽입되지 않은 도 1의 배선 회로에서는 n=1이고 도 6의 배선 회로에서는 n=2이다.
상기 n=1인 도 1의 배선 회로에서 신호지연의 경우에, 수학식 16은 수학식 13이 된다는 것을 알 수 있고, 상기 n=2인 도 6의 배선 회로에서 신호지연의 경우는 수학식 17에 의해서 기술된다.
여기서,는 리피터(100)를 사용한 경우의 50% 신호지연이고,는 구동부의 유효 저항이고,는 리피터로 사용된 게이트의 유효 저항이고,는 리피터로 사용된 게이트의 유효 커패시턴스이고,은 배선의 총 커패시턴스이다.
따라서 다음의 수학식 18과 같은 부등호식을 만족하도록 게이트의 크기를 결정해야 한다.
수학식 18을 만족하면서 최소의 신호지연을 갖는 게이트 크기는 수학식 15를 n에 관하여 미분하여 쉽게 결정할 수 있는데, 그렇게 하여 계산하면 근사적으로 수학식 19와 같은 결과를 얻을 수 있다.
이하, 상기의 수학식을 근거로 본 발명에 따른 실시예를 설명한다.
세개의 평행 배선 구조를 갖는 경우 리피터(100)의 설계는 수학식 19를 사용하여 설계할 수 있다. 즉 0.35CMOS 공정을 사용하는 경우 W/L의 비율을 근사적으로 285로 할 수 있다.
그리고, 도 2는 도 1에 있어, 파라미터를 계산하기 위한 배선 회로를 나타낸 도면이다. 여기서, li는 i번째 배선이고, wi는 i번째 배선의 폭, hi는 i번째 배선의 두께이고, si는 i번째 배선과 i+1번째 배선사이의 배선간 간격이고, tox는 절연층(Oxide(SiO2))의 두께이고, tsi는 기판(Silicon Substrate) 층의 두께이다.
상기 도 2와 같은 구조에서 배선의 길이(l1, l2, l3) 는 1cm, 폭(w1, w2, w3)은 1, 두께(h1, h2, h3)는 1.5, 두 배선 사이의 간격(s1, s2, s3)은 0.8, 절연층(Oxide(SiO2))의 두께(tox)를 1로하여 파라미터는 상용 장해석기를 사용하여 추출하는데, 상기 추출한 배선 회로의 전기회로 모델값으로 파라미터 값은 시뮬레이션에서 사용한 파라미터의 값을 나타낸 표인 도 15와 같다.
도 2와 같이 설계한 구조에 도 6의 리피터(100)를 삽입한 RC 배선 회로에 대한 시뮬레이션 한 결과를 도 7, 도 10에 나타내었는데, 도 7은 도 6의 구조를 갖는RC 배선 회로에서 입력신호의 스위칭 패턴에 따른 신호지연의 불확정성이 최소화됨을 나타낸 시뮬레이션 그래프이고, 도 10은 도 6의 구조를 갖는 RC 배선 회로에서 입력신호의 스위칭 패턴에 따른 중앙 배선 양옆의 신호변화를 나타낸 시뮬레이션 그래프이다.
그리고, 일반적인 RC 배선 회로에 대한 시뮬레이션 한 결과를 도 5에 나타내었는데, 도 5는 일반적인 RC 배선 회로에서 입력신호의 스위칭 패턴에 따른 신호지연의 불확정성을 나타낸 시뮬레이션 그래프이다.
따라서, 도 7과 도 10에서 나타난 바와 같이 본 발명에 따른 도 6의 구조를 갖는 RC 배선 회로에 대한 시뮬레이션 결과는 그렇지 않은 경우인 도 5의 일반적인 RC 배선 회로에 대한 시뮬레이션 결과에 비하여 50% 신호지연 변동이 거의 없다는 것을 알 수 있다.
한편, 도 2와 같이 설계한 구조에 도 6의 리피터(100)를 삽입한 RLC 배선 회로에 대한 시뮬레이션 한 결과를 도 9와 도 11에 나타내었는데, 도 9은 도 6의 구조를 갖는 RLC 배선 회로에서 입력신호의 스위칭 패턴에 따른 신호지연의 불확정성 및 링잉의 불확정성이 최소 최소화됨을 나타낸 시뮬레이션 그래프이고, 도 11은 도 6의 구조를 갖는 RLC 배선 회로에서 입력신호의 스위칭 패턴에 따른 중앙 배선 양옆의 신호변화를 나타낸 시뮬레이션 그래프이다.
그리고, 일반적인 RLC 배선 회로에 대한 시뮬레이션 한 결과를 도 8에 나타내었는데, 도 8은 일반적인 RLC 배선 회로에서 입력신호의 스위칭 패턴에 따른 신호지연의 불확정성 및 링잉의 불확정성을 나타낸 시뮬레이션 그래프이다.
따라서, 도 9와 도 11에서 나타난 바와 같이 본 발명에 따른 도 6의 구조를 갖는 RLC 배선 회로에 대한 시뮬레이션 결과는 그렇지 않은 경우인 도 8의 일반적인 RLC 배선 회로에 대한 시뮬레이션 결과에 비하여 50% 신호지연 변동이 거의 없을 뿐만 아니라 링잉도 현격히 줄어든다는 것을 알 수 있다.
그리고, 본 발명은 배선의 성능 평가를 요하는 반도체 회로, MCM(Multi Chip Module), PCM(Printed Circuit Board), 전자패키지 및 기타의 전자 시스템의 배선망 해석, 관련 CAD 툴 혹은 배선망 설계에 이용될 수 있다.
또한, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 직식을 가진 자에게 자명한 범위 내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명은 배선 상에서 리피터의 버퍼를 특정 구조로 배치하고 버퍼 크기를 조절함에 의해서 어떠한 스위칭 조건 하에서도 배선에 의한 파라미터의 변화가 거의 동일한 값을 갖도록 하여 추가적인 공정이나 복잡한 부가회로 없이 회로가 동작하는 패턴에 따른 배선 상에서 신호전달의 불확정성인 신호지연의 불확정성 및 링잉의 불확정성을 최소화 할 수 있다.

Claims (7)

  1. 신호를 입력받는 입력배선부와 신호를 출력하는 출력배선부 사이에 삽입되어 상기 입력배선부로부터 신호를 전달받아 상기 출력배선부로 전달하는 리피터를 구비하는 배선 회로에 있어서,
    상기 리피터는,
    상기 입력배선부에서 입력 신호를 전달받는 구동부와;
    상기 구동부로부터 신호를 전달받아 신호지연의 불확정성과 링잉의 불확정성을 최소화하도록 하는 구조와 크기를 갖는 버퍼와;
    상기 버퍼로부터 신호를 전달받아 상기 배선출력부로 전달하는 수신부를 포함하되,
    상기 버퍼는 한 배선 상에 짝수개의 인버터를 구비하여 이루어지고,
    상기 짝수개의 인버터가 간격을 두고 직렬 연결된 경우인 모드1과;
    상기 짝수개의 인버터가 간격을 두지 않고 직렬 연결된 경우인 모드2가 교대로 배열됨을 특징으로 하는, 신호전달의 불확정성을 최소화하기 위한 배선 회로.
  2. 삭제
  3. 제 1항에 있어서,
    상기 리피터의 크기를 결정하는 식는,
    하기와 같은 것을 특징으로 하는 신호전달의 불확정성을 최소화하기 위한 배선 회로.
    (여기서,은 배선의 총 저항이고,은 배선의 총 커패시턴스이고,는 리피터로 사용된 게이트의 유효 저항이고,는 리피터로 사용된 게이트의 유효 커패시턴스이다.)
  4. 제 1항에 있어서,
    하나의 배선만이 있는 경우의 배선에서의 전압변화는,
    하기와 같은 것을 특징으로 하는 신호전달의 불확정성을 최소화하기 위한 배선 회로.
    (여기서,는 단선에서의 전압이고,은 단선에서 단위길이 당 저항이고,은 단선에서 단위길이 당 인덕턴스이고,는 단선에서 단위길이 당 커패시턴스이다.)
  5. 제 1항에 있어서,
    다수 배선에서번째 배선에서 실제로 느끼는 유효 커패시턴스와 유효 인덕턴스는,
    하기와 같은 것을 특징으로 하는 신호전달의 불확정성을 최소화하기 위한 배선 회로.
    (여기서는 다수의 배선이 있을 때-번째 배선이 느끼는 유효 자기 커패시턴스(Effective Self-Capacitance)이고,는-번째 배선과 그라운드간의 자기 커패시턴스이고,는-번째 배선과-번째 배선간의 상호커패시턴스이고,는 다수의 배선이 있을 때-번째 배선이 느끼는 유효 자기 인덕턴스(Effective Self-Inductance)이고,는-번째 배선과 그라운드간의 자기 인덕턴스이고,는-번째 배선과-번째 배선간의 상호 인덕턱스이며,와는 스위칭 패턴과 관계되는 상수 값이다.)
  6. 제 1항에 있어서,
    3개의 배선구조로 된 경우에 중앙 배선에서의 전압 변화식은,
    하기와 같은 것을 특징으로 하는 신호전달의 불확정성을 최소화하기 위한 배선 회로.
    (여기서,는 중앙 배선에서의 전압이고,은 단선에서 단위길이 당 저항이고,는 중앙 배선에서의 자기 리액턴스,는 중앙 배선과 그라운드간의 자기 인덕턴스,는 배선1과 중앙 배선간의 상호 인덕턴스,는 배선1과 배선2간의 상호 리액턴스이다.)
  7. 제 6항에 있어서,
    상기 3개의 배선구조로 된 경우에 중앙 배선에서의 전압 변화식은,
    하나의 고립된 배선과의 차이를 보이기 위해 하기와 같은 것을 특징으로 하는 신호전달의 불확정성을 최소화하기 위한 배선 회로.
    (여기서,는 중앙 배선에서의 전압이고,은 단선에서 단위길이 당 저항이고,는 3개의 배선이 있을 때 중앙 배선이 느끼는 유효 자기 커패시턴스이고,는 3개의 배선이 있을 때 중앙 배선이 느끼는 유효 자기 인덕턴스이다.)
KR10-2001-0075290A 2001-11-30 2001-11-30 신호전달의 불확정성을 최소화하기 위한 배선 회로 KR100443556B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0075290A KR100443556B1 (ko) 2001-11-30 2001-11-30 신호전달의 불확정성을 최소화하기 위한 배선 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0075290A KR100443556B1 (ko) 2001-11-30 2001-11-30 신호전달의 불확정성을 최소화하기 위한 배선 회로

Publications (2)

Publication Number Publication Date
KR20030044515A KR20030044515A (ko) 2003-06-09
KR100443556B1 true KR100443556B1 (ko) 2004-08-09

Family

ID=29572287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0075290A KR100443556B1 (ko) 2001-11-30 2001-11-30 신호전달의 불확정성을 최소화하기 위한 배선 회로

Country Status (1)

Country Link
KR (1) KR100443556B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101702446B1 (ko) 2015-06-17 2017-02-03 주식회사 포스코 금속 소재의 절단부 절삭 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801550A (en) * 1994-11-30 1998-09-01 Kabushiki Kaisha Toshiba Output circuit device preventing overshoot and undershoot
JPH10336231A (ja) * 1997-05-30 1998-12-18 Matsushita Electric Works Ltd バッファドリピータ
JP2000134062A (ja) * 1998-10-21 2000-05-12 Digital Electronics Corp フィルター回路及びこれを具えた伝送ケーブル
KR20010036027A (ko) * 1999-10-05 2001-05-07 박종섭 코드분할 다중접속 방식 시스템의 트렁크 라우팅 장치 및 그 방법
JP2002354026A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp パケット中継装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801550A (en) * 1994-11-30 1998-09-01 Kabushiki Kaisha Toshiba Output circuit device preventing overshoot and undershoot
JPH10336231A (ja) * 1997-05-30 1998-12-18 Matsushita Electric Works Ltd バッファドリピータ
JP2000134062A (ja) * 1998-10-21 2000-05-12 Digital Electronics Corp フィルター回路及びこれを具えた伝送ケーブル
KR20010036027A (ko) * 1999-10-05 2001-05-07 박종섭 코드분할 다중접속 방식 시스템의 트렁크 라우팅 장치 및 그 방법
JP2002354026A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp パケット中継装置

Also Published As

Publication number Publication date
KR20030044515A (ko) 2003-06-09

Similar Documents

Publication Publication Date Title
Davis et al. Compact distributed RLC interconnect models-Part II: Coupled line transient expressions and peak crosstalk in multilevel networks
US6306681B1 (en) Multichip module with built in repeaters and method
US6539490B1 (en) Clock distribution without clock delay or skew
Mezhiba et al. Inductive properties of high-performance power distribution grids
US4771195A (en) Integrated circuit to reduce switching noise
KR20040075783A (ko) 신호전송장치 및 배선구조
US4689441A (en) Routing method and pattern for reducing cross talk noise problems on printed interconnection boards
KR100326207B1 (ko) 병렬버스를 통한 디지털 데이터 전송률을 증가시키는 방법 및 회로
JPS63296280A (ja) 半導体集積回路
Fang et al. Modeling of power/ground plane noise in high speed digital electronics packaging
KR100443556B1 (ko) 신호전달의 불확정성을 최소화하기 위한 배선 회로
JPS61119060A (ja) 半導体集積回路の信号伝送路
Gugulothu et al. Modeling of capacitive coupled interconnects for crosstalk analysis in high speed VLSI circuits
Voelker Transposing conductors in signal buses to reduce nearest-neighbor crosstalk
US4977341A (en) Integrated circuit to reduce switching noise
Rainal Impedance and crosstalk of stripline and microstrip transmission lines
Sainarayanan et al. Minimizing simultaneous switching noise (SSN) using modified odd/even bus invert method
Ge et al. High-Performance Interconnects with Reduced Far-End Crosstalk for High-Speed ICs and Communication Systems
KR100877524B1 (ko) 전자 장치
JPH0923149A (ja) 電子システムの異なる負荷素子へ信号を伝達する回路
Choi et al. Analysis of inter-bundle crosstalk in multimode signaling for high-density interconnects
US7002243B2 (en) Signal transmission circuit, CMOS semiconductor device, and circuit board
US6359464B1 (en) Method of use with a terminator and network
Hossain et al. Designing fast on-chip interconnects for deep submicrometer technologies
Zarkesh-Ha et al. The impact of Cu/low/spl kappa/on chip performance

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 16